TWI743788B - 電晶體及其製造方法 - Google Patents

電晶體及其製造方法 Download PDF

Info

Publication number
TWI743788B
TWI743788B TW109116418A TW109116418A TWI743788B TW I743788 B TWI743788 B TW I743788B TW 109116418 A TW109116418 A TW 109116418A TW 109116418 A TW109116418 A TW 109116418A TW I743788 B TWI743788 B TW I743788B
Authority
TW
Taiwan
Prior art keywords
layer
base
doped
diffusion barrier
emitter
Prior art date
Application number
TW109116418A
Other languages
English (en)
Other versions
TW202145575A (zh
Inventor
廖宏魁
劉振強
施詠堯
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109116418A priority Critical patent/TWI743788B/zh
Priority to CN202010498516.9A priority patent/CN113690308A/zh
Priority to US16/916,044 priority patent/US20210359113A1/en
Application granted granted Critical
Publication of TWI743788B publication Critical patent/TWI743788B/zh
Publication of TW202145575A publication Critical patent/TW202145575A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種電晶體及其製造方法。所述電晶體包括基底、集極、基極、射極以及擴散障礙層。所述集極設置於所述基底上。所述基極設置於所述集極上。所述射極設置於所述基極上。所述擴散障礙層設置於所述基極與所述射極之間。所述基極的上部包括摻雜層，且所述擴散障礙層設置於所述摻雜層上。所述射極、所述摻雜層與所述集極為第一導電型，且所述基極的其餘部分為第二導電型。

Description

電晶體及其製造方法
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種電晶體及其製造方法。
異質接面雙載子電晶體（heterojunction bipolar transistor，HBT）為一種雙極性電晶體，其中射極（emitter）和基極（base）各自包括不同的半導體材料，以形成異質接面，即PN接面。相較於一般的雙極性電晶體，異質接面雙載子電晶體具有更佳的高頻訊號特性和基極發射效率，因此可以在高達數百GHz的訊號下工作而被廣泛地應用。
一般來說，在異質接面雙載子電晶體的製造過程中，在形成基極之後，會於基極上形成具有不同導電型的射極。由於射極通常是透過同步（in-situ）摻雜的方式來形成，因此射極中的摻質會擴散至基極的上部中。此外，在形成射極之後，後續的熱製程也會使得射極中的摻質會擴散至基極的上部中。為了避免這些摻質進一步擴散穿透基極，通常會形成具有較大厚度的基極。如此一來，導致基極的電阻值提高，且因此降低了異質接面雙載子電晶體的截止頻率（cutoff frequency）而使得元件效能降低。
本發明提供一種電晶體，其中擴散障礙層設置於基極與射極之間。
發明提供一種電晶體的製造方法，其在基極與射極之間形成擴散障礙層。
本發明的電晶體包括基底、集極（collector）、基極（base）、射極（emitter）以及擴散障礙層。所述集極設置於所述基底上。所述基極設置於所述集極上。所述射極設置於所述基極上。所述擴散障礙層設置於所述基極與所述射極之間。所述基極的上部包括摻雜層，且所述擴散障礙層設置於所述摻雜層上。所述射極、所述摻雜層與所述集極為第一導電型，且所述基極的其餘部分為第二導電型。
在本發明的電晶體的一實施例中，所述擴散障礙層包括氮化矽層。
在本發明的電晶體的一實施例中，所述擴散障礙層的厚度介於5 Å至10 Å之間。
在本發明的電晶體的一實施例中，所述基極包括矽鍺層、經摻雜的碳化矽鍺層以及所述摻雜層。所述矽鍺層設置於所述集極上。所述經摻雜的碳化矽鍺層設置於所述矽鍺層上。所述摻雜層設置於所述經摻雜的碳化矽鍺層上。
在本發明的電晶體的一實施例中，所述摻雜層為經摻雜的多晶矽層。
本發明的電晶體的製造方法包括以下步驟。首先，於基底上形成集極。接著，於所述集極上形成基極。然後，於所述基極上形成擴散障礙層。之後，於所述擴散障礙層上形成經摻雜的射極，其中所述經摻雜的射極中的摻質穿過擴散障礙層而進入所述基極的上部中，以使所述基極的所述上部形成為摻雜層。所述經摻雜的射極、所述摻雜層與所述集極為第一導電型，且所述基極為第二導電型。
在本發明的電晶體的製造方法的一實施例中，所述擴散障礙層包括氮化矽層。
在本發明的電晶體的製造方法的一實施例中，所述擴散障礙層的厚度介於5 Å至10 Å之間。
在本發明的電晶體的製造方法的一實施例中，所述基極的形成方法包括包括以下步驟。首先，於所述集極上形成矽鍺層。接著，於所述矽鍺層上形成經摻雜的碳化矽鍺層。之後，於所述經摻雜的碳化矽鍺層上形成未經摻雜層。所述基極的所述上部為所述未經摻雜層。
在本發明的電晶體的製造方法的一實施例中，所述未經摻雜層包括未經摻雜的多晶矽層。
基於上述，在本發明中，擴散障礙層設置於基極與射極之間且擴散障礙層具有減少射極中的摻質到達下方膜層中的深度的特性，因此可有效地減少基極的厚度，以及有效地縮短形成基極的時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，在下述說明中相同的元件將以相同的符號標示來說明。
關於文中所提到「包含」、「包括」、「具有」等的用語均為開放性的用語，也就是指「包含但不限於」。
此外，文中所提到「上」、「下」等的方向性用語，僅是用以參考圖式的方向，並非用以限制本發明。
圖1A至圖1D為依照本發明第一實施例的電晶體的製造流程剖面示意圖。在本實施例中，第一導電型為N型，而第二導電型為P型，但本發明不限於此。在其他實施例中，第一導電型可為P型，而第二導電型可為N型。此外，在本實施例中，所形成的電晶體為異質接面雙載子電晶體，其主要包括集極、基極、射極以及擴散障礙層，以下將對此進行詳細說明。
首先，參照圖1A，提供基底100。基底100例如為矽基底。在本實施例中，基底100可以是第二導電型（P型）的矽基底。接著，於基底100上形成集極層102。集極層102用以形成本實施例的電晶體的集極。在本實施例中，集極例如為第一導電型（N型）。在本實施例中，集極層102例如為矽層，其形成方法例如是進行磊晶成長製程，且在形成過程中同步地摻雜第一導電型的摻質。之後，於集極層102上形成基極層104。基極層104用以形成本實施例的電晶體的基極。在本實施例中，基極例如為第二導電型（P型）。在本實施例中，基極層104例如為矽鍺層，其形成方法例如是進行化學氣相沉積製程，且在形成過程中同步地摻雜第二導電型的摻質。
接著，參照圖1B，於基極層104上形成擴散障礙層106。在本實施例中，擴散障礙層106例如為氮化矽層，其形成方法例如是進行化學氣相沉積製程。擴散障礙層106具有減少摻質（例如後續形成於擴散障礙層106上的膜層中的摻質）穿過擴散障礙層106而到達下方膜層中的深度的特性。上述「減少摻質穿過而到達下方膜層中的深度」表示相較於不具有擴散障礙層106的情況摻質到達下方膜層中的深度減少。在本實施例中，擴散障礙層106的厚度例如介於5 Å至10 Å之間，較佳介於5 Å至7 Å之間。當擴散障礙層106的厚度超過10 Å時，僅能允許極微量的摻質穿過，甚至無法允許摻質穿過。當擴散障礙層106的厚度少於5 Å時，無法有效地減少摻質到達下方膜層中的深度。
之後，參照圖1C，於擴散障礙層106上形成射極層108，以完成本實施例的電晶體10的製造。射極層108用以形成本實施例的電晶體的射極。在本實施例中，射極例如為第一導電型（N型）。一般來說，射極層108為經高濃度摻雜的膜層，意即其摻雜濃度通常高於集極層102與基極層104的摻雜濃度。在本實施例中，射極層108的形成方法例如是進行化學氣相沉積製程，且在形成過程中同步地摻雜第一導電型的摻質。
在形成射極層108的過程中，射極層108中的摻質會向外部擴散而進入下方的基極層104中。此外，在形成電晶體10之後，在後續的熱製程中也會使射極層108中的摻質向外部擴散而進入下方的基極層104中。在本實施例中，由於基極層104上形成有擴散障礙層106且擴散障礙層106具有減少摻質到達基極層104中的深度的特性，因此可使得射極層108中的摻質僅擴散至基極層104的上部中。此時，基極層104的上部的導電型會由第二導電型（P型）轉變為第一導電型（N型），以形成摻雜層104a。
在本實施例中，擴散障礙層106可避免基極層104因射極層108中的摻質進入而整個轉變為第一導電型（N型）。另一方面，由於擴散障礙層106可使射極層108中的摻質僅進入基極層104的上部中，因此可不需形成具有較大厚度的基極層104，亦即相較於不具有擴散障礙層106的情況基極層104的厚度可減小。如此一來，可有效地降低本實施例的電晶體10的整體厚度，且可有效地縮短形成基極層104的時間。
在本實施例的電晶體10中，基極為單一膜層（基極層104），但本發明不限於此。在其他實施例中，基極亦可具有由多層膜層所構成的複合結構。
圖2A至圖2Ｃ為依照本發明第二實施例的電晶體的製造流程剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
首先，參照圖2A，提供基底100。在本實施例中，基底100例如為第二導電型（P型）。接著，於基底100上形成集極層102。集極層102用以形成本實施例的電晶體的集極。在本實施例中，集極例如為第一導電型（N型）。然後，於集極層102上形成矽鍺層202。在本實施例中，矽鍺層202的形成方法例如是進行化學氣相沉積製程。接著，於矽鍺層202上形成經摻雜的碳化矽鍺層204。在本實施例中，經摻雜的碳化矽鍺層204例如為第二導電型（P型）。在本實施例中，經摻雜的碳化矽鍺層204的形成方法例如是進行化學氣相沉積製程，且在形成過程中同步地摻雜第二導電型的摻質。之後，於經摻雜的碳化矽鍺層204上形成未經摻雜層206。未經摻雜層206例如為未經摻雜的多晶矽層。在本實施例中，在本實施例中，未經摻雜層206的形成方法例如是進行化學氣相沉積製程。在本實施例中，矽鍺層202、經摻雜的碳化矽鍺層204與未經摻雜層206用以形成本實施例的電晶體的基極。
接著，參照圖2B，於未經摻雜層206上形成擴散障礙層106。在本實施例中，擴散障礙層106例如為氮化矽層，其形成方法例如是進行化學氣相沉積製程。擴散障礙層106具有減少摻質穿過擴散障礙層106而到達下方膜層中的深度的特性。在本實施例中，擴散障礙層106的厚度例如介於5 Å至10 Å之間，較佳介於5 Å至7 Å之間。當擴散障礙層106的厚度超過10 Å時，僅能允許極微量的摻質穿過，甚至無法允許摻質穿過。當擴散障礙層106的厚度少於5 Å時，無法有效地減少摻質到達下方膜層中的深度。
之後，參照圖2C，於擴散障礙層106上形成射極層108，，以完成本實施例的電晶體20的製造。射極層108用以形成本實施例的電晶體的射極。在本實施例中，射極例如為第一導電型（N型）。一般來說，射極層108為經高濃度摻雜的膜層，意即其摻雜濃度通常高於集極層102與基極（經摻雜的碳化矽鍺層204）的摻雜濃度。在本實施例中，射極層108的形成方法例如是進行化學氣相沉積製程，且在形成過程中同步地摻雜第一導電型的摻質。
在形成射極層108的過程中，射極層108中的摻質會向外部擴散而進入下方的未經摻雜層206中。此外，在形成電晶體10之後，在後續的熱製程中也會使射極層108中的摻質會向外部擴散而進入下方的未經摻雜層206中。在本實施例中。由於未經摻雜層206上形成有擴散障礙層106且擴散障礙層106具有減少摻質到達下方膜層中的深度的特性，因此可使得射極層108中的摻質僅擴散至未經摻雜層206中。此時，第二導電型（P型）的未經摻雜層206會轉變為第一導電型（N型）的摻雜層206a。
在本實施例中，由於擴散障礙層106可使射極層108中的摻質僅進入未經摻雜層206中，因此藉由控制未經摻雜層206的形成厚度可使未經摻雜層206完全轉變為摻雜層206a。此外，由於擴散障礙層106具有減少摻質到達下方膜層中的深度的特性，因此可不需形成具有較大厚度的未經摻雜層206來避免摻質穿過未經摻雜層206。如此一來，可有效地降低本實施例的電晶體20的整體厚度，且可有效地縮短形成未經摻雜層206的時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:電晶體 100:基底 102:集極層 104:基極層 104a、206a:摻雜層 106:擴散障礙層 108:射極層 202:矽鍺層 204:經摻雜的碳化矽鍺層 206:未經摻雜層
圖1A至圖1C為依照本發明第一實施例的電晶體的製造流程剖面示意圖。 圖2A至圖2Ｃ為依照本發明第二實施例的電晶體的製造流程剖面示意圖。
20:電晶體
100:基底
102:集極層
106:擴散障礙層
108:射極層
202:矽鍺層
204:經摻雜的碳化矽鍺層
206a:摻雜層

Claims (8)

  1. 一種電晶體，包括：基底；集極，設置於所述基底上；基極，設置於所述集極上；射極，設置於所述基極上；以及擴散障礙層，設置於所述基極與所述射極之間，其中所述擴散障礙層的厚度介於5Å至10Å之間；其中所述基極的上部包括摻雜層，所述擴散障礙層設置於所述摻雜層上，且其中所述射極、所述摻雜層與所述集極為第一導電型，且所述基極的其餘部分為第二導電型。
  2. 如請求項1所述的電晶體，其中所述擴散障礙層包括氮化矽層。
  3. 如請求項1所述的電晶體，其中所述基極包括：矽鍺層，設置於所述集極上；以及經摻雜的碳化矽鍺層，設置於所述矽鍺層上；以及所述摻雜層，設置於所述經摻雜的碳化矽鍺層上。
  4. 如請求項3所述的電晶體，其中所述摻雜層為經摻雜的多晶矽層。
  5. 一種電晶體的製造方法，包括：於基底上形成集極； 於所述集極上形成基極；於所述基極上形成擴散障礙層，其中所述擴散障礙層的厚度介於5Å至10Å之間；以及於所述擴散障礙層上形成經摻雜的射極，其中所述經摻雜的射極中的摻質穿過擴散障礙層而進入所述基極的上部中，以使所述基極的所述上部形成為摻雜層，其中所述經摻雜的射極、所述摻雜層與所述集極為第一導電型，且所述基極為第二導電型。
  6. 如請求項5所述的電晶體的製造方法，其中所述擴散障礙層包括氮化矽層。
  7. 如請求項5所述的電晶體的製造方法，其中所述基極的形成方法包括：於所述集極上形成矽鍺層；於所述矽鍺層上形成經摻雜的碳化矽鍺層；以及於所述經摻雜的碳化矽鍺層上形成未經摻雜層，其中所述基極的所述上部為所述未經摻雜層。
  8. 如請求項7所述的電晶體的製造方法，其中所述未經摻雜層包括未經摻雜的多晶矽層。
TW109116418A 2020-05-18 2020-05-18 電晶體及其製造方法 TWI743788B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109116418A TWI743788B (zh) 2020-05-18 2020-05-18 電晶體及其製造方法
CN202010498516.9A CN113690308A (zh) 2020-05-18 2020-06-04 晶体管及其制造方法
US16/916,044 US20210359113A1 (en) 2020-05-18 2020-06-29 Transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116418A TWI743788B (zh) 2020-05-18 2020-05-18 電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI743788B true TWI743788B (zh) 2021-10-21
TW202145575A TW202145575A (zh) 2021-12-01

Family

ID=78511853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116418A TWI743788B (zh) 2020-05-18 2020-05-18 電晶體及其製造方法

Country Status (3)

Country Link
US (1) US20210359113A1 (zh)
CN (1) CN113690308A (zh)
TW (1) TWI743788B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709335A (en) * 2005-08-22 2007-03-01 Univ Nat Chiao Tung Interconnection of group III - V semiconductor device and fabrication method for making the same
TW200811960A (en) * 2006-06-28 2008-03-01 Nxp Bv Method of manufacturing a semiconductor device and semiconductor device obtained therewith

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177025A (en) * 1992-01-24 1993-01-05 Hewlett-Packard Company Method of fabricating an ultra-thin active region for high speed semiconductor devices
US6362065B1 (en) * 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
JP2005527979A (ja) * 2002-05-29 2005-09-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法
US6764918B2 (en) * 2002-12-02 2004-07-20 Semiconductor Components Industries, L.L.C. Structure and method of making a high performance semiconductor device having a narrow doping profile
EP2346070B1 (en) * 2010-01-13 2013-03-20 Nxp B.V. Method of manufacturing heterojunction bipolar transistor and heterojunction bipolar transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709335A (en) * 2005-08-22 2007-03-01 Univ Nat Chiao Tung Interconnection of group III - V semiconductor device and fabrication method for making the same
TW200811960A (en) * 2006-06-28 2008-03-01 Nxp Bv Method of manufacturing a semiconductor device and semiconductor device obtained therewith

Also Published As

Publication number Publication date
US20210359113A1 (en) 2021-11-18
CN113690308A (zh) 2021-11-23
TW202145575A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US7498620B1 (en) Integration of phosphorus emitter in an NPN device in a BiCMOS process
JP4391069B2 (ja) ヘテロバイポーラトランジスタおよびその製造方法
JPH09186172A (ja) 集積電子装置
KR100570910B1 (ko) 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터
US7714361B2 (en) Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor
US7538004B2 (en) Method of fabrication for SiGe heterojunction bipolar transistor (HBT)
CN1535481A (zh) Ac性能改进的高电压npn双极型器件的生产方法
TWI743788B (zh) 電晶體及其製造方法
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
KR20030047274A (ko) 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
TWI222744B (en) Graded-base-bandgap bipolar transistor having a constant-bandgap in the base
US20120115299A1 (en) Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor
US6642096B2 (en) Bipolar transistor manufacturing
US7579635B2 (en) Heterojunction bipolar transistor
CN109887995B (zh) 一种双层基区SiC NPN集成晶体管及其制作方法
US7008851B2 (en) Silicon-germanium mesa transistor
US7235861B1 (en) NPN transistor having reduced extrinsic base resistance and improved manufacturability
US6555852B1 (en) Bipolar transistor having an emitter comprised of a semi-insulating material
JP2007281096A (ja) 半導体装置の製造方法およびエミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法
US6773973B2 (en) Semiconductor transistor having a polysilicon emitter and methods of making the same
KR100756845B1 (ko) 반도체 소자 및 이의 제조 방법
JP5194399B2 (ja) 保護素子及びその製造方法、並びに化合物半導体装置
JP2006032582A (ja) 保護ダイオード及びその製造方法、並びに化合物半導体装置
JP2007180254A (ja) 半導体装置
Washio Size effects on DC and low-frequency-noise characteristics of epitaxially grown raised-emitter SiGe HBTs