CN101114643A - 存储器宏及电路布局产生方法 - Google Patents
存储器宏及电路布局产生方法 Download PDFInfo
- Publication number
- CN101114643A CN101114643A CNA2006101604767A CN200610160476A CN101114643A CN 101114643 A CN101114643 A CN 101114643A CN A2006101604767 A CNA2006101604767 A CN A2006101604767A CN 200610160476 A CN200610160476 A CN 200610160476A CN 101114643 A CN101114643 A CN 101114643A
- Authority
- CN
- China
- Prior art keywords
- unit
- group
- memory
- width
- circuit layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000003068 static effect Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 2
- 238000010977 unit operation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000001788 irregular Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000012797 qualification Methods 0.000 description 4
- 208000037656 Respiratory Sounds Diseases 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 206010037833 rales Diseases 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Abstract
本发明提供一种存储器宏及电路布局产生方法。其中该电路布局产生方法，适用于使用存储器编译器产生电路布局，包括：产生第一组单元，设置于该电路布局的第一区域；以及产生第二组单元，设置于该第一区域的边缘，该第二组单元为可操作的且与该第一组单元具有不同的物理尺寸，由此强化依据此电路布局所制造出的装置。该存储器宏，包括第一组单元，设置于存储模块的第一区域，以及第二组单元，设置于第一区域的边缘，第二组单元为可操作的且与第一组单元具有不同的物理尺寸，由此改善位于存储模块的边缘单元的坚固性。本发明可以改善电子装置的性能及合格率。
Description
技术领域
本发明涉及一种集成电路设计，特别是涉及一种具有不规则边缘单元的存储器宏。
背景技术
由于现今电子电路的复杂度越来越高，迫使电子电路设计者必须依赖计算机程序来帮助或自动化设计制造工艺中大部分的步骤。一个典型的电路设计包含有十万或百万个单一的部分或“叶单元”(leaf cell)或“单元”(cell)。这样的设计对于电路设计者，甚至设计团队而言过于庞大以至于无法手动管理。因此，通常会使用存储器编译器来帮助存储器设计。一个典型的存储器编译器是一组具有多个且已参数化的产生器，其可以帮助设计者规划(lay out)存储器宏，如动态随机存取存储器(dynamic random access memory，DRAM)宏或静态随机存取存储器(static random access memory，SRAM)宏。
传统上，所有存储器布置图中的单元是完全相同的。然而，在一个典型的存储器装置中，在存储模块边缘单元的电子特性通常会比他们的内部副本弱。其中一个造成边缘单元的电子特性较弱的原因为负载效应(loading effect)，其是一种因蚀刻率随晶片变化而改变，导致覆盖在晶片表面的图案密度(pattern density)变化的现象。这些边缘单元相较于内部单元，具有较小的存储电容及驱动电流。在某些情况下，电子特性较弱的边缘单元会对于存储器装置的合格率造成不利的影响。
因此，需要一种存储器装置，其具有修改过的边缘单元，以改进整体的性能及合格率。
发明内容
鉴于上述现有技术不足，提出本发明。
本发明提供一种电路布局产生方法，适用于使用存储器编译器产生电路布局，包括：产生第一组单元，设置于该电路布局的第一区域；以及产生第二组单元，设置于该第一区域的边缘，该第二组单元为可操作的且与该第一组单元具有不同的物理尺寸，由此强化依据此电路布局所制造出的装置。
如上所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长5％。
如上所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长出的尺寸在5％至30％的范围内。
本发明还提供一种电路布局产生方法，适用于使用存储器编译器产生路布局，包括：产生第一组单元，设置于该电路布局的第一区域；以及产生第二组单元，设置于该第一区域的边缘，该第二组单元为不动作的且与该第一组单元具有不同的物理尺寸，由此强化依据此电路布局所制造出的装置。
如上所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长5％。
如上所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长出的尺寸在5％至30％的范围内。
如上所述的电路布局产生方法，其中该第二组单元省略使得该第二组单元能够操作的至少一个关键层。
如上所述的电路布局产生方法，其中该第二组单元省略使得该第二组单元能够操作的至少一个关键电子元件。
本发明还提出一种具有不规则边缘单元的存储器宏。在本发明实施例中，存储器宏包含设置在存储模块中第一区域的第一组单元，以及为了改进存储模块中边缘单元的坚固性(robustness)，设置在第一个区域边缘且具有与第一组单元不同的物理尺寸(physical dimension)的第二组单元。
如上所述的存储器宏，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长5％。
如上所述的存储器宏，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长处的尺寸在5％至30％的范围内。
如上所述的存储器宏为静态随机存取存储器、动态随机存取存储器、非易失性存储器、以及磁性电阻随机存取存储器之一。
如上所述的存储器宏，其中该第二组单元操作在独立于该第一组单元的至少一个条件下。
如上所述的存储器宏，其中该第二组单元相对于该第一组单元，并未完整的被制造。
本发明还提供一种存储器宏，包括：至少一个存储器子模块，设置于存储模块的边缘；第一感测放大器，设置于邻近该存储器子模块远离该存储模块的边缘的一边；第二感测放大器，设置于邻近该存储器子模块与该存储模块的边缘重叠的另一边；以及其中该第二感测放大器包括至少一个电子元件，与该第一感测放大器的电子元件具有不同的物理尺寸。
如上所述的存储器宏为动态随机存取存储器。
如上所述的存储器宏，其中该第二感测放大器操作在至少一个独立于该第一感测放大器的条件下。
如上所述的存储器宏，其中该第二感测放大器的晶体管通道长度或宽度至少比该第一感测放大器的晶体管长5％。
如上所述的存储器宏，其中该第二感测放大器的晶体管通道长度或宽度比该第一感测放大器的晶体管长出的尺寸在5％至30％的范围内。
如上所述的存储器宏，其中该第二感测放大器是不动作的。本发明可以改善位于存储模块的边缘单元的坚固性，从而改善电子装置的性能及合格率。
附图说明
图1为部分显示传统存储器宏。
图2为部分显示根据本发明实施例所述的存储器宏200。
图3为依照本发明另一实施例所述的存储器宏300的布局图。
图4为依照本发明另一实施例所述的动态随机存取存储器(DRAM)宏400的布局图。
图5为感测放大器尺寸与感测能力的关系图。
图6为单元电容与感测能力的关系图。
其中，附图标记说明如下：
100～传统存储器宏
102、202、408、410～感测放大器
104、204～列译码器
105、205、402～存储模块
106、206～内部单元
108、208～边缘单元
200、300～存储器宏
302～第一区域
304～第二区域
400～动态随机存取存储器(DRAM)宏
406～规则存储单元
BL～位线的方向
具体实施方式
为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个优选实施例，并配合附图，作详细说明如下：
实施例：
图1部分显示传统存储器宏100，其包含存储模块105，在列与行的交点具有存储单元。第一组存储单元106(以下称之为内部单元)设置于存储模块105的内部区域。第二组存储单元108(以下称之为边缘单元)设置于存储模块105的至少一个边缘。行译码器与感测放大器102以及列译码器104设置于行与列的一端，用以选择存储单元以执行读、写或清除操作。如图所示，标号BL代表位线的方向。
在设计阶段，所有的存储单元，包含内部及边缘单元106与108，是完全相同的。然而，边缘单元108与内部单元106的尺寸可能因为存储器装置100经历不同的处理程序而有所不同。例如负载效应会改变边缘单元108的尺寸。这些被改变的尺寸会造成边缘单元的运作与内部单元106不同。例如，在动态随机存取存储器(DRAM)装置中，边缘单元的电容可能较内部单元低。又例如在静态随机存取存储器(SRAM)装置中，边缘单元产生的驱动电流可能会较内部单元低。这些电子特性较弱的边缘单元可能会降低存储器装置的合格率。
图2部分显示根据本发明实施例所述的存储器宏200。此存储器宏200包含一个在列与行的交点具有存储单元的存储模块205。此存储器宏200可以是一个静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、非易失性存储器(non-volatile memory)或磁性随机存取存储器(magnetic randomaccess memory，MRAM)。第一组存储单元206(以下称之为内部单元)设置于存储模块205内部区域。第二组存储单元208(以下称之为边缘单元)设置于存储模块205的至少一个边缘。行译码器与感测放大器202以及列译码器204设置于行与列的一端，用以选择存储单元以执行读、写或清除操作。
在此提出的本发明实施例还允许存储器宏200承受制造工艺中发生的变化，例如在制造工艺阶段的等离子体蚀刻或化学机械研磨。内部存储单元206被设计成固定的单元，亦即它们具有相同的物理尺寸、构建规则以及操作条件。边缘存储单元208被设计成不规则的单元，亦即它们在物理尺寸、建构规则以及操作条件上与内部存储单元206不同。因此这些不规则的边缘单元206允许在存储模块205边缘的图案与内部区域的单元不同。这样一来，在边缘的蚀刻率可通过仔细设计边缘单元208的物理尺寸来调整。
值得注意的是，图2显示在存储模块205的右上方设置了一列与一行的边缘单元208，这些边缘单元的列与行数目是可以分别地改变。例如本发明的精神是只要满足设计的需求可以只设置一列或一行的边缘单元208。同样地，当设计者需要时，也可以使用两个或两个以上的列与行的边缘单元208。
边缘单元208可被设计为可操作或不动作的单元。当边缘单元208被设计成可操作时，可以缩小芯片尺寸。若边缘单元被设计为可操作，它可以操作在至少一个独立于内部单元206的条件下，例如井区偏压(well bias)、井区拾取偏压(well pick-up bias)以及接地节点偏压(ground-node bias)。边缘单元208可以用较宽松的标准设计，因此边缘单元208的电子元件比内部单元206的电子元件坚固。例如在边缘单元208中的晶体管通道长度或宽度可以比内部单元206中的晶体管大5％。在一些由90nm半导体制造技术所制造的存储器装置，在边缘单元208中的晶体管通道长度或宽度会比内部单元206中的晶体管大5％到30％，以补偿制造过程中产生的变化。在一些由65nm半导制造工艺技术所制造的存储器装置，在边缘单元208中的晶体管通道长度或宽度会比内部单元206中的晶体管大15％到60％，以补偿制造过程中产生的变化。边缘单元208可以提供较大的节点储存电容及更强的驱动电流。
边缘单元208可被设计为不动作的元件。有一些让边缘单元208成为不动作的冗余单元的方法。一个方法是故意让边缘单元208不完整。例如边缘单元208可被设计成至少省略一个必须存在才能让单元可操作的关键层，如氧化定义(oxide defined，OD)层与多晶硅层。又例如边缘单元208可被设计成至少省略一个必须存在才能让单元可操作的关键电子元件，如传输闸晶体管(pass gate transistor)、下拉装置(pull-down device)与上拉装置(pull-updevice)。另一个方法是使用制造正常单元的方式制造边缘单元208，但让它们没有能力实行它们的功能。在所有的情形中，不规则边缘单元208都加强了存储模块205在边缘的坚固性。
图3显示依照本发明另一实施例所述的存储器宏300的布局图。此布局可利用自动化工具产生，例如存储器编译器。存储器宏300包含第一区域302与位于边缘的第二区域304。此存储器编译器可以分别地铺砌规则与不规则单元至第一及第二区域。不规则单元如上述讨论可以是可操作或不动作的单元。就其本身而论，根据此布局做出的存储器宏更能承受制造工艺的变化以及改进性能。
图4显示依照本发明另一实施例所述的动态随机存取存储器(DRAM)宏400的布局图。动态随机存取存储器(DRAM)宏400包括存储模块402，其有多个子模块，而子模块包含规则存储单元406以及由规则存储单元旁的规则电子元件所组成的感测放大器408。动态随机存取存储器(DRAM)宏400还包括感测放大器410，由位于存储模块402边缘的不规则电子元件所组成的。不规则单元如上述讨论可以是可操作或不动作的单元。就其本身而论，根据此布局做出的存储器宏还能承受制造工艺的变化以及改进性能。
以下的例子说明具有边缘存储单元的存储模块与使用4列边缘单元的256K-bit存储器装置之间读取能力改进的关系：
表一
| 边缘单元类型 | A | B | C |
| 边缘单元区域 | 100 | 109 | 118 |
| 读取能力改进 | 100 | 106.436 | 114.78 |
| 全区域比较 | 100 | 100.07 | 100.13 |
图5显示感测放大器尺寸与感测能力的关系图。当感测放大器尺寸加大时，不协调会随之变小，导致如图中所示的更好的感测能力。
图6显示单元电容与感测能力的关系图。当单元尺寸变大时，单元电容会增加，而导致如图中所示的更好的感测能力。
使用不同的技术节点(Technology node)所制造的边缘单元会有不同的物理尺寸。内部存储单元与边缘存储单元之间经过多种不同的技术节点(Technology node)制造所产生在闸长与闸宽的变化的估计呈现于下表中。这些估计包括250nm、180nm、130nm、90nm以及65nm的技术。在表中，关键尺寸变化为模块边缘的最终通道长或宽以及模块中央的最终通道长或宽的差异，除以画在掩模上的通道长或宽而得。根据这些结果，建议对于不同技术节点(Technology node)使用边缘单元来补偿通道长或宽。
表二
| 技术节点 | 250nm | 180nm | 130nm | 90nm | 65nm |
| 典型曝光波长 | 365nm | 248nm | 193nm | 193nm | 193nm |
| CD变化 | ～4％(10/250) | ～3％(5/180) | ～4％(5/130) | ～8％(8/100) | ～15％(12/80) |
| 列尺寸补偿 | 不需要 | 不需要 | 不需要 | ＞～5％5％-30％ | ＞～5％15％-60％ |
| 行尺寸补偿 | 不需要 | 不需要 | 不需要 | ＞～5％5％-30％ | ＞～5％15％-60％ |
| 区域尺寸补偿 | 不需要 | 不需要 | 不需要 | 10％-60％ | 30％-130％ |
上述说明提供了本发明许多不同的实施例或用来执行不同功能的实施例。特定实施例的元件以及程序的公开是用来帮助阐明本发明。当然，仅为实施例，不可用以限制本发明权利要求所定义的范围。
本发明虽以优选实施例公开如上，然其并非用以限制本发明的范围，任何所属领域技术人员，在不脱离本发明的精神和范围内，当可做些许的变更与修饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。
Claims (20)
1.一种电路布局产生方法，适用于使用存储器编译器产生电路布局，包括：
产生第一组单元，设置于该电路布局的第一区域；以及
产生第二组单元，设置于该第一区域的边缘，该第二组单元为可操作的且与该第一组单元具有不同的物理尺寸，由此强化依据此电路布局所制造出的装置。
2.如权利要求1所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长5％。
3.如权利要求1所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长出的尺寸在5％至30％的范围内。
4.一种电路布局产生方法，适用于使用存储器编译器产生路布局，包括：
产生第一组单元，设置于该电路布局的第一区域；以及
产生第二组单元，设置于该第一区域的边缘，该第二组单元为不动作的且与该第一组单元具有不同的物理尺寸，由此强化依据此电路布局所制造出的装置。
5.如权利要求4所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长5％。
6.如权利要求4所述的电路布局产生方法，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长出的尺寸在5％至30％的范围内。
7.如权利要求4所述的电路布局产生方法，其中该第二组单元省略使得该第二组单元能够操作的至少一个关键层。
8.如权利要求4所述的电路布局产生方法，其中该第二组单元省略使得该第二组单元能够操作的至少一个关键电子元件。
9.一种存储器宏，包括：
第一组单元，设置于存储模块的第一区域；以及
第二组单元，设置于该第一区域的边缘，该第二组单元为可操作的且与该第一组单元具有不同的物理尺寸，由此改善位于该存储模块的该边缘的单元的坚固性。
10.如权利要求9所述的存储器宏，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长5％。
11.如权利要求9所述的存储器宏，其中该第二组单元的晶体管通道长度或宽度至少比该第一组单元的晶体管通道长度或宽度长出的尺寸在5％至30％的范围内。
12.如权利要求9所述的存储器宏为静态随机存取存储器、动态随机存取存储器、非易失性存储器、以及磁性电阻随机存取存储器之一。
13.如权利要求9所述的存储器宏，其中该第二组单元操作在独立于该第一组单元的至少一个条件下。
14.如权利要求9所述的存储器宏，其中该第二组单元相对于该第一组单元，并未完整的被制造。
15.一种存储器宏，包括：
至少一个存储器子模块，设置于存储模块的边缘；
第一感测放大器，设置于邻近该存储器子模块远离该存储模块的边缘的一边；
第二感测放大器，设置于邻近该存储器子模块与该存储模块的边缘重叠的另一边；以及
其中该第二感测放大器包括至少一个电子元件，与该第一感测放大器的电子元件具有不同的物理尺寸。
16.如权利要求15所述的存储器宏为动态随机存取存储器。
17.如权利要求15所述的存储器宏，其中该第二感测放大器操作在至少一个独立于该第一感测放大器的条件下。
18.如权利要求15所述的存储器宏，其中该第二感测放大器的晶体管通道长度或宽度至少比该第一感测放大器的晶体管长5％。
19.如权利要求15所述的存储器宏，其中该第二感测放大器的晶体管通道长度或宽度比该第一感测放大器的晶体管长出的尺寸在5％至30％的范围内。
20.如权利要求15所述的存储器宏，其中该第二感测放大器是不动作的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/493,405 US7913215B2 (en) | 2006-07-26 | 2006-07-26 | Memory macro with irregular edge cells |
| US11/493,405 | 2006-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101114643A true CN101114643A (zh) | 2008-01-30 |
| CN100499120C CN100499120C (zh) | 2009-06-10 |
Family
ID=38987883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101604767A Expired - Fee Related CN100499120C (zh) | 2006-07-26 | 2006-11-28 | 存储器宏及电路布局产生方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7913215B2 (zh) |
| CN (1) | CN100499120C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005246A (zh) * | 2009-08-28 | 2011-04-06 | 台湾积体电路制造股份有限公司 | 只读存储器布局方法与系统 |
| CN102412233A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种有效的测试浅沟槽隔离填充能力的测试结构 |
| CN103310833A (zh) * | 2012-03-06 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 半导体存储器及其制造方法 |
| US9349436B2 (en) | 2012-03-06 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory and method of making the same |
| CN107437426A (zh) * | 2016-05-26 | 2017-12-05 | 恩智浦美国有限公司 | 具有静态随机存取存储器阵列和电阻式存储器阵列的非易失性静态随机存取存储器系统 |
| CN105679361B (zh) * | 2014-12-08 | 2020-10-30 | 爱思开海力士有限公司 | 存储器件 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7903457B2 (en) * | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| US8932901B2 (en) | 2011-10-31 | 2015-01-13 | Macronix International Co., Ltd. | Stressed phase change materials |
| GB2520275B (en) * | 2013-11-13 | 2020-03-18 | Advanced Risc Mach Ltd | A method of generating a layout of an integrated circuit comprising both standard cells and at least one memory instance |
| US9336879B2 (en) | 2014-01-24 | 2016-05-10 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| US20230162768A1 (en) * | 2021-11-24 | 2023-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory array circuits, memory structures, and methods for fabricating a memory array circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6468855B2 (en) * | 1998-08-14 | 2002-10-22 | Monolithic System Technology, Inc. | Reduced topography DRAM cell fabricated using a modified logic process and method for operating same |
| JP2001101892A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6519746B1 (en) * | 2000-10-10 | 2003-02-11 | Lsi Logic Corporation | Method and apparatus for minimization of net delay by optimal buffer insertion |
| US7313769B1 (en) * | 2004-03-01 | 2007-12-25 | Advanced Micro Devices, Inc. | Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin |
| US7404154B1 (en) * | 2005-07-25 | 2008-07-22 | Lsi Corporation | Basic cell architecture for structured application-specific integrated circuits |
-
2006
- 2006-07-26 US US11/493,405 patent/US7913215B2/en not_active Expired - Fee Related
- 2006-11-28 CN CNB2006101604767A patent/CN100499120C/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005246A (zh) * | 2009-08-28 | 2011-04-06 | 台湾积体电路制造股份有限公司 | 只读存储器布局方法与系统 |
| CN102005246B (zh) * | 2009-08-28 | 2014-05-07 | 台湾积体电路制造股份有限公司 | 只读存储器布局方法与系统 |
| CN102412233A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种有效的测试浅沟槽隔离填充能力的测试结构 |
| CN103310833A (zh) * | 2012-03-06 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 半导体存储器及其制造方法 |
| CN103310833B (zh) * | 2012-03-06 | 2016-04-06 | 台湾积体电路制造股份有限公司 | 半导体存储器及其制造方法 |
| US9349436B2 (en) | 2012-03-06 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory and method of making the same |
| CN105679361B (zh) * | 2014-12-08 | 2020-10-30 | 爱思开海力士有限公司 | 存储器件 |
| CN107437426A (zh) * | 2016-05-26 | 2017-12-05 | 恩智浦美国有限公司 | 具有静态随机存取存储器阵列和电阻式存储器阵列的非易失性静态随机存取存储器系统 |
| CN107437426B (zh) * | 2016-05-26 | 2023-06-23 | 恩智浦美国有限公司 | 非易失性静态随机存取存储器系统及操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100499120C (zh) | 2009-06-10 |
| US20080028351A1 (en) | 2008-01-31 |
| US7913215B2 (en) | 2011-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100499120C (zh) | 存储器宏及电路布局产生方法 | |
| US9673195B2 (en) | Semiconductor device having sufficient process margin and method of forming same | |
| US7376002B2 (en) | Semiconductor memory device | |
| US8174868B2 (en) | Embedded SRAM structure and chip | |
| JP6162107B2 (ja) | 二重ストレスライナーを備える非対称スタティックランダムアクセスメモリセル | |
| US8634234B2 (en) | Embedded magnetic random access memory (MRAM) | |
| US8971101B2 (en) | Magnetic memory cell structure with improved read margin | |
| US20080084726A1 (en) | Semiconductor integrated circuit device and method for designing the same | |
| US10050044B2 (en) | Static random-access memory device | |
| US20100221848A1 (en) | Embedded Magnetic Random Access Memory (MRAM) | |
| KR20110113215A (ko) | 반도체 기억 장치 | |
| JP2008227344A (ja) | 半導体装置及びその製造方法 | |
| CN102403303B (zh) | 在片上系统中使用动态随机存取存储器部件的方法及系统 | |
| US7609550B2 (en) | Compact virtual ground diffusion programmable ROM array architecture, system and method | |
| US8884338B2 (en) | Semiconductor integrated-circuit device with standard cells | |
| WO2006065531A2 (en) | Cmos nvm bitcell and integrated circuit | |
| US7974137B2 (en) | Semiconductor memory device | |
| KR20060121146A (ko) | 다른 유형의 회로와 집적된 ｍｒａｍ 디바이스 | |
| US8520427B2 (en) | Memory cell and memory array utilizing the memory cell | |
| US20040070008A1 (en) | High speed dual-port memory cell having capacitive coupling isolation and layout design | |
| KR20050060179A (ko) | 반도체 메모리 장치의 레이아웃 구조 | |
| JP2006310462A (ja) | 半導体装置およびその製造方法 | |
| JP2007102970A (ja) | 半導体記憶装置、電子機器および半導体記憶装置の読み出し方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090610 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |