CN101106093A - 基板焊罩层制造方法及其结构 - Google Patents

基板焊罩层制造方法及其结构 Download PDF

Info

Publication number
CN101106093A
CN101106093A CN 200610090294 CN200610090294A CN101106093A CN 101106093 A CN101106093 A CN 101106093A CN 200610090294 CN200610090294 CN 200610090294 CN 200610090294 A CN200610090294 A CN 200610090294A CN 101106093 A CN101106093 A CN 101106093A
Authority
CN
China
Prior art keywords
cover layer
welding cover
base plate
weld pad
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610090294
Other languages
English (en)
Other versions
CN100490103C (zh
Inventor
戴惟璋
朱吉植
庄孟融
李政颖
黄耀霆
罗光淋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610090294 priority Critical patent/CN100490103C/zh
Publication of CN101106093A publication Critical patent/CN101106093A/zh
Application granted granted Critical
Publication of CN100490103C publication Critical patent/CN100490103C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Casings For Electric Apparatus (AREA)

Abstract

本发明公开了一种基板焊罩层制造方法及其结构。制造方法包括:提供一基板,具有一上表面,上表面具有一晶座及复数个焊垫;形成一第一焊罩层于上表面上,第一焊罩层具有复数个开孔,每一开孔相对于每一焊垫上,以显露至少部分焊垫;及形成一第二焊罩层于第一焊罩层上。由此,可以使用较厚的晶粒进行封装,从而避免晶粒破裂,並且可以抑制封胶的溢流。

Description

基板焊罩层制造方法及其结构
技术领域
本发明涉及一种基板制造方法及其结构,特别是一种基板焊罩层制造方法及其结构。
背景技术
请参考图1,其为现有基板焊罩层的封装结构的示意图。结构1包括一基板10、一焊罩层11、一晶粒12、复数条导线13及封胶14。基板10具有一上表面101,上表面101具有一晶座102及复数个焊垫103。焊罩层11形成于上表面101上。焊罩层11具有复数个开孔111,开孔111利用曝光显影方式形成。每一开孔111相对于每一焊垫103上,用以显露部分焊垫103。
晶粒12以胶合方式黏贴于晶座102上方的焊罩层11上。导线13系用以电性连接晶粒12与焊垫103。封胶14用以包封导线13、晶粒12以及焊垫103从而完成封装结构1。
上述现有基板焊罩层的封装结构1,因其供放置晶粒12的焊罩层11与显露焊垫103的焊罩层11具相同高度,所以必须使用较薄之晶粒12进行封装,易造成晶粒12破裂。另外,焊罩层11无法抑制封胶14的溢流,因此使得焊垫103受到污染。
因此,有必要提供一种创新且具有进步性的基板结构及其制造方法,以解决上述问题。
发明内容
本发明的要解决的技术问题在于提供一种基板焊罩层制造方法不但可在本封装结构中使用较厚之晶粒迈行封装而不致造成晶粒破裂,更可有效抑制封胶的溢流,以避免焊垫污染。此外,本发明另一个要解决的技术问题是还要提供具有单一焊罩层的一种基板焊罩层结构,以及具有第一焊罩层及第二焊罩层之一种基板焊罩层结构。
为解决上述提供一种基板焊罩层制造方法的问题,本发明所提供之制造方法包括:提供一基板,具有一上表面,上表面具有一晶座及复数个焊垫;形成一第一焊罩层于上表面上,第一焊罩层具有复数个开孔,每一开孔相对于每一焊垫上,用以显露至少部分焊垫;及形成一第二焊罩层于第一焊罩层上。
为解决上述本发明的另一个要解决的一种基板焊罩层结构技术问题,本发明揭示一种基板焊罩层结构,其基板具有一上表面,上表面具有一晶座及复数个焊垫。焊罩层形成于上表面上,焊罩层具有复数个开孔,每一开孔相对于每一焊垫上,用以显露部分焊垫,其中焊罩层具有一第一部分及一第二部分,第一部分位于晶座之相对位置上,第二部分于基板之上表面周围,第一部分之高度低于第二部分之高度。
上述的本发明基板焊罩层结构具有一体结构的焊罩层。利用焊罩层较高的第二部分,以利于使用较厚之晶粒进行封装,从而避免晶粒破裂。另外,第二部分可形成一阶梯状,且也可在第二部分上设一环槽,因此,可以有效抑制封胶的溢流,以避免焊垫受到污染。
为解决上述本发明的另一个要解决的另一种基板焊罩层结构技术问题,本发明还提供一种基板焊罩层结构。其基板焊罩层结构包括一基板、一第一焊罩层及一第二焊罩层。基板具有一上表面,上表面具有一晶座及复数个焊垫。第一焊罩层形成于上表面上,第一焊罩层具有复数个开孔,每一开孔相对设置于每一焊垫上,以显露部分焊垫。第二焊罩层形成于部分第一焊罩层上。
上述的本发明基板焊罩层结构具有分层结构的焊罩层,第二焊罩层形成于第一焊罩层上,可形成较高的焊罩层,因此可以使用较厚的晶粒进行封装,以避免晶粒破裂。另外,第二焊罩层与第一焊罩层可形成一高度差而成一阶梯状,另外也可在第二焊罩层上设有一环槽,因此,也可以有效抑制封胶的溢流,以避免焊垫受到污染。
利用本发明基板焊罩层的制造方法,可产生具有一体结构及分层结构的焊罩层的封装结构。在具有一体结构的焊罩层的该封装结构中,焊罩层的第一部分的高度低于第二部分的高度,利用较高的第二部分,有利于使用较厚的晶粒进行封装,以避免晶粒破裂。另外,第二部分可形成一阶梯状,且也可在第二部分上设一环槽,因此,可以有效抑制封胶的溢流,以避免焊垫受到污染。
另外,在具有分层结构的焊罩层的封装结构中,第一焊罩层的第一部分于晶座的相对位置上,第二部分于基板的上表面周围,且第二焊罩层形成于第一焊罩层的第二部分上,也可以形成较高的焊罩层,因此可以使用较厚的晶粒进行封装,以避免晶粒破裂。另外,第二焊罩层与第一焊罩层的第二部分可形成一高度差而成一阶梯状,另外也可在第二焊罩层上设有一环槽,因此,也可以有效抑制封胶的溢流,以避免焊垫受到污染。
附图说明
图1为现有基板焊罩层的结构示意图;
图2A至2H为本发明基板焊罩层的制造方法示意图;其中
图2G为本发明基板焊罩层的第一实施状态结构的示意图;
图2F为本发明基板焊罩层的第二实施状态结构的示意图;
图3为本发明基板焊罩层的封装结构的第一实施例示意图;
图4为本发明基板焊罩层的封装结构的第二实施例示意图;
图5为本发明基板焊罩层的封装结构的第三实施例示意图;及
图6为本发明基板焊罩层的封装结构的第四实施例示意图。
其中,附图标记说明如下:
1现有基板焊罩层的封装结构
2本发明基板焊罩层的封装结构
3本发明第一实施例基板焊罩层的封装结构
4本发明第二实施例基板焊罩层的封装结构
5本发明第三实施例基板焊罩层的封装结构
6本发明第四实施例基板焊罩层的封装结构
10基板
11焊罩层
12晶粒
13导线
14封胶
20基板
21第一焊罩层
22第二焊罩层
23第三焊罩层
30基板
31焊罩层
32晶粒
33导线
34封胶
40基板
41焊罩层
42晶粒
43导线
44封胶
50基板
51第一焊罩层
52第二焊罩层
53晶粒
54导线
55封胶
60基板
61第一焊罩层
62第二焊罩层
63晶粒
64导线
65封胶
101上表面
102晶座
103焊垫
111开孔
201上表面
202晶座
203焊垫
211开孔
221槽孔
301上表面
302晶座
303焊垫
311开孔
312第一部分
313第二部分
402晶座
403焊垫
412环槽
502晶座
511第一部分
512第二部分
602晶座
611第一部分
612第二部分
613 621环槽
具体实施方式
参考图2A至图2D,为本发明基板焊罩层的制造方法的示意图。首先,参考图2A,提供一基板20,具有一上表面201,上表面201具有一晶座202及复数个焊垫203。参考图2B,形成一第一焊罩层21于上表面201上。第一焊罩层21具有复数个开孔211,每一开孔211相对设置于每一焊垫203上,以显露部分焊垫203。开孔211利用曝光显影方式形成。
参考图2C,形成第二焊罩层22于第一焊罩层21及焊垫203上。参考图2D,接着,利用曝光显影方式移除部分第二焊罩层22,以显露部分焊垫203及部分第一焊罩层21,第一焊罩层21被显露的部分相对于晶座202的位置,因此,当进行封模步骤时,上模具压在第二焊罩层22上,可形成较高的芯片容置空间。在其它应用中,部分第二焊罩层22与部分第一焊罩层21形成一阶梯状,如图2E所示。另外,在其它应用中,也可以利用曝光显影方式于第二焊罩层22形成一环槽221,如图2F所示,使进行封模时,可提供給封胶一缓冲流道,而不会产生溢胶的问题。
参考图2G及图2H,加热第一焊罩层21及第二焊罩层22,使第一焊罩层21及第二焊罩层22合为一体,以形成一第三焊罩层23。要注意的是,在实际情况中,视其烘烤的顺序及加热条件的不同,第一焊罩层21及第二焊罩层22于加热后,也可为如上述图2E及图2F中所示的分层结构。
参考图3,本发明基板焊罩层的封装结构的第一实施例示意图。结构3包括一基板30、一焊罩层31、一晶粒32、复数条导线33及封胶34。基板30具有一上表面301,上表面301具有一晶座302及复数个焊垫303。焊罩层31形成于上表面301上。焊罩层31具有复数个开孔311,每一开孔311相对于每一焊垫303上,以显露部分焊垫303。开孔311利用曝光显影方式形成。焊罩层31具有一第一部分312及一第二部分313,第一部分312于晶座302的相对位置上,第二部分313位于基板30的上表面301周围,第一部分312的高度低于第二部分313的高度,第二部分313可形成一阶梯状。
晶粒32以胶合方式贴设于晶座302上的焊罩层31上。导线33用以电性连接晶粒32与等焊垫303。封胶34用以包封导线33、晶粒32及焊垫303以完成封装结构3。
参考图4,为本发明基板焊罩层的封装结构的第二实施例示意图。封装结构4包括一基板40、一焊罩层41、一晶粒42、复数条导线43及封胶44。第二实施例的封装结构4与图3的第一实施例的封装结构3,不同之处在于第二实施例的封装结构4中,另于焊罩层41上,利用曝光显影方式形成一环槽412。
参考图5,为本发明基板焊罩层的封装结构的第三实施例示意图。封装结构5包括一基板50、一第一焊罩层51、一第二焊罩层52、一晶粒53、复数条导线54及封胶55。第三实施例的封装结构5与图3的第一实施例的封装结构3,不同之处在于第三实施例的封装结构5中,第一焊罩层51及第二焊罩层52并不为一体,而是一分层结构。
第一焊罩层51具有一第一部分511及一第二部分512。第一部分511于晶座502的相对位置上,第二部分512于基板50的上表面周围。第二焊罩层52形成于部分第一焊罩层51上(例如:第二部分512上),与第一焊罩层51的第二部分512形成一高度差而成一阶梯状。
参考图6,为本发明基板焊罩层的封装结构的第四实施例示意图。封装结构6包括一基板60、一第一焊罩层61、一第二焊罩层62、一晶粒63、复数条导线64及封胶65。第四实施例的封装结构6与图4的第二实施例的封装结构4,不同之处在于第四实施例的封装结构6中,第一焊罩层61及第二焊罩层62并不为一体,而是一分层结构。
第一焊罩层61具有一第一部分611及一第二部分612。第一部分611于晶座602的相对位置上,第二部分612于基板60的上表面周围。第二焊罩层62形成于部分第一焊罩层61上(例如:第二部分612上),且第二焊罩层62另具有一环槽621。
以上所述仅为本发明其中的较佳实施例而已,并非用来限定本发明的实施范围;即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。

Claims (10)

1.一种基板焊罩层的制造方法,其特征在于,该制造方法包括:
提供一基板,其具有一上表面,该上表面具有一晶座及复数个焊垫;
形成一第一焊罩层于该上表面上,该第一焊罩层具有复数个开孔,每一开孔相对于每一焊垫上,以显露至少部分该焊垫;及
形成一第二焊罩层于该第一焊罩层上。
2.如权利要求1所述的制造方法,其特征在于,在该形成一第二焊罩层于该第一焊罩层上步骤之后还包括以下步骤:
去除部分该第二焊罩层;及
加热该第一焊罩层及该第二焊罩层,使该第一焊罩层及该第二焊罩层合为一体,以形成一第三焊罩层。
3.如权利要求2所述的制造方法,其特征在于,在该去除部分该第二焊罩层步骤之后曝露出该焊垫及部分该第一焊罩层。
4.如权利要求3所述的制造方法,其特征在于,该第一焊罩层被曝露的部分是相对于该晶座上。
5.如权利要求1所述的制造方法,其特征在于,在该形成一第二焊罩层于该第一焊罩层上步骤之后还包括以下步骤:
去除部分该第二焊罩层;
形成至少一环槽于该第二焊罩层上;及
加热该第一焊罩层及该第二焊罩层,使该第一焊罩层及该第二焊罩层合为一体,以形成一第三焊罩层。
6.一种基板焊罩层结构,其特征在于包括:
一基板,具有一上表面,该上表面具有一晶座及复数个焊垫;及
一焊罩层,形成于该上表面上,该焊罩层具有复数个开孔,每一开孔相对于每一焊垫上,以显露部分该焊垫,其中该焊罩层具有一第一部分及一第二部分,该第一部分位于该晶座的相对位置上,该第二部分位于该基板的该上表面周围,该第一部分的高度低于该第二部分的高度。
7.如权利要求6所述的结构,其特征在于,该焊罩层的该第二部分呈一阶梯状。
8.如权利要求6所述的结构,其特征在于,该焊罩层更包括了至少一环槽。
9.一种基板焊罩层结构,其特征在于包括:
一基板,具有一上表面,该上表面具有一晶座及复数个焊垫;
一第一焊罩层,形成于该上表面上,该第一焊罩层具有复数个开孔,每一开孔相对设置于每一焊垫上,以显露该焊垫;及
一第二焊罩层,形成于部分该第一焊罩层上。
10.如权利要求9所述的结构,其特征在于,该第一焊罩层具有一第一部分及一第二部分,该第一部分位于该晶座的相对位置上,该第二部分位于该基板的该上表面周围,该第二焊罩层形成于该第二部分上,以显露所述焊垫及该第一焊罩层的该第一部分,且部分该第二焊罩层与部分该第一焊罩层的该第二部分形成一阶梯状,并且该第二焊罩层更包括至少一环槽。
CN 200610090294 2006-07-11 2006-07-11 基板焊罩层制造方法及其结构 Active CN100490103C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610090294 CN100490103C (zh) 2006-07-11 2006-07-11 基板焊罩层制造方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610090294 CN100490103C (zh) 2006-07-11 2006-07-11 基板焊罩层制造方法及其结构

Publications (2)

Publication Number Publication Date
CN101106093A true CN101106093A (zh) 2008-01-16
CN100490103C CN100490103C (zh) 2009-05-20

Family

ID=38999912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610090294 Active CN100490103C (zh) 2006-07-11 2006-07-11 基板焊罩层制造方法及其结构

Country Status (1)

Country Link
CN (1) CN100490103C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812432B2 (en) 2008-03-07 2010-10-12 Chipmos Technologies Inc. Chip package with a dam structure on a die pad
CN104681499A (zh) * 2013-11-29 2015-06-03 矽品精密工业股份有限公司 封装堆栈结构及其制法
CN107546189A (zh) * 2016-06-27 2018-01-05 矽品精密工业股份有限公司 封装堆迭结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812432B2 (en) 2008-03-07 2010-10-12 Chipmos Technologies Inc. Chip package with a dam structure on a die pad
CN104681499A (zh) * 2013-11-29 2015-06-03 矽品精密工业股份有限公司 封装堆栈结构及其制法
CN107546189A (zh) * 2016-06-27 2018-01-05 矽品精密工业股份有限公司 封装堆迭结构
CN107546189B (zh) * 2016-06-27 2019-11-01 矽品精密工业股份有限公司 封装堆迭结构

Also Published As

Publication number Publication date
CN100490103C (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
CN102884623B (zh) 在介电体上具有端子的微电子封装
KR100266693B1 (ko) 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
CN106233462B (zh) 半导体器件以及半导体器件的制造方法
US8053275B2 (en) Semiconductor device having double side electrode structure and method of producing the same
CN100378933C (zh) 具有层合晶穴的半导体封装构造的制造方法
US8110928B2 (en) Stacked-type chip package structure and method of fabricating the same
CN101315939A (zh) 具有晶粒接收开孔的芯片尺寸影像传感器及其制造方法
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
CN100568498C (zh) 半导体器件及其制造方法
TWI581396B (zh) 立體堆疊式封裝結構及其製作方法
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
CN100490103C (zh) 基板焊罩层制造方法及其结构
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
CN101989581B (zh) 封装结构与封装方法
US20170034916A1 (en) Multi-chip module and method for manufacturing same
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2004515078A (ja) 半導体モジュールの製造方法並びにこの方法に従って製造されるモジュール
US6111309A (en) Semiconductor device
CN101026107A (zh) 晶圆级封装的凸块制造方法
CN104167369B (zh) 芯片封装结构的制作方法
KR101261483B1 (ko) 반도체 패키지 제조 방법
CN100394569C (zh) 防止封装元件溢胶的方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
JP2007073951A (ja) 部材の接合手段及び/又ははんだ付け手段の形成方法
JP4899962B2 (ja) 電子デバイスの接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant