CN101103530A

CN101103530A - 数模转换器

Info

Publication number: CN101103530A
Application number: CNA2006800019618A
Authority: CN
Inventors: 鹫尾一; 久保田靖; 前田和宏; P·泽贝迪
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-01-12
Filing date: 2006-01-11
Publication date: 2008-01-09
Anticipated expiration: 2026-01-11
Also published as: CN101103530B; US20090009374A1; WO2006075769A1; JP2008527763A; JP4593624B2; US7741985B2; GB2422258A; GB0500537D0

Abstract

一种用于转换输入n位数字码的数模转换器(10)，其中n是大于1的整数，具有一n位数字输入以及一用于连接至负载的输出，并且包括：一(n-1)个开关电容器的阵列；以及一开关装置。该开关装置在操作的零位调整阶段中适于将第一基准电压(V1)连接至该阵列的至少一个电容器(Ci)的第一板、并将该至少一个电容器的第二板连接至一电压(V2、V3)，该电压对于输入数字码的至少一个值而言是与第一基准电压(V1)不同的；并且在操作的解码阶段进一步地适于根据输入数字码的值来使电荷能被注入至少一个电容器(Ci)。该转换器可以是其输出直接连接至电容性负载的无缓冲转换器。

Description

数模转换器

技术领域

本发明涉及一种数模转换器，尤其涉及一种能直接驱动负载电容而不需要在转换器和负载之间提供缓冲放大器的数模转换器。这一类转换器被称为“无缓冲”转换器。这一类转换器可例如被用于驱动液晶显示器的矩阵列。这一类转换器的特别应用是在其中特别需要最小化功耗的便携式应用的小显示面板中。本发明还涉及一种包括这一类数模转换器的转换器装置，一种包括这一类数模转换器的显示驱动器，以及一种包括这一类驱动器的显示器。

背景技术

附图的图1示出用于将n位数字字(或n位数字“码”)转换成相应的模拟输出的已知类型的开关电容器数模转换器(DAC)。该DAC包括n个电容器C₁、...、C_n。该DAC还包括连接在单位增益缓冲器1的输入与地之间的端接电容器C_TERM。电容器C₁、...、C_n的第一电极被连接在一起、并被连接至端接电容器C_TERM的第一端子。各个电容器C₁、...、C_n的第二电极被连接至诸如2的相应开关，该开关根据数字字的相应位的状态或值将第二电极选择性地连接至第一或第二基准电压输入V₁或V₂。缓冲器1的输出驱动电容性负载C_LOAD，其形式例如为数据线或液晶显示设备的有源矩阵的列电极。

DAC具有受图1中未示出的定时信号控制的两个阶段的操作，即重置或“零位调整”阶段以及转换或“解码”阶段。在零位调整阶段，电容器C₁、...、C_n的第一和第二电极以及端接电容器C_TERM的第一电极由电子开关3连接在一起并被连接至第一基准电压输入V₁。因此电容器C₁、...、C_n被放电使得DAC中所存储的总电荷等于V₁C_TERM。

在解码阶段，根据数字输入字的第i位的值将各电容器C_i的第二电极连接至第一基准电压输入V₁或第二基准电压输入V₂。DAC中所存储的电荷由下式给出：

Q = \underset{i}{Σ} b_{i} C_{i} (V_{DAC} - V_{2}) + \underset{i}{Σ} (1 - b_{i}) C_{i} (V_{DAC} - V_{1}) + V_{DAC} C_{TERM} - - - (1)

其中b_i是输入数字字的第i位而V_DAC是电容器C₁、...、C_n和C_TERM的第一电极处的电压。因此，该输出电压由下式给出：

V_{DAC} = V_{OUT} = \frac{\underset{i}{Σ} b_{i} C_{i}}{\underset{i}{Σ} C_{i} + C_{TERM}} (V_{2} - V_{1}) + V_{1} - - - (2)

通常，C_i＝2^(i-1)C₁且C₁＝C_TERM。这导致与输入数字字线性相关的一组输出电压。

为了使负载电容与DAC隔离并防止负载电容受到转换处理的影响，设置了单位增益缓冲器1。然而，这类缓冲器是功耗的重要来源。如果略去缓冲器1，则负载电容的添加将增大端接电容，从而来自DAC的最大输出电压由下式给出：

V_{OUT (MAX)} = \frac{\underset{i}{Σ} C_{i}}{\underset{i}{Σ} C_{i} + C_{TERM} + C_{LOAD}} (V_{2} - V_{1}) + V_{1} - - - (3)

可以通过增大开关电容器的值来降低其影响。然而，这增大了DAC所占用的集成电路的功耗和面积。为了实现接近诸如向基准电压输入V₂提供的较高基准电压的电压，必须显著地增大电容。

另一种用于补偿此影响的技术是增大向输入V₂提供的较高基准电压。然而，这也增加了DAC的功耗并且可能还需要更复杂或更强大的电路来产生较高的基准电压。

在某些应用中，需要DAC产生作为输入数字字的非线性函数的输出电压。例如，图2示出在DAC被用作液晶显示器的驱动装置的一部分时所需的输出电压与输入数字码的传递函数，而附图的图3示出如何修改这一类传递函数以提供伽玛校正。

发明内容

本发明的第一方面提供一种用于转换输入n位数字码的数模转换器，其中n是大于1的整数，该数模转换器具有n位数字输入以及用于连接至负载的输出，并且包括：n-1个开关电容器的阵列；以及开关装置；其中开关装置在操作的零位调整阶段中适于将第一基准电压连接至该阵列的至少一个电容器的第一板并将该至少一个电容器的第二板连接至一电压，该电压对于输入数字码的至少一个值而言是与第一基准电压不同的，并且在操作的解码阶段中进一步地适于根据输入数字码的值来使电荷能被注入至少一个电容器。例如，开关装置可被设置成在零位调整阶段对于输入码的最高有效位和输入码的第i位的至少一个组合，将第i个电容器的第二板连接至不同于第一基准电压的电压。

通常，在解码阶段电荷将被注入至少一个电容器。然而，转换器可被配置成对于输入码的一个或多个值，第一基准电压是DAC的输出电压—在该情形中，当输入码具有这些值时，在解码阶段没有电荷将会被注入任一电容器。

该转换器还可包括：可连接至阵列的各个电容器的第一板的第一基准电压输入；以及可连接至阵列的各个电容器的第二板的第二和第三基准电压输入；并且开关装置在操作的零位调整阶段中可适于连接第一、第二和第三基准电压输入以接收第一、第二和第三基准电压中的相应之一，第二基准电压不同于第三基准电压，并适于将阵列的各个电容器的第二板连接至第二和第三基准电压输入中的相应之一。

转换器可包括多个开关，各个开关将阵列的关联电容器的第二板连接至第二基准电压输入或第三基准电压输入。

在操作的解码阶段，开关装置可适于将阵列的各个电容器的第一板与第一基准电压隔离，并将阵列的至少一个电容器的第二板连接至第二和第三基准电压输入中的另一个，该输入在零位调整阶段中被连接以使电荷能注入电容器。

开关装置可适于提供第一基准电压作为预定输入码的输出电压。该预定输入码是中间刻度(mid-scale)输入码。第一基准电压是中间刻度输出电压，因为与在解码期间用于降低输出电压相同的DAC电容器被用于在解码期间提高输出电压。然而，第一基准电压不需要是第二基准电压与第三基准电压的均值(且第一基准电压可以不在第二基准电压与第三基准电压之间)。

开关装置可适于：在零位调整阶段如果输入码取第一值则将至少一个电容器的第二板连接至第二基准电压输入，或者如果输入码取不同于第一值的第二值则连接至第三基准电压输入。例如，开关装置可被配置成在零位调整将第i个电容器的第二板连接至第二基准电压输入，以便于输入码的最高有效位与输入码的第i位的第一组合，或者连接至第三基准电压输入，以便于与输入码的最高有效位和输入码的第i位的第一组合不同的第二组合。

开关装置可被配置成第i个电容器的第二板在零位调整阶段被连接至第二和第三基准电压之一，以及在解码阶段如果输入码的第i位取与输入码的最高有效位相同的值则被连接至第二和第三基准电压中的另一个，以将电荷注入第i个电容器。

开关装置可被配置成第i个电容器的第二板在零位调整阶段被连接至第二和第三基准电压之一，以及在解码阶段如果输入码的第i位未取与输入码的最高有效位相同的值则被连接至第二和第三基准电压中的同一电压。

阵列的第i个电容器的电容C_i可由C_i＝a^(i-1)C₁给出。系数可以是a＝2。

阵列的电容器的电容的和可以等于负载电容。

第二和第三基准电压之一可以是转换器的最小输出电压而第二和第三基准电压中的另一个可以是转换器的最大输出电压。

第二和第三基准电压之一可以为零。

转换器可以是无缓冲转换器，且转换器的输出可被用于直接连接到电容性负载。

或者，转换器的输出可以是可经由缓冲放大器连接至负载的。在此情形中，负载不限于电容性负载，而可以是例如电阻性负载。

本发明的第二方面提供一种数模转换器装置，包括：第一方面的数模转换器；以及查表，用于将输入m位数字码转换成n位数字码并向数模转换器提供n位数字码。

本发明的第三方面提供一种显示驱动器，包括第一方面的转换器。

本发明的第四方面提供一种显示驱动器，包括第二方面的转换器装置。

本发明的第五方面提供一种显示器，包括第三或第四方面的驱动器。该显示器可包括液晶显示设备。

附图说明

将参照附图通过示例进一步说明本发明，在附图中：

图1是已知DAC的简化电路图；

图2是示出用于驱动典型液晶显示器所需的传递特性的DAC输出电压与输入数字码的曲线图；

图3类似于图2，但示出了伽马值为2.2的伽马校正的使用；

图4是另一已知DAC的简化电路图；

图5是类似于图2的曲线图，但示出图4的DAC的传递函数的旋转对称；

图6是又一已知DAC的电路图；

图7和8是类似于图2的曲线图，示出图6的DAC的典型传递函数；

图9是已知的双向DAC的电路块图；

图10是图9的DAC的一部分的简化电路图；

图11是示出图9的DAC的输出范围的图；

图12是根据本发明一实施例的DAC的电路块图；

图13是图12的DAC的一部分的电路块图；

图14是示出图12的DAC的输出范围的图；

图15是根据本发明的第二实施例的DAC的电路块图；

图16是图15的DAC的一部分的电路块图；

图17是根据本发明的又一实施例的DAC装置的电路块图；以及

图18是根据本发明的再一实施例的DAC装置的电路块图。

具体实施方式

图12是根据本发明第一实施例的数模转换器10的电路块图。图12的DAC用于将输入n位数字码转换成输出电压。在本实施例中，DAC是“无缓冲”DAC，且输出适于直接连接至图12中示为C_term的负载电容。本文使用的术语“无缓冲DAC”指其中不需要图1的具有单位增益的输出缓冲器1存在的DAC。

如果图12的DAC被包括在用于驱动显示设备的显示驱动器中，则负载电容可例如包括有源矩阵液晶设备的数据线。

图12的n位DAC包括n-1个电容器C₁、C₂、...C_n-1的阵列，各个电容器被连接至由两个定时信号Φ₁、Φ₂以及n位输入数字码b的第i位b_i和最高有效位b_n控制的相应开关11。

DAC的各个电容器C_i的一个板(为了与图12一致此板将被称为“上板”，但这一措词纯粹是为了方便而使用的、并不将DAC限定到任何特定倾向性的用途)被连接至第一基准电压输入12。第一基准电压输入12可以通过由第一定时信号Φ₁控制的开关13连接至第一基准电压源V₁。

DAC的各个电容器C_i的另一(“下”)板可由相应的一个开关11连接至第二基准电压输入14或第三基准电压输入15。第二和第三基准电压输入14、15可以在使用时分别连接至第二和第三基准电压V₂、V₃的源。第二基准电压V₂不同于第三基准电压V₃。

与电容器C_i的下板相关联的开关11由来自相应的逻辑电路L₁、L₂、...L_n-1的输出控制。每个逻辑电路L_i接收两个定时信号Φ₁、Φ₂以及n位输入数字码b的第i位b_i和最高有效位b_n作为输入。即，虽然DAC中电容器的阵列仅具有n-1个电容器C₁、C₂、...C_n-1，但DAC也具有n位输入，因为输入码的最高有效位b_n被输入至各个逻辑电路L_i。

图12的DAC在零位调整阶段、然后在解码阶段中操作。在零位调整阶段中，开关13由第一定时信号Φ₁关闭，使得DAC的各个电容器C_i的上板以及负载电容器C_term的上板被保持在第一基准电压V₁的电位。因为DAC电容器C_i和负载电容器C_term的上板被充电至第一基准电压V₁，所以DAC的输出电压V_DAC被充电至第一基准电压V₁。

在解码阶段中，开关13由第一定时信号Φ₁打开，使得第一基准电压输入12与第一基准电压源V₁隔离。输出电压V_DAC浮动至一个取决于输入码的电压。

在零位调整阶段和解码阶段期间，DAC 10的各个电容器C_i的下板的连接取决于输入数据码的相应位b_i，并且取决于输入数据码的最高有效位(MSB)b_n。各个电容器C_i下板的连接基本上存在两种可能性一或者(a)在解码阶段期间施加于电容器C_i的下板的电压与在零位调整阶段期间施加于电容器C_i的下板的电压不同，使得电荷在解码阶段期间被注入第i个电容器C_i的两端，或者(b)在解码阶段期间施加于电容器C_i的下板的电压与在零位调整阶段期间施加于电容器C_i的下板的电压相同，使得在解码阶段期间没有电荷被注入第i个电容器C_i的两端。

如果电荷被注入第i个电容器C_i的两端，则优选地根据输入数据码的最高有效位b_n来确定所注入电荷的符号。

在图12的可将第i个电容器C_i的下板或者连接至第二基准电压V₂或者第三基准电压V₃的实施例中，以上选项(a)可通过控制与第i个电容器C_i相关联的开关以在零位调整阶段将下板连接至第二基准电压V₂而在解码阶段连接至第三基准电压V₃来实现，或通过控制与第i个电容器C_i相关联的开关11以在零位调整阶段将下板连接至第三基准电压V₃而在解码阶段连接至第二基准电压V₂来实现。选项(b)可通过在零位调整和解码阶段两者期间将第i个电容器C_i的下板连接至第二基准电压V₂，或通过在零位调整和解码阶段两者期间将第i个电容器C_i的下板连接至第三基准电压V₃来实现。

在一个优选实施例中，图12的DAC的开关装置操作如下：

如果输入码的最高有效位(MSB)和第i位均为逻辑零(b_n＝0，b_i＝0)，则开关11在零位调整阶段将电容器C_i的下板连接至第三基准电压V₃，而在解码阶段将电容器C_i的下板连接至第二基准电压V₂。因此，施加于电容器C_i的下板的电压在零位调整阶段(V₃)和解码阶段(V₂)之间变化，使得电荷被注入电容器C_i的两端。所注入的电荷由Q_i＝(V₂-V₃)C_i给出。

如果输入码的MSB和第i位均为逻辑1(b_n＝1，b_i＝1)，则开关11在零位调整阶段将电容器C_i的下板连接至第二基准电压V₂，而在解码阶段将电容器C_i的下板连接至第三基准电压V₃。电荷再次被注入电容器Ci的两端。所注入的电荷由Q_i＝(V₃-V₂)C_i给出。

由此可见：b_n＝1，b_i＝1时注入第i个电容器两端的电荷的符号与b_n＝0，b_i＝0时注入第i个电容器两端的电荷的符号相反。

如果输入码的MSB具有与输入码的第i位不同的逻辑状态(b_n≠b_i)，则电容器C_i的下板的连接在零位调整阶段与解码阶段之间保持不变。因此没有电荷被注入电容器C_i的两端。如果在零位调整阶段期间下板被连接至第二基准电压源，则在解码阶段它保持与第二基准电压源连接，并且类似地，如果在零位调整阶段期间下板被连接至第三基准电压源，则在解码阶段它保持与第三基准电压源连接。(下板与第二基准电压V₂连接还是与第三基准电压V₃连接是设计选择的问题，并且将根据逻辑电路L_i和开关11的特定形式决定)。

在以下说明中，为了说明的目的将假定第二基准电压V₂小于第三基准电压V₃。

如上所述，在零位调整阶段结束时，DAC输出电压被充电至V₁。在解码阶段，电容器C_i的上板和负载电容器C_term从第一基准电压源断开，且电荷被注入至少某些DAC电容器的两端(除非输入码为100...00或011...11，则无电荷注入，因为对于i≠n的所有值b_n≠b_i)。作为电荷注入的结果，DAC输出电压浮动至一个根据输入数字码决定的电压，如下：

V_{DAC} = V_{1} - \frac{Σ_{i}^{n - 1} (1 - b_{i}) C_{i}}{Σ_{i}^{n - 1} C_{i} + C_{TERM}} (V_{3} - V_{2}) - - - (5)

b_n＝1：

V_{DAC} = V_{1} - \frac{Σ_{i}^{n - 1} b_{i} C_{i}}{Σ_{i}^{n - 1} C_{i} + C_{TERM}} (V_{3} - V_{2}) - - - (6)

图14示出图12的DAC的输出特性曲线。011...111和100...00的输入码各自产生输出电压V₁，因为在解码阶段对于这些输入码中的任一个都无电荷注入。当输入码增加到100...00以上时，DAC输出电压从V₁增加至最大输出电压V_H。类似地，当输入码从011...111减小时，DAC输出电压从V₁减小至最小输出电压V_L。如果DAC电容的和等于负载电容(即，如果∑C_i＝C_TERM)，则最大和最小电压由V_H＝V₁+1/2(V₃-V₂)给出，且最小输出电压由V_L＝V₁-1/2(V₃-V₂)给出。

图14的输出特性曲线又包含两“臂”。然而，该两臂始于输出电压的中间电平，并从中间电平电压离开。这与图11的特性曲线的两臂会聚于一公共点的现有技术输出特性曲线相反。

结果，本发明的输出特性曲线在负载电容未与DAC的内部电容正确匹配的情况下两臂会合的那一点处不遭受失配。由于DAC的负载电容与内部电容之间的失配而出现的输出特性曲线中的任何误差将出现在臂的两端，即输出电压接近最小输出电压V_L或输出电压接近最大输出电压V_H。在DAC正在驱动显示器的像素的情形中，这意味着输出特性曲线中的误差将影响近黑和近白色调一并且，如上所述，人的眼睛对灰度的黑或白端处的误差较不敏感。图14的输出特性曲线确保在特性曲线的中点会合的两臂的良好匹配，从而当本发明的DAC用于驱动显示器中的像素时中间灰度色调将被正确地再现，从而改善显示质量。

因此降低了内部DAC电容与负载电容之间所需的匹配的准确性。

另一个示例是DAC不必支配负载电容。这意味着由DAC占用的面积以及由DAC消耗的功率都可以被减少。同时，DAC的操作速度增大。相反，在图1的现有技术DAC中，最低的DAC电容器通常具有与负载电容相等的电容，且较高的DAC电容器具有比负载电容高得多的电容。这使得现有技术DAC的面积难以减小。

本发明的DAC还共享图9的DAC的许多优点。可使用本发明的DAC而不用输出缓冲放大器。这允许本发明的DAC具有低功耗，因为缓冲放大器是图1的DAC中的功耗的主要来源。

本发明的DAC可以被设置成具有线性输出或非线性输出。如以上结合图1的现有技术DAC所述，具有线性输出的DAC可用于通过使用较高分辨率的DAC以及查找表来模拟任何期望输出。

如从以上的等式(5)和(6)可以看出，本发明DAC的输出电压范围由下式给出

在一个简单的实现中，∑C_i＝C_load而V₂和V₃则对应于最小和最大输出电压—从而，可通过V₂和V₃的适当选择来获得任何期望的最小和最大输出电压。在此实现中，第二和第三基准电压V₂和V₃将尽可能简单地产生，且与图4的现有技术无缓冲转换器中产生基准电压所需的功率相比，产生第二和第三基准电压V₂、V₃时所消耗的功率减少了。

在此实现中，基准电压V₂、V₃还可用于给出一个简单的三输出DAC，例如，用于其中DAC被禁用的低功率模式中。

在一个替换实现中，可使V₃和V₂之间的绝对差|V3-V2|大于所需的输出电压范围。如由等式(7)所示，这使得将∑C_i减小到C_load以下成为可能，并且这使得DAC尺寸的进一步减小成为可能。

在一个优选实施例中，第二和第三基准电压V₂、V₃之一可被设置为零，并且这进一步简化了基准电压的产生。

与图9的DAC一样，本发明DAC的内部电容可在设计和制造过程期间被“调节”成适合DAC的预期特定用途。DAC还可在制造后被“重新调节”成允许它以各种负载电容操作，例如，以在共同待审查的英国专利申请No.0423397.9中所述的方式(虽然这会将一个或多个DAC的输出与基准电压相比，而不是如在UK专利申请No.0423397.9中所述地将一个DAC的输出与另一个DAC的输出相比)。

图14示出对于其中第二和第三基准电压V₂、V₃被设置为所需输出电压范围的上限和下限的情形的图12的DAC的输出电压特性曲线。即，第二基准电压V₂＝V_L，而第三基准电压V₃＝V_H，其中V_L和V_H是电压特性曲线的所需的上限和下限电压。在此情形中，如上所述，DAC电容被设置成使得∑C_i＝C_load。

在一个优选实施例中，DAC电容器可以被加权，使得C_i＝a^(i-1)C₁。在一个特定的优选实施例中a＝2，从而DAC电容器被二进制加权。在此情形中，如图14中所示，DAC的输出电压特性曲线是线性的。

图13示出图12的DAC的逻辑电路L_i的一个可能实现。在逻辑电路L_i的这一实施例中，输入数据码的最高有效位b_n和输入数据码的第i位b_i被输入到与门16。MSB b_n和第i位b_i还通过反相器17、17’输入到第二与门18。两个与门的输出经由相应的开关19、20传递到逻辑电路L_i的输出21。

选择第二与门18的输出的开关20由第一定时信号Φ₁控制。该信号在零位调整阶段取逻辑1值，并且在解码阶段取逻辑0值，从而开关20在零位调整阶段闭合而在解码阶段断开。选择第一与门16的输出的开关19由第二定时信号Φ₂控制，该信号在零位调整阶段取逻辑0值，并且在解码阶段取逻辑1值。因此，在零位调整阶段选择来自第二与门18的输出，而在解码阶段选择来自第一与门16的输出。

来自逻辑电路L_in的输出控制将电容器C_i的下板或者连接至第二基准电压V₂、或者连接至第三基准电压V₃的开关11。在图13中，在零位调整阶段开关11根据(！b_i·！b_n)的值控制，而在解码阶段开关11根据(b_i·b_n)的值控制。因此，如果b_i＝b_n，则图13的逻辑电路L_i有效地在零位调整阶段将电容器C_i的下板连接至第二和第三基准电压V₂、V₃之一而在解码阶段将其连接至第二和第三基准电压V₂、V₃中的另一个。如果b_i≠b_n，则各个与门16、18将一直给出逻辑0输出，从而在零位调整阶段和解码阶段，电容器C_i的下板都将被连接至第二和第三基准电压V₂、V₃中的同一个，使得没有电荷被注入电容器C_i的两端。

在图12的实施例中，假定开关11在逻辑电路L_i输出逻辑值0时将电容器C_i的下板连接至第二基准电压V₂，而在逻辑电路L_i输出逻辑值1时将电容器C_i的下板连接至第三基准电压V₃。

图15示出根据本发明的第二实施例的DAC 22。图15的DAC 22一般对应于图12的DAC 10，并且将不重复两个实施例共同特征的说明。图15的DAC22与图12的DAC 10的不同之处实质上在于逻辑电路L_i的形式。如图15中所示，图15的逻辑电路L_i仅由定时信号之一来控制。

图16中示出图15的DAC 22的逻辑电路L_i。如图16中所示，逻辑电路L_i的输入是输入数据码的MSB(b_n)、输入数据码的第i位(b_i)以及第二定时信号Φ₂(它在零位调整阶段为逻辑0而在解码阶段为逻辑1)。输入数据码的MSB、输入数据码的第i位以及第二定时信号Φ₂被输入到第一与门23，并且还经由反相器24输入到第二与门25。第一和第二与门23、25的输出被输入到OR门26。开关11受来自或门26的输出控制。

可见：如果输入数据码具有b_n＝b_i＝1，则在零位调整阶段逻辑电路L_i将产生逻辑0的输出，因为逻辑电路L_i的输入位将为(1，1，0)使得两个与门都将给出逻辑0的输出。然而，在解码阶段定时信号Φ₂将具有逻辑1的值，从而逻辑电路L_i的输入位将为(1，1，1)，且第一与门23将提供逻辑1的输出。因此，在解码阶段逻辑电路L_i将产生逻辑1的输出。

相反，如果输入数据码具有b_n＝b_i＝0，则在零位调整阶段第二与门25将产生逻辑1的输出，而在解码阶段两个与门23、25均将产生逻辑0的输出。因此，逻辑电路L_i将在零位调整阶段产生逻辑1的输出而在解码阶段产生逻辑0的输出。因此，在b_n＝b_i＝1和b_n＝b_i＝0两种情形中，开关11均在零位调整阶段将电容器C_i连接至第二和第三电压源之一、并在解码阶段将其连接至第二和第三基准电压V₂、V₃中的另一个。 (在图15和16的实施例中，开关11被控制成在来自或门26的输出为逻辑零时将电容器C_i的下板连接至第二基准电压V₂、而在或门26的输出为逻辑1时将电容器C_i的下板连接至第三基准电压V₃。)

对于b_i≠b_n的输入数据码的任一位，逻辑电路L_i将在零位调整和解码阶段均输出逻辑0。因此，没有电荷被注入电容器C_i的两端。

更正式地，图16的逻辑电路L_i的输出由(b_i·b_n·Φ₂)+(！b_i·！b_n·！Φ₂)给出。在图15的实施例中，开关11在(b_i·b_n·Φ₂)+(！b_i·！b_n·！Φ₂)＝0时将第i个电容器的下板连接至第二基准电压V₂，而在逻辑电路L_i的输出为逻辑1时将第i个电容器的下板连接至第三基准电压V₃。

本发明DAC的逻辑电路L_i不限于图13和16中所示的两个示例。基本上，可使用满足下列要求的任何逻辑电路：

如果b_i＝b_n＝1：在零位调整阶段中输出逻辑0(或逻辑1)而在解码阶段中输出逻辑1(或逻辑0)；

如果b_i＝b_n＝0：在零位调整阶段中输出逻辑1(或逻辑0)而在解码阶段中输出逻辑0(或逻辑1)；以及

如果b_i≠b_n，在零位调整阶段和解码阶段均输出相同逻辑值。

如上所述，图12或15的实施例中的第二和第三基准电压V₂、V₃不需要是DAC的所需输出电压范围的上限和下限(即，V_L和V_H)。作为示例，第二和第三基准电压V₂、V₃之一可被设置为接地电压(0)，从而简化了提供基准电压所需的电路。

作为又一替换，第二和第三基准电压V₂、V₃可被设置成或者相差更大或更接近，使得|V₃-V₂|可以大于或小于V_H-V_L。然后，根据等式(3)，通过相应地选择DAC电容的和(∑C_i)来获得所需的电压输出范围。例如，如果第二和第三基准电压V₂、V₃被设置成相差更大，则可以减小DAC电容的和，从而减小DAC所需的面积。或者，如果第二和第三基准电压V₂、V₃被设置成更接近，则DAC的功耗将降低(为了提供指定的输出电压范围，必须增大DAC电容的和，电容器中所存储的功率与CV²成正比，但在DAC中电容C与V^-1成正比)。

如上所述，DAC的电容C_i可被二进制加权，或根据C_i＝a^(i-1)C₁来加权。然而，本发明不限于此，且DAC电容器可具有任一合适的加权。例如，DAC电容器可以各个DAC电容器的电容彼此不成一致倍数的方式，或以所有DAC电容器具有相同的电容(称为“温度计编码”)的方式加权。

图17示出结合有本发明的双向DAC的DAC装置27。DAC装置27包括具有一个m位输入和一个n位输出的查找表28；来自查找表28的输出被输入到本发明的n位双向DAC 29。图17的DAC 29可以是例如图12的DAC 10或图15的DAC 22。查找表28将m位数字输入码映射至输入到n位DAC 29的n位码。图17的DAC装置27可用三种方式之一来实现：

m＜n。这将允许从要使用的DAC 29的可能输出电压的范围中进行选择。这通常会被用于从线性DAC获得非线性输出电压特性曲线。

m＝n。在此情形中，查找表将重新排序和/或组合某些输入码。

m＞n。在此情形中，查找表的使用将允许在较高分辨率系统(虽然具有分辨率损耗)中使用低分辨率DAC。

以上已基于第一、第二和第三基准电压全部相互不同的假设，即基于V₁≠V₂，V₂≠V₃且V₁≠V₃的假设对本发明进行了说明。然而，这不是必需的，第一基准电压V₁等于第二和第三基准电压V₂、V₃之一是有可能的。使第一基准电压V₁等于第二和第三基准电压V₂、V₃之一简化了基准电压的生成，因为只必须生成两个非零基准电压。另外，使第一基准电压V₁以及第二或第三基准电压V₂、V₃之一等于0(接地)进一步简化了基准电压的生成，因为只需要生成一个非零基准电压。

输出可以是正或者是负的电压所需的DAC可使第一基准电压V₁以及第二或第三基准电压V₂、V₃之一被设置为0(接地)。作为示例，考虑以上对于图12的DAC的操作所述的优先实施例，其中第一和第二基准电压V₁、V₂被设置为0，V₁＝V₂＝0而第三基准电压V₃被设置为正电压。在此情形中，如果输入码的MSB b_n和第i位b_i都等于逻辑1(b_n＝b_i＝1)，则在零位调整阶段第i个电容器的上板和下板将均被连接至零电位，因为第一基准电压V₁(施加于上板)和第二基准电压V₂(施加于下板)均为0，从而会向第i个电容器的两个板施加相同的电压。然而，如果输入码的MSB b_n和第i位b_i都等于逻辑0(b_n＝b_i＝0)，则在零位调整阶段第i个电容器的上板将被连接至零电位而第i个电容器的下板将被连接至第三基准电压V₃一因此在零位调整阶段第i个电容器的两个板将被连接至不同的电压。第i个电容器的下板的电位变化将如前所述，并且输出电压将由等式(5)和(6)给出，但V₁＝V₂＝0。

图12至17的各个实施例涉及一种数模转换器，它包括其输出直接连接至电容性负载的无缓冲开关电容器数模转换器。然而，本发明不限于此，并且原则上可应用于其中输出经由缓冲放大器连接至负载的数模转换器；在这一类实施例中，负载不限于电容性负载，且负载可以是例如电阻性负载。

图18是根据本发明的又一实施例的数模转换器10’的电路块图。图18的DAC 10’用于将所输入的n位数字码转换成输出电压。数模转换器10’的输出30被连接至单位增益缓冲放大器1的输入。端接电容器C_TERM被连接在缓冲器1的输入与地面之间。缓冲器1的输出驱动一负载。在图18中，负载被示为具有电容组件C_LOAD和电阻组件R_LOAD的混合电容性和电阻性负载。然而，该负载还可以是纯电阻性负载或纯电容性负载。

图18的DAC 10’对应于图12的DAC 10，并且将不重复其说明。

本发明的其它数模转换器也可用于以图18中所示的方式经由缓冲器来驱动负载。

工业实用性

本发明的转换器或转换器装置可被结合在用于驱动显示设备的显示驱动器中，例如结合在用于驱动有源矩阵液晶设备的数据线的显示驱动器中。

Claims

1.一种用于转换输入n位数字码的数模转换器，其中n是大于1的整数，所述数模转换器具有一n位数字输入以及一用于连接至负载的输出，并且包括：一(n-1)个开关电容器的阵列；以及一开关装置；

其中所述开关装置在操作的零位调整阶段中适于将第一基准电压连接至所述阵列的至少一个电容器的第一板、并将所述至少一个电容器的第二板连接至一电压，所述电压对于所述输入数字码的至少一个值而言是与所述第一基准电压不同的；并且在操作的解码阶段进一步地适于根据所述输入数字码的值来使电荷能被注入所述至少一个电容器。

2.如权利要求1所述的转换器，其特征在于，还包括：可连接至所述阵列的各个电容器的第一板的第一基准电压输入；以及可连接至所述阵列的各个电容器的第二板的第二和第三基准电压输入；

其中所述开关装置在所述操作的零位调整阶段适于连接所述第一、第二以及第三基准电压输入，以接收所述第一、第二和第三基准电压中的相应之一，所述第二基准电压不同于所述第三基准电压，并适于将所述阵列的各个电容器的第二板连接至所述第二和第三基准电压输入中的相应之一。

3.如权利要求2所述的转换器，其特征在于，包括多个开关，每个开关将所述阵列的关联电容器的第二板连接至所述第二基准电压输入或所述第三基准电压输入。

4.如权利要求2或3所述的转换器，其特征在于，在所述操作的解码阶段，所述开关装置适于使所述阵列的各个电容器的第一板与所述第一基准电压隔离，并将所述阵列的至少一个电容器的第二板连接至所述第二和第三基准电压输入中的另一个，所述输入在所述零位调整阶段中被连接以使电荷能注入所述电容器。

5.如权利要求1、2或3所述的转换器，其特征在于，所述开关装置适于提供所述第一基准电压作为预定输入码的输出电压。

6.如权利要求5所述的转换器，其特征在于，所述预定输入码是中间刻度输入码。

7.如权利要求1、2或3所述的转换器，其特征在于，所述开关装置适于在所述零位调整阶段在输入码取第一值时将至少一个电容器的第二板连接至所述第二基准电压输入、或在输入码取不同于第一值的第二值时将至少一个电容器的第二板连接至所述第三基准电压输入。

8.如权利要求7所述的转换器，其特征在于，所述开关装置可被设置成：如果所述输入码的第i位取与所述输入码的最高有效位相同的值，则在所述零位调整阶段中将所述第i个电容器的第二板连接至所述第二和第三基准电压之一、而在所述解码阶段连接至所述第二和第三基准电压中的另一个，由此将电荷注入所述第i个电容器。

9.如权利要求7所述的转换器，其特征在于，所述开关装置被设置成：如果所述输入码的第i位不取与所述输入码的最高有效位相同的值，则在零位调整期间将所述第i个电容器的第二板连接至所述第二和第三基准电压之一、并且在所述解码阶段将其连接至所述第二和第三基准电压中的同一电压。

10.如权利要求1、2或3所述的转换器，其特征在于，所述阵列的第i个电容器的电容C_i由下式给出

C_i＝a^(i-1)C₁。

11.如权利要求10所述的转换器，其特征在于，a＝2。

12.如权利要求2或3所述的转换器，其特征在于，所述阵列的多个电容器的电容之和等于所述负载电容。

13.如权利要求12所述的转换器，其特征在于，所述第二和第三基准电压之一是所述转换器的最小输出电压，而所述第二和第三基准电压中的另一个是所述转换器的最大输出电压。

14.如权利要求1、2或3所述的转换器，其特征在于，所述第二和第三基准电压之一为0。

15.如权利要求1、2或3所述的转换器，其特征在于，所述转换器是无缓冲转换器，所述转换器的输出被用于直接连接到电容性负载。

16.如权利要求1、2或3所述的转换器，其特征在于，所述转换器输出经由缓冲放大器连接至负载。

17.一种数模转换器装置，包括：如权利要求1、2或3中的任一项中定义的数模转换器；以及查找表，用于将输入m位数字码转换成n位数字码、并向所述数模转换器提供所述n位数字码。

18.一种显示驱动器，包括用于转换输入n位数字码的数模转换器，其中n为大于1的整数，所述数模转换器具有一n位数字输入以及一用于连接至负载的输出，并且包括一(n-1)个开关电容器的阵列；以及一个开关装置；

且其中所述开关装置在操作的零位调整阶段中适于将第一基准电压连接至所述阵列的至少一个电容器的第一板、并将所述至少一个电容器的第二板连接至一电压，所述电压对于所述输入数字码的至少一个值而言是与所述第一基准电压不同的；并且在操作的解码阶段进一步地适于根据所述输入数字码的值来使电荷能被注入所述至少一个电容器。

19.如权利要求18所述的显示驱动器，其特征在于，所述转换器还包括可连接至所述阵列的各个电容器的第一板的第一基准电压输入；以及可连接至所述阵列的各个电容器的第二板的第二和第三基准电压输入；

其中所述开关装置可适于在所述操作的零位调整阶段连接所述第一、第二以及第三基准电压输入，以接收所述第一、第二和第三基准电压中的相应之一，所述第二基准电压不同于所述第三基准电压，并适于将所述阵列的各个电容器的第二板连接至所述第二和第三基准电压输入中的相应之一。

20.如权利要求19所述的显示驱动器，其特征在于，所述转换器还包括多个开关，各个开关将所述阵列的关联电容器的第二板连接至所述第二基准电压输入或所述第三基准电压输入。

21.如权利要求19或20所述的显示驱动器，其特征在于，在所述操作的解码阶段，所述开关装置适于使所述阵列的各个电容器的第一板与所述第一基准电压隔离、并将所述阵列的至少一个电容器的第二板连接至所述第二和第三基准电压输入中的另一个，所述输入在所述零位调整阶段中被连接以使电荷能注入所述电容器。

22.如权利要求18、19或20所述的显示驱动器，其特征在于，所述开关装置适于提供所述第一基准电压作为预定输入码的输出电压。

23.如权利要求22所述的显示驱动器，其特征在于，所述预定输入码是中间刻度输入码。

24.如权利要求18、19或20所述的显示驱动器，其特征在于，所述开关装置适于在所述零位调整阶段在输入码取第一值时将至少一个电容器的第二板连接至所述第二基准电压输入、或在输入码取不同于第一值的第二值时将至少一个电容器的第二板连接至所述第三基准电压输入。

25.如权利要求24所述的显示驱动器，其特征在于，所述开关装置可被设置成：如果所述输入码的第i位取与所述输入码的最高有效位相同的值，则在所述零位调整阶段中将所述第i个电容器的第二板连接至所述第二和第三基准电压之一，而在所述解码阶段连接至所述第二和第三基准电压中的另一个，由此将电荷注入所述第i个电容器。

26.如权利要求24所述的显示驱动器，其特征在于，所述开关装置被设置成：如果所述输入码的第i位不取与所述输入码的最高有效位相同的值，则在零位调整阶段将所述第i个电容器的第二板连接至所述第二和第三基准电压之一、并且在所述解码阶段将其连接至所述第二和第三基准电压中的同一电压。

27.如权利要求18、19或20所述的显示驱动器，其特征在于，所述阵列的第i个电容器的电容C_i由下式给出

C_i＝a^(i-1)C₁。

28.如权利要求27所述的显示驱动器，其特征在于，a＝2。

29.如权利要求19或20所述的显示驱动器，其特征在于，所述阵列的多个电容器的电容之和等于所述负载电容。

30.如权利要求29所述的显示驱动器，其特征在于，所述第二和第三基准电压之一是所述转换器的最小输出电压，而所述第二和第三基准电压中的另一个是所述转换器的最大输出电压。

31.如权利要求18、19或20所述的显示驱动器，其特征在于，所述第二和第三基准电压之一为0。

32.如权利要求18、19或20所述的显示驱动器，其特征在于，所述转换器是无缓冲转换器，所述转换器的输出被用于直接连接到电容性负载。

33.如权利要求18、19或20所述的显示驱动器，其特征在于，所述转换器输出经由缓冲放大器连接至负载。

34.一种包括如权利要求17所述的转换器装置的显示驱动器。

35.一种包括如权利要求18或34所述的驱动器的显示器。

36.一种如权利要求35所述并且包括液晶设备的显示器。