CN101102082A - 电位移转电路与方法 - Google Patents

Abstract

本发明提出一种电位移转电路与方法，其包含：一个电位移转结构，用以接受第一工作电压的输入，转换成第二工作电压而在其输出端予以输出；以及一条电流路径，用以接受第二工作电压，而对上述电位移转结构的输出端供应电流，以加快输出端的位准变换。电路中最好尚包含有一个功率耗损控制电路，当电位移转结构的输出端达成电压位准变换时，该功率耗损控制电路停止电路中多余的耗电。根据模拟实验，在5V至23V的电位移转场合，使用本发明电路，可以使输出位准的变换速度加快约30倍。

Description

电位移转电路与方法

技术领域

本发明有关一种电位移转电路(Level Shift Circuit)，特别是指一种能加速输出电位移转的电位移转电路，以及相关联的方法。

背景技术

电位移转电路为功率控制电路芯片(Power Control Circuit Chip)中所经常使用到的电路，其目的在于提供直流电压转换，包括由低压转换至高压(例如由5V转换成12V、23V等等)、或由高压转换至低压(例如由12V转换成5V、3V等等)。先前技术中之电位移转电路10，其基本结构大致如图1A所示，其中包括两个PMOS晶体管M1、M2与两个NMOS晶体管M3、M4。假设电路的目的是要将5V的输入转换成23V，则电路中的输入IN可以使用5V的工作电压(第一工作电压)，而VP2的电压可以是23V(第二工作电压)。

请同时参考图1A与图1B，此电路的工作方式如下。假设在时间T0时，电路的初始状态为：输入IN在第一工作电压的低位准(例如0V)，反相输入INB在第一工作电压的高位准(例如5V)。由于反相输入INB在高位准，因此NMOS晶体管M4导通，节点B透过NMOS晶体管M4接地，故位于0V的低位准；因节点B的电压卽等于输出OUT的电压，故输出OUT亦在0V(第二工作电压的低位准)。且因为节点B在低位准，故PMOS晶体管M1导通，电压VP2透过PMOS晶体管M1到达节点A，故节点A处于等同于VP2的高位准(第二工作电压的高位准，例如23V)。而由于节点A处于高位准，故PMOS晶体管M2关闭，VP2的电压不会影响输出OUT的电压。

当此电路需要产生高压输出时，如图1B时间T1时所示，输入IN由低位准改变成高位准，此时由于NMOS晶体管M3导通，因此节点A透过NMOS晶体管M3接地，但在转换瞬时(transition state)之际，PMOS晶体管M1也仍处于导通状态，故VP2的电压仍然影响节点A，使该处的电压并不是立刻到达低位准，而是从高位准缓慢下降；PMOS晶体管M2受节点A控制，故也随之逐渐导通，直到时间T2时，PMOS晶体管M2完全导通，于是电压VP2才能完全透过PMOS晶体管M2到达节点B，使输出电压OUT拉高至等同于VP2的高位准，且同时，因节点B的电压到达高位准，故PMOS晶体管M1也才完全关闭，使节点A稳定在0V的低位准。

由上述说明及图1B可知，在此种已知的电路结构中，自输入IN的电压改变成为高位准(时间T1)，至输出电压OUT拉高至等同于VP2的高位准(时间T2)，其间有一段时间上的延迟，且若第一与第二工作电压之间阶差较大，则此段时间延迟可能会相当长，而难令电路设计者满意。

有鉴于此，本发明即针对上述先前技术之不足，提出一种较佳之电位移转电路，其中藉由适切的电路设计，加快PMOS晶体管M1、M2的切换时间，以大幅提高电路输出的变换速度。

发明内容

本发明之第一目的在于提供一种电位移转电路，其中藉由从第二工作电压来对输出端提供电流，而加速输出电压的转换。

本发明之第二目的在于提供一种电位移转电路，其中在输出电压完成转换之后，即停止电路中多余的耗电，以减低功率耗损。

本发明之第三目的在于提供一种加快电位移转电路中输出位准变换的方法，该方法与上述电位移转电路对应。

为达上述之目的，在本发明的其中一个实施例中，提供了一种电位移转电路，其包含：一个电位移转结构，用以接受第一工作电压的输入，转换成第二工作电压而在其输出端予以输出；以及一条电流路径，用以接受第二工作电压，而对上述电位移转结构的输出端供应电流，以加快输出端的位准变换。

在前述第一个实施例中，尚可进一步包含一条控制路径，以控制该电流路径上的供电。其控制方法例如可透过电流镜来达成。

此外，根据本发明的另一个实施例，电路中最好尚包含有一个功率耗损控制电路，当电位移转结构的输出端达成电压位准变换时，该功率耗损控制电路停止电路中多余的耗电。

上述实施例中所述之功率耗损控制电路例如可以用充放电电路来达成。

为达上述之目的，本发明提供的方法具有以下技术特征：

一种加快电位移转电路中输出位准变换的方法，包括：

提供第一工作电压源与第二工作电压源；

提供一个电位移转结构，此结构接受第一工作电压的输入，转换成第二工作电压而在其输出端予以输出；以及

从第二工作电压源，对前述电位移转结构的输出端供应电流。

通过上述技术特征，本发明所提供的电位移转电路及方法，根据发明人的模拟实验，在5V至23V的电位移转场合，使用上述的电路，可以使输出位准的变换速度加快约30倍。

以下藉由具体实施例详加说明，当更容易了解本发明之目的、技术内容、特点及其所达成之功效。

附图说明

图式说明：

图1A为先前技术之电位移转电路的电路图。

图1B为先前技术之电位移转电路，其输入输出发生变换时的对应时相图。

图2为根据本发明第一实施例之电位移转电路的电路图。

图3为本发明另一实施例的电路图。

图4为本发明又一实施例的电路图。

图5为本发明再一实施例的电路图。

图6为本发明又另一实施例的电路图。

图7为本发明再一实施例的电路图。

图8为本发明又一实施例的电路图。

图9为本发明再一实施例的电路图。

图10为本发明又另一实施例的电路图。

图11为本发明再一实施例的电路图。

图中符号说明：

10电位移转电路

20电位移转结构

30功率耗损控制电路

100，200，300，400路径

A，B节点

C1，C2，C3电容器

I1，I2，I3，I4电流源

IN输入

INB反相输入

M1，M2，M3，M4晶体管

M11，M12，M13，M14，M15，M16，M17，M18，M19，M20，M21，M22，M23，M24晶体管

N1，N2，N3，N4节点

OUT输出

OUTB反相输出

R1，R2，R3，R4电阻器

VP1第一工作电压

VP2第二工作电压

具体实施方式

在以下所有实施例中，为便利说明起见，假设第一工作电压VP1为5V，而第二工作电压VP2为23V；但当然，本发明并不局限于此，而可适用于任何电压之间的转换。

请参考图2，其中以电路图的方式显示本发明的第一个实施例。如图所示，在本实施例的电位移转电路中，除了基本的一对PMOS晶体管M11、M12和一对NMOS晶体管M13、M14外(以上构成基本的电位移转结构20)，另外包括有一个由第二工作电压VP2来提高节点B电压的路径100(VP2-M19-节点B)。其具体意义，透过以下对组件作动方式的说明，当更易了解。

详言之，在图2中，当输入IN的状态由低位准改变成高位准时，除了令晶体管M13导通、晶体管M14关闭之外，同时也使晶体管M15导通，故路径200上产生大电流；此电流透过晶体管M17、M19所构成的电流镜(current mirror)，在路径100上也成比例地产生对应的大电流，流入节点B。由于节点B有大量电流流入，因此输出OUT的电压迅速上升，且PMOS晶体管M11加速关闭，使节点A的电压迅速下降至稳定的0V低位准，而PMOS晶体管M12也随之完全导通，使输出OUT和节点B处于稳定的高位准状态。

在以上电路中，当输入IN的状态由高位准改变成低位准时，其组件作动方式也相似；此时反相输入INB的状态由低位准改变成高位准，使晶体管M16导通，故路径400上产生大电流；此电流透过晶体管M18、M20所构成的电流镜，在路径300上也成比例地产生对应的大电流，流入节点A。由于节点A有大量电流流入，因此PMOS晶体管M12加速关闭，使输出OUT的电压迅速下降至稳定的0V低位准。

根据本案发明人的模拟实验，在5V至23V的电位移转场合，使用上述的电路，可以使输出位准的变换速度加快约30倍。

在图2所示的电路中，于输出OUT处于高位准时，路径200上仍不断有电流流动(或是于输出OUT处于低位准时，路径400上仍不断有电流流动)，如此将造成较多的功率耗损，故上述电路还可再予改进。

请见图3，此为本发明的第二个实施例，此实施例与前述实施例的不同处在于，晶体管M15的下方设置了一个功率耗损控制电路30。在本实施例中，此电路30是一个充放电电路，透过储存电荷的方式，构成一个自动关闭晶体管M15的机制。详言之，当输入IN的状态为高位准时，晶体管M15导通，在路径200上产生大电流；但此电流并不直接透过接地流失，而是会对电容器C1充电。随着电容器C1不断累积电荷，节点N1的电压也不断拉高，晶体管M15的栅极对源极电压VGS开始下降，直到节点N1的电压到达高位准后，晶体管M15便自动关闭而不再有电流流通。此时虽然输入IN的状态仍然处于高位准，但由于晶体管M15不导通，因此路径200上便不再产生任何电流，且相对应地，路径100上也不再产生任何电流。换言之，在此一实施例的电路中，仅在输出电压变换位准时，路径100与200上才会产生电流，而当输出电压到达稳定状态时，电路便不会消耗额外的功率。

当输入IN的状态由高位准改变成低位准时，反相输入INB相对应地由低位准改变成高位准，此时晶体管M15关闭但NMOS晶体管M21导通，故电容器C1透过导通的晶体管M21而放电。此机制的目的是在下一循环之前、亦卽输入IN的状态由低位准再次改变成高位准之前，使节点N1恢复到低位准，避免因VGS为0而使晶体管M15停留在关闭状态。

上述电路中，电容器C1的电容值，可以根据路径100对节点B所需供应的电流量，以及路径200上的寄生电容，来适切决定。不过，此一电容值的选择，对本发明而言并非关键，因所选定的电容值即使并非最佳，也不影响对节点B电压上升的加速效应。

类似地，图中电路右下方的电容器C2和晶体管M22提供相类似的充放电作用，在反相输入INB从低位准改变成高位准时，藉由电容器C2充电而使晶体管M16的V_GS下降，直至晶体管M16关闭，以在输出稳定后停止路径400与300上的电流流动；而当反相输入INB由高位准改变成低位准时，晶体管M16关闭但NMOS晶体管M22导通，电容器C2透过导通的晶体管M22而放电，以在反相输入INB的状态由低位准再次改变成高位准之前，使节点N2恢复到低位准。

当然，上述图3电路中，如将NMOS晶体管M21、M22用PMOS晶体管来取代，亦可达成同样目的，如图4中的PMOS晶体管M23、M24所示。此时PMOS晶体管M23、M24的栅极，自也当分别改由输入IN和反相输入INB来控制。

又，上述图3、图4的电路，也可改设计成如图5所示，其中以电阻器R1、R2来取代NMOS晶体管开关M21、M22或PMOS晶体管开关M23、M24。在此电路中，当晶体管M15导通时，由于电阻器R1的阻值相对够大，因此大部分电流仍会对电容器C1充电；而当晶体管M15关闭时，电容器C1透过电阻器R1放电。电路右方的电容器C2和电阻器R2，其工作方式也相似。所以，本实施例的电路，也可以达成与图3、图4电路相似的效果。

此外，图5所示的电路，又可改变成如图6所示，以固定电流源I1、I2来取代电阻器R1、R2。此等固定电流源I1、I2的电流量，应设计使其较小，以让大部分电流经过电容器C1、C2对之充电。此实施例的电路，也可以达成与图3、图4电路相似的效果。

在以上图3、图4所示的电路实施例中，因为同一时间点NMOS晶体管开关M21、M22(或PMOS晶体管开关M23、M24)其中只有一个会导通，故事实上并不绝对需要两个电容器C1与C2。就图3的电路而言，可改变成图7所示的电路，共享一个电容器C3；如此可以减少电路在芯片上所占据的面积。在此电路中，当输入IN的状态为高位准时，晶体管M15、M22导通，晶体管M16、M21关闭，故电容器C3由节点N1向节点N2的方向充电，此时节点N1的电位高于节点N2；而当输入IN的状态为低位准时，晶体管M16、M21导通，晶体管M15、M22关闭，此时电容器C3先透过晶体管M21放电，再由节点N2向节点N1的方向充电，至终节点N2的电位将高于节点N1。因此，图7的电路也可以达成与图3电路相似的效果。

至于图4的电路，也可做类似的改变，不另赘述。

在第3至7图所示的电路实施例中，其主要目的是在输出OUT达到稳定之后，停止路径200或400上的电流流动，以减少功率耗损。而利用电容器C1、C2(或C3)充电的机制，来升高节点N1、N2的电位，以关闭晶体管M15、M16，仅是可行的较佳作法之丨。其它作法，虽未必如第3至7图所示的电路理想，但也可达到同样目的；例如图8，可透过以节点A的电压来控制NMOS晶体管开关M21，或如图9，以节点B的电压来控制PMOS晶体管开关M23，而达到类似的效果。

详言之，在图8所示的电路中，当输入IN的状态由低位准改变成高位准时，虽然节点A的电位下降，但在尚未完全降至低位准前，NMOS晶体管开关M21仍处于导通状态，因此路径200上仍有电流流通，且此电流透过电流镜被复制到路径100上，而流入节点B，以加速拉高输出OUT的电压。当输出OUT到达高位准时，PMOS晶体管M11完全关闭，节点A的电位下降至0V，因此NMOS晶体管开关M21也完全关闭，于是将路径200切断成断路，功率耗损不再增加。而当输入IN的状态由高位准改变成低位准时，反相输入INB的状态由低位准改变成高位准，故电路右方将以相似的方式工作。

在图9所示的电路中，当输入IN的状态由低位准改变成高位准时，由于节点B的电压尚未立刻上升到达高位准，故PMOS晶体管开关M23仍处于导通状态，因此路径200上仍有电流流通，且此电流透过电流镜被复制到路径100上，而流入节点B，以加速拉高输出OUT的电压。当输出OUT到达高位准时，PMOS晶体管M23便完全关闭，于是将路径200切断成断路，功率耗损不再增加。而当输入IN的状态由高位准改变成低位准时，反相输入INB的状态由低位准改变成高位准，故电路右方将以相似的方式工作。

以上所述电路中，NMOS晶体管开关M21、M22或PMOS晶体管开关M23、M24必须设计成能在第二工作电压VP2之下工作。

除以上所述各实施例之外，就本发明而言，产生电流供应至节点B(输出OUT)，也并不局限于利用电流镜来达成。例如图10所示，可用电阻器R3、R4来取代图7电路中的晶体管M17、M18，同样可达到类似的效果。(当然，电路下方的结构，可以代换成图2-6、8、9任一图所示的结构。)

详言之，在图10所示的电路中，当输入IN的状态由低位准改变成高位准时，NMOS晶体管M15导通，且由于电阻器R3造成压降，故节点N3的电压本已处于较低的电位，晶体管M15的导通更将该节点N3处的电位迅速下拉，因此PMOS晶体管M19导通，且在路径200与路径100两条路径上，可透过适当地设计电阻器R3的阻值，来调整两条路径上的电流量，例如可使路径200的阻值远较路径100为高，以使较多的电流通往路径100而流入节点B，达成加速拉高输出OUT电压的目的。而当输入IN的状态由高位准改变成低位准时，反相输入INB的状态相对应地由低位准改变成高位准，透过电路右方的对称组件，即可类似地拉高节点A的电压，使PMOS晶体管M12快速关闭，而令输出OUT的电压快速下降至0V的低位准。

熟悉本技术者，当亦可轻易思及，将以上图10所示的电路改变成图11的电路，其中以一对较弱的固定电流源I3、I4来取代R3、R4。在此电路中，当输入IN的状态由低位准改变成高位准时，由于固定电流源I3的力量弱于NMOS晶体管M15导通的力量，因此节点N3处的电位迅速下降，PMOS晶体管M19导通，且在路径200与路径100两条路径上，路径200的电流量被弱固定电流源I3所限制，故较多的电流通往路径100而流入节点B，达成加速拉高输出OUT电压的目的。而当输入IN的状态由高位准改变成低位准时，电路右方的对称组件以相似的方式工作，使输出OUT的电压快速下降至0V的低位准。

综上所述，本发明的主要概念在于，提供一条藉由较高的工作电压来对输出端提供电流的路径，以加速输出电压的转换；在此精神下，熟悉本技术者可以思及多种作法，而均应包含在本发明的范围之内。又，本发明的另一个主要概念，在于透过功率耗损控制电路，使得当输出端电压变换完成之后，自动停止电路中多余的耗电；在此精神下，熟悉本技术者同样地可以思及多种作法，也均应包含在本发明的范围之内。

以上已针对较佳实施例来说明本发明，唯以上所述者，仅为使熟悉本技术者易于了解本发明的内容而已，并非用来限定本发明之权利范围。如前所述，对于熟悉本技术者，当可在本发明概念之内，立即思及各种等效变化。例如，本发明亦可应用在高压对低压的电位移转电路，而未必局限于应用在低压对高压的电位移转电路；又，虽然就效率而言，在输出OUT完成位准变换的大致同时，关闭晶体管M15、M16，其效率最佳，但也可将电路设计成，在输出OUT完成位准变换之前或之后关闭晶体管M15、M16；此外，虽然前述实施例中电路都采对称设计，但也可以只采用所示电路的左边或右边，而只加快电路输出位准由低变高或由高变低时的变换；等等。故凡依本发明之概念与精神所为之均等变化或修饰，均应包括于本发明之申请专利范围内。

Claims (20)

1.一种电位移转电路，包含：

一个电位移转结构，用以接受第一工作电压的输入，转换成第二工作电压而在其输出端予以输出；以及

一条电流路径，用以接受第二工作电压，而对上述电位移转结构的输出端供应电流。

2.如权利要求1所述的电位移转电路，其中该第二工作电压高于该第一工作电压。

3.如权利要求1所述的电位移转电路，其中该电流路径受控于一条控制路径，此控制路径的导通与否受控于前述第一工作电压的输入位准。

4.如权利要求3所述的电位移转电路，其中该电流路径与该控制路径上各包含一个晶体管，此两晶体管构成一个电流镜，将控制路径上的电流成比例地复制到电流路径之上。

5.如权利要求3所述的电位移转电路，其中该电流路径上包含一个电流路径开关，该控制路径上包含一个电阻器和一个控制路径开关，此控制路径开关随第一工作电压的位准而开闭，而所述电阻器的第一端与第二工作电压连接，第二端则控制所述电流路径开关，且此第二端又连接至所述控制路径开关。

6.如权利要求3所述的电位移转电路，其中该电流路径上包含一个电流路径开关，该控制路径上包含一个固定电流源和一个控制路径开关，此控制路径开关随第一工作电压的位准而开闭，而所述固定电流源的第一端与第二工作电压连接，第二端则控制所述电流路径开关，且此第二端又连接至所述控制路径开关。

7.如权利要求3所述的电位移转电路，其中该控制路径与一个功率耗损控制电路连接，当电位移转结构的输出端达成电压位准转换时，该功率耗损控制电路切断前述控制路径。

8.如权利要求7所述的电位移转电路，其中该控制路径一端与第二工作电压连接，另一端透过该功率耗损控制电路而接地。

9.如权利要求7所述的电位移转电路，其中该功率耗损控制电路为一个充放电电路。

10.如权利要求7所述的电位移转电路，其中该功率耗损控制电路包括一个电阻器。

11.如权利要求7所述的电位移转电路，其中该功率耗损控制电路包括一个固定电流源。

12.如权利要求7所述的电位移转电路，其中所述电位移转结构另包括一个反相输出端，且电位移转电路另包括第二条电流路径，此第二电流路径接受第二工作电压，而对上述电位移转结构的反相输出端供应电流，该第二电流路径受控于一条第二控制路径，此第二控制路径与第二功率耗损控制电路连接，当电位移转结构的反相输出端达成电压位准转换时，该第二功率耗损控制电路切断前述第二控制路径；且所述功率耗损控制电路与第二功率耗损控制电路均为充放电电路，两者共享同一个电容器。

13.如权利要求1所述的电位移转电路，其中该电位移转结构包含一对PMOS晶体管与一对NMOS晶体管，该对PMOS晶体管的源极均与供应第二工作电压的第二工作电压源电连接，漏极互相与对方的栅极电连接，而该对NMOS晶体管的源极均接地，漏极分别与该对PMOS晶体管的漏极电连接，且其中一个NMOS晶体管的栅极接收第一工作电压的输入。

14.一种加快电位移转电路中输出位准变换的方法，包括：

提供第一工作电压源与第二工作电压源；

提供一个电位移转结构，此结构接受第一工作电压的输入，转换成第二工作电压而在其输出端予以输出；以及

从第二工作电压源，对前述电位移转结构的输出端供应电流。

15.如权利要求14所述的方法，其进一步包括：提供一条控制路径，以启动或停止对前述电位移转结构的输出端供应电流，此控制路径的导通与否受控于前述第一工作电压的输入位准。

16.如权利要求15所述的方法，其中对前述电位移转结构的输出端供应电流的步骤，透过一条电流路径来达成，且该电流路径与前述控制路径上各包含一个晶体管，此两晶体管构成一个电流镜，将控制路径上的电流成比例地复制到电流路径之上。

17.如权利要求15所述的方法，其进一步包括：当电位移转结构的输出端达成电压位准转换时，切断前述控制路径。

18.如权利要求17所述的方法，其中该控制路径上具有一个MOS晶体管开关，且所述切断该控制路径的步骤包括：藉由降低该MOS晶体管开关的栅/漏极压差，而关闭该MOS晶体管开关。

19.如权利要求18所述的方法，其中该控制路径上具有一个MOS晶体管开关和一个串联的充放电电路，且所述切断该控制路径的步骤包括：藉由对该充放电电路充电，以降低该MOS晶体管开关的栅漏极压差，而关闭该MOS晶体管开关。

20.如权利要求14所述的方法，其中该电位移转结构包含一对PMOS晶体管与一对NMOS晶体管，该对PMOS晶体管的源极均与供应第二工作电压的第二工作电压源电连接，漏极互相与对方的栅极电连接，而该对NMOS晶体管的源极均接地，漏极分别与该对PMOS晶体管的漏极电连接，且其中一个NMOS晶体管的栅极接收第一工作电压的输入。

Images