CN101098587A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN101098587A
CN101098587A CNA2006100614225A CN200610061422A CN101098587A CN 101098587 A CN101098587 A CN 101098587A CN A2006100614225 A CNA2006100614225 A CN A2006100614225A CN 200610061422 A CN200610061422 A CN 200610061422A CN 101098587 A CN101098587 A CN 101098587A
Authority
CN
China
Prior art keywords
protuberance
layer
printed circuit
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100614225A
Other languages
English (en)
Other versions
CN100574560C (zh
Inventor
许寿国
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2006100614225A priority Critical patent/CN100574560C/zh
Priority to US11/563,158 priority patent/US7530043B2/en
Publication of CN101098587A publication Critical patent/CN101098587A/zh
Application granted granted Critical
Publication of CN100574560C publication Critical patent/CN100574560C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种印刷电路板，所述印刷电路板包括一第一层和一第二层，所述第一层包括相互隔离的一第一电源层和一第一接地层，所述第二层包括相互隔离的一第二电源层和一第二接地层，所述第一电源层和所述第二电源层通过一第一过孔相连接，所述第一接地层和所述第二接地层通过一第二过孔相连接，所述第一层和所述第二层之间形成一电位差为零的空间，以抑制接地杂讯的传输和减少电磁干扰强度。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板。
背景技术
印刷电路板是板卡设计的母体。它由几层树脂材料粘合在一起，内部采用铜箔走线。如图1所示，传统的四层印刷电路板最上层为主信号层1，最下层为辅信号层2，中间两层是电源层3和接地层4，每一层分别布置在不同的平面。现今的板卡设计为了保证高频的信号质量，采用六层、八层、十层甚至十二层的印刷电路板。
随着电子产品运行速度与日俱增，印刷电路板上越来越常使用低电压高电流的集成电路(IC)。然而，当集成电路快速切换时，集成电路的电源或接地引脚处会产生同步切换杂讯。这种同步切换杂讯会以电磁波的形式在印刷电路板的电源层与接地层之间传播，并且耦合至印刷电路板上的其他电路中，这种现象被称为接地杂讯(Ground Bounce Noise)。接地杂讯不仅会造成电路的误动作，还会引起电磁干扰(EMI)。
为了降低接地杂讯的影响，传统的方法是给集成电路增加一去藕合电容。所述去藕合电容能够提供一低阻抗路径，使接地杂讯顺利导引到接地层。然而，去藕合电容具有寄生电感效应，所述电感效应会影响去藕合电容对接地杂讯的抑制效果，且去藕合电容的电容值越大，所述电感效应越明显。
发明内容
鉴于以上内容，有必要提供一种可抑制接地杂讯及电磁干扰的印刷电路板。
一种印刷电路板，所述印刷电路板包括一第一层和一第二层，所述第一层包括相互隔离的一第一电源层和一第一接地层，所述第二层包括相互隔离的一第二电源层和一第二接地层，所述第一电源层朝所述第一接地层凸伸形成一第一凸部和一第一缺口，所述第一接地层朝所述第一电源层凸伸形成一第二凸部和一第二缺口，所述第二电源层朝所述第二接地层凸伸形成一第三凸部和一第三缺口，所述第二接地层朝所述第二电源层凸伸形成一第四凸部和一第四缺口，所述第一凸部部分容置于所述第二缺口中，所述第二凸部部分容置于所述第一缺口中，所述第三凸部部分容置于所述第四缺口中，所述第四凸部部分容置于所述第三缺口中，所述第一凸部在所述第二层上的投影与所述第三凸部部分重合，所述第二凸部在所述第二层上的投影与所述第四凸部部分重合，所述第一凸部和所述第三凸部通过一第一过孔相连接，所述第二凸部和所述第四凸部通过一第二过孔相连接。
相较现有技术，所述第一层和所述第二层之间，在所述第一凸部在所述第二层上的投影与所述第三凸部部分重合的位置，以及在所述第二凸部在所述第二层上的投影与所述第四凸部部分重合的位置形成一电位差为零的空间，从而抑制接地杂讯的传输，并且形成一个差分电场结构，达到减少电磁干扰强度的目的。
附图说明
图1是传统的四层印刷电路板示意图。
图2是本发明印刷电路板的较佳实施方式的电源层与接地层布置示意图。
图3是本发明印刷电路板的较佳实施方式的电源层与接地层布置分解示意图。
图4是本发明印刷电路板的较佳实施方式的电源层与接地层布置侧视图。
图5是本发明印刷电路板的较佳实施方式与传统的印刷电路板的频率响应比较示意图。
图6是本发明印刷电路板的较佳实施方式与传统的印刷电路板的电磁辐射效应比较示意图。
具体实施方式
请参阅图2至图4，本发明印刷电路板的较佳实施方式包括一第一层100和一第二层200。所述第一层100包括一第一电源层10a和一第一接地层20a，所述第二层200包括一第二电源层10b和一第二接地层20b。所述第一电源层10a和所述第一接地层20a之间没有布置金属层，故相互隔离，同样所述第二电源层10b和所述第二接地层20b相互隔离。所述第一电源层10a朝所述第一接地层20a凸伸形成一第一凸部11和一第一缺口12，所述第一接地层20a朝所述第一电源层10a凸伸形成一第二凸部21和一第二缺口22，所述第二电源层10b朝所述第二接地层20b凸伸形成一第三凸部13和一第三缺口14，所述第二接地层20b朝所述第二电源层10b凸伸形成一第四凸部23和一第四缺口24。所述第一凸部11部分容置于所述第二缺口22中，所述第二凸部21部分容置于所述第一缺口12中，所述第三凸部13部分容置于所述第四缺口24中，所述第四凸部23部分容置于所述第三缺口14中。所述第一凸部11在所述第二层200上的投影与所述第三凸部13部分重合形成一重合区域15，所述第二凸部21在所述第二层200上的投影与所述第四凸部23部分重合形成一重合区域25。所述第一凸部11和所述第三凸部13通过一第一过孔30相连接，所述第二凸部21和所述第四凸部23通过一第二过孔32相连接。一第一铁氧体磁珠40的一端与所述第二电源层10b相连接，另外一端与所述第一过孔30相连接；一第二铁氧体磁珠42的一端与所述第二接地层20b相连接，另外一端与所述第二过孔32相连接。
所述第一层100和所述第二层200之间在所述重合区域15与所述重合区域25所在的位置形成一电位差为零的空间700。由电磁学理论可知，电位差为零时，电场强度也为零。故所述电场强度为零的空间700形成了一道阻隔，使电磁波无法通过而达到抑制接地杂讯在所述第一电源层10a与所述第二电源层10b之间，以及所述第一接地层20a与所述第二接地层20b之间传输。此外，所述电场强度为零的空间700的左侧空间800与右侧空间900的电场方向相反，因此构成一差分电场结构，从而减少了电磁干扰的强度。
所述铁氧体磁珠40、42分别可以抑制通过所述第一过孔30从所述第一电源层10a流向所述第二电源层10b的特定频率的接地杂讯，和通过所述第二过孔32从所述第一接地层20a流向所述第二接地层20b的特定频率的接地杂讯。设计者可以用仿真软件分析获知所述特定频率，再由所述特定频率确定所述铁氧体磁珠40、42的参数。
通过仿真软件分析可知，所述第一凸部11与所述第二凸部21的表面表面面积大小相等时，或所述第三凸部13与所述第四凸部23的表面面积大小相等时会产生共振现象。为了消除所述共振现象，令所述第一凸部11与所述第二凸部21的表面面积大小不相等，以及所述第三凸部13与所述第四凸部23的表面面积大小不相等。
请参阅图5，在传统的印刷电路板和本发明印刷电路板的较佳实施方式的相同位置上模拟插入损耗，曲线50为传统的印刷电路板频率响应，曲线52为本发明印刷电路板的较佳实施方式的频率响应。从曲线50、52可以看出，本发明印刷电路板的较佳实施方式的插入损耗值比传统的印刷电路板的插入损耗值要低得多。而插入损耗值越低，则表示对接地杂讯的隔离效果越好。
依照现行的相关电磁干扰规范，通常电子设备在1GHz以下的频段不能辐射出过量的电磁波。请参阅图6，在距离所述印刷电路板3米的位置测量电磁辐射强度，曲线60为传统的印刷电路板电磁辐射效应，曲线62为本发明印刷电路板的较佳实施方式的电磁辐射效应。对比发现，本发明印刷电路板的较佳实施方式的电磁辐射在频率为700MHz处被大幅度抑制。

Claims (4)

1.一种印刷电路板，所述印刷电路板包括一第一层和一第二层，其特征在于，所述第一层包括相互隔离的一第一电源层和一第一接地层，所述第二层包括相互隔离的一第二电源层和一第二接地层，所述第一电源层朝所述第一接地层凸伸形成一第一凸部和一第一缺口，所述第一接地层朝所述第一电源层凸伸形成一第二凸部和一第二缺口，所述第二电源层朝所述第二接地层凸伸形成一第三凸部和一第三缺口，所述第二接地层朝所述第二电源层凸伸形成一第四凸部和一第四缺口，所述第一凸部部分容置于所述第二缺口中，所述第二凸部部分容置于所述第一缺口中，所述第三凸部部分容置于所述第四缺口中，所述第四凸部部分容置于所述第三缺口中，所述第一凸部在所述第二层上的投影与所述第三凸部部分重合，所述第二凸部在所述第二层上的投影与所述第四凸部部分重合，所述第一凸部和所述第三凸部通过一第一过孔相连接，所述第二凸部和所述第四凸部通过一第二过孔相连接。
2.如权利要求1所述的印刷电路板，其特征在于，所述印刷电路板还包括一第一铁氧体磁珠和一第二铁氧体磁珠，所述第一铁氧体磁珠的一端与所述第二电源层相连接，另外一端与所述第一过孔相连接；所述第二铁氧体磁珠的一端与所述第二接地层相连接，另外一端与所述第二过孔相连接。
3.如权利要求1或2所述的印刷电路板，其特征在于，所述第一凸部与所述第二凸部的表面面积大小不相等。
4.如权利要求3所述的印刷电路板，其特征在于，所述第三凸部与所述第四凸部的表面面积大小不相等。
CNB2006100614225A 2006-06-30 2006-06-30 印刷电路板 Expired - Fee Related CN100574560C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2006100614225A CN100574560C (zh) 2006-06-30 2006-06-30 印刷电路板
US11/563,158 US7530043B2 (en) 2006-06-30 2006-11-25 Printed circuit board able to suppress simultaneous switching noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100614225A CN100574560C (zh) 2006-06-30 2006-06-30 印刷电路板

Publications (2)

Publication Number Publication Date
CN101098587A true CN101098587A (zh) 2008-01-02
CN100574560C CN100574560C (zh) 2009-12-23

Family

ID=38876370

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100614225A Expired - Fee Related CN100574560C (zh) 2006-06-30 2006-06-30 印刷电路板

Country Status (2)

Country Link
US (1) US7530043B2 (zh)
CN (1) CN100574560C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
TWI415560B (zh) 2011-01-24 2013-11-11 Univ Nat Taiwan 降低電磁輻射的結構與方法，以及電性物件與其製造方法
TWM438075U (en) * 2012-04-19 2012-09-21 Sea Sonic Electronics Co Ltd Power supply power filter output architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314284A (ja) * 1989-06-13 1991-01-22 Mitsubishi Electric Corp ノイズ吸収材埋込み型プリント基板
US4942400A (en) * 1990-02-09 1990-07-17 General Electric Company Analog to digital converter with multilayer printed circuit mounting
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
JP2000183533A (ja) * 1998-12-17 2000-06-30 Mitsubishi Electric Corp 低ｅｍｉ多層回路基板及び電気・電子機器
ATE241228T1 (de) 1999-08-31 2003-06-15 Sun Microsystems Inc System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten
CN1171516C (zh) * 1999-10-27 2004-10-13 华硕电脑股份有限公司 印刷电路板结构
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
JPWO2004068922A1 (ja) * 2003-01-31 2006-05-25 富士通株式会社 多層プリント基板、電子機器、および実装方法
US7778039B2 (en) * 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise

Also Published As

Publication number Publication date
CN100574560C (zh) 2009-12-23
US20080002337A1 (en) 2008-01-03
US7530043B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
JP4930590B2 (ja) 多層基板
CN103430457B (zh) 高频模块
US9806469B2 (en) Electrical connectors including electromagnetic interference (EMI) absorbing material
CA2146139C (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US8049118B2 (en) Printed circuit board
KR19980087247A (ko) 프린트 배선판
KR101999509B1 (ko) 회로 기판
US20080158840A1 (en) DC power plane structure
CN104937767A (zh) 印刷线路板、电子器件和线路连接方法
CN104638463A (zh) 高速板对板电子连接器及多层电路板组件
CN104144598B (zh) 屏蔽罩与电路板固定结构
US7667980B2 (en) Printed circuit boards for countering signal distortion
CN100574560C (zh) 印刷电路板
CN101090599B (zh) 电路板
US6016083A (en) Electronic circuit apparatus for suppressing electromagnetic radiation
CN102511204B (zh) 电子电路
WO2021192073A1 (ja) 回路基板及び電子機器
CN201657491U (zh) 线路板
CN102821540A (zh) 一种抑制电磁干扰的印刷电路板
Shiue et al. Significant reduction of common-mode noise in weakly coupled differential serpentine delay microstrip lines using different-layer-routing-turned traces
JP5986032B2 (ja) コネクタ、回路基板、および電子機器
CN101814644B (zh) 滤波器
JP3875167B2 (ja) 電子機器のノイズ防止構造
JP3610088B2 (ja) 多層プリント配線板
KR20150125532A (ko) 배선 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20140630

EXPY Termination of patent right or utility model