CN101098140A - 快速锁定的鉴频鉴相器 - Google Patents

Abstract

本发明公开了一种快速锁定的鉴频鉴相器，第一支路包括第一开关管、第二开关管、第三开关管和第四开关管，第一开关管的控制极响应外部参考信号，第一主电流导通极耦合到电源，第二主电流导通极串联第三开关管和第四开光管的主电流导通极后接地；第二开关管的控制极响应外部参考信号，第一主电流导通极耦合到第一开关管的第二主电流导通极，第二主电流导通极输出第一充放电控制信号；第二支路包括第五开关管、第六开关管、第七开关管和第八开关管，具有和第一支路相同的电路结构；第四开关管和第七开关管的控制极分别响应第一充放电控制信号，第三开关管和第八开关管的控制极分别响应第二充放电控制信号。本发明消除了传统鉴频鉴相器的传输特性曲线在2π处的错误，并加快了锁相的过程。

Description

快速锁定的鉴频鉴相器

【技术领域】

本发明涉及一种锁相环电路，尤其涉及锁相环电路中的鉴频鉴相器。

【背景技术】

在电路中，锁相环的作用是使得电路上的时钟和某一外部时钟的相位同步，锁相环通过比较外部参考信号的相位和由压控晶振(VCXO)输出时钟的相位来实现同步，在比较的过程中，锁相环电路会不断根据外部参考信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。锁相环的电路结构如图1所述，通常包括鉴频鉴相器、滤波器、压控振荡器和分频器。鉴频鉴相器是锁相环中一个重要组成部分，它能在输入信号的频率或相位跳变的时候，判断输入信号和输出信号的相位差，从而促使输出信号快速的跟随输入信号的变化。现有的鉴频鉴相器多采用D触发器构成的带有反馈的集成电路。图2是这种典型的鉴相鉴频起的示意图。该图在许多的模拟电路的书中多有，如西安交通大学出版社出版，拉扎维著，陈贵灿等翻译的《模拟cmos集成电路设计》第450页就列出了该图。这类鉴频鉴相器由于采用了复杂的D触发器和速度较慢的与门，使得即使在相位完全锁定的情况下也是会产生很宽的复位信号(reset)。这导致当鉴频鉴相器的两信号之间的相位差相差略小于2*π的时候，会产生错误的输出信号，使理想的输入输出特性曲线(如图3所示)变成实际的输入输出特性曲线(如图4所示)。此种情况相当于领先的信号有一上升沿被忽视，严重的延缓了锁相的过程，甚至在信号的频率非常高的时候，会造成不能锁相的情形。

现有解决问题的方案有两种，一是，额外的加上快速的反馈路径，尽量的使reset信号变得很窄，这种方法是治标不治本，当信号的频率提高以后，还是会产生错误。二是，当两输入信号的相位差接近2*π时候，把其中某一信号的上升沿向后推迟，这种方法会带来很复杂的鉴别和延迟电路。

【发明内容】

本发明的主要目的就是解决现有技术中的技术问题，提供一种快速锁定的鉴频鉴相器，应用于锁相环电路上，以实现快速锁定，以减少锁定时间。

为实现上述目的，本发明提供一种快速锁定的鉴频鉴相器，包括第一支路和第二支路，所述第一支路包括第一开关管、第二开关管、第三开关管和第四开关管，所述第二支路包括第五开关管、第六开关管、第七开关管和第八开关管；所述第一开关管的控制极响应外部参考信号，其第一主电流导通极耦合到电源，第二主电流导通极串联第三开关管和第四开关管的主电流导通极后接地；所述第二开关管的控制极响应外部参考信号且在第一开关管导通时断开，在第一开关管断开时导通，所述第二开关管的第一主电流导通极耦合到所述第一开关管的第二主电流导通极，第二主电流导通极输出第一充放电控制信号；所述第五开关管的控制极响应时钟信号，其第一主电流导通极耦合到电源，第二主电流导通极串联第七开关管和第八开关管的主电流导通极后接地；所述第六开关管的控制极响应时钟信号且在第五开关管导通时断开，在第五开关管断开时导通，所述第六开关管的第一主电流导通极耦合到所述第五开关管的第二主电流导通极，第二主电流导通极输出第二充放电控制信号；所述第四开关管和第七开关管的控制极分别响应第一充放电控制信号，所述第三开关管和第八开关管的控制极分别响应第二充放电控制信号。

其中，所述第一开关管和第五开关管可以为PMOS。

其中所述第二开关管、第三开关管、第四开关管、第六开关管、第七开关管和第八开关管为NMOS。

本发明的进一步改进是：

还包括顺序串联在第二开关管的第二主电流导通极的第一反相器和第二反相器，所述第二反相器的输出端分别耦合到第四开关管和第七开关管的控制极。

还包括顺序串联在第六开关管的第二主电流导通极的第三反相器和第四反相器，所述第四反相器的输出端分别耦合到第三开关管和第八开关管的控制极。

还包括连接在第二开关管的第一主电流导通极和第一开关管的第二主电流导通极之间的第五反相器和连接在第二开关管的第二主电流导通极的第六反相器，所述第六反相器的输出端分别耦合到第四开关管和第七开关管的控制极。

还包括连接在第六开关管的第一主电流导通极和第五开关管的第二主电流导通极之间的第七反相器和连接在第六开关管的第二主电流导通极的第八反相器，所述第八反相器的输出端分别耦合到第三开关管和第八开关管的控制极。

本发明的有益效果是：由于采用了传输门，使当两输入信号的相位差在[π，2*π]范围内，不会有产生错误的输出信号，加快了锁相的过程。同时，由于电路简单，反馈路径很短，使信号能快速的跟上输入的变化。

【附图说明】

图1是锁相环的整体结构图；

图2是传统D触发器构成的鉴频鉴相器；

图3是鉴频鉴相器的理想的输入输出曲线；

图4是鉴频鉴相器的实际的输入输出曲线；

图5是本发明一种实施例的电路结构图；

图6是本发明另一种实施例的电路结构；

图7是本发明又一种实施例的电路结构；

图8是相位差在[0，π]范围内的波形图；

图9是相位差在[π，2π]范围内的波形图；

图10是快速鉴相鉴频器的输出输入特性曲线。

【具体实施方式】

本发明的特征及优点将通过实施例结合附图进行详细说明。

请参考图5，根据本发明的快速锁定的鉴频鉴相器包括第一支路和第二支路，所述第一支路包括第一开关管mp1、第二开关管mn1、第三开关管mn3和第四开关管mn4，所述第二支路包括第五开关管mp2、第六开关管mn2、第七开关管mn5和第八开关管mn6。所述第一开关管mp1的控制极响应外部参考信号ref，其第一主电流导通极耦合到电源，第二主电流导通极串联第三开关管mn3和第四开关管mn4的主电流导通极后接地；所述第二开关管mn1的控制极响应外部参考信号ref且在第一开关管mp1导通时断开，在第一开关管mp1断开时导通，所述第二开关管mn1的第一主电流导通极耦合到所述第一开关管mp1的第二主电流导通极，第二主电流导通极输出第一充放电控制信号up；所述第五开关管mp2的控制极响应时钟信号clk，其第一主电流导通极耦合到电源，第二主电流导通极串联第七开关管mn5和第八开关管mn6的主电流导通极后接地；所述第六开关管mn2的控制极响应时钟信号clk且在第五开关管mp2导通时断开，在第五开关管mp2断开时导通，所述第六开关管mn2的第一主电流导通极耦合到所述第五开关管mp2的第二主电流导通极，第二主电流导通极输出第二充放电控制信号dn；所述第四开关管mn4和第七开关管mn5的控制极分别响应第一充放电控制信号up，所述第三开关管mn3和第八开关管mn6的控制极分别响应第二充放电控制信号dn。

第一到第八开关管优选为MOS管，根据具体情况，可选择某些开关管为PMOS，某些开关管为NMOS。开关管的控制极指MOS管的栅极，开关管的控制极的第一、二主电流导通极根据具体的情况指MOS管的源极或漏极。

在一种实施例中，所述第一开关管mp1和第五开关管mp2可以为PMOS，第一开关管mp1的栅极响应外部参考信号ref，在外部参考信号ref为低电平时导通。所述第五开关管mp2的栅极响应时钟信号clk，在时钟信号clk为高电平时导通。所述第二开关管mn1、第三开关管mn3、第四开关管mn4、第六开关管mn2、第七开关管mn5和第八开关管mn8为NMOS，高电平情况下导通。

在第一支路中，第一开关管mp1和第二开关管mn1大致实现了D触发器的功能，即当ref经历了一个上升沿时，节点3得到一个高电平。第一充放电控制信号Up和第二充放电控制信号dn控制由第三开关管mn3和第四开关管mn4构成了一个下拉电路，当up＝高电平和dn＝高电平时，第三开关管mn3和第四开关管mn4导通，节点2被下拉到低电平。当ref经历一个下降沿时电路没有明显的变化：即在高电平时，第二开关管mn1和第六开关管mn2管都打开，但是，此时节点2和节点4是浮空或是接地，up和dn是不会发生变化的；在接下来的ref是低电平时，第二开关管mn1和第六开关管mn2都是关断，up和dn也是不发生变化。

在进一步改进的实施例中，通过反相器增加输出的up信号和dn信号的驱动能力，如图6所示，在第二开关管的第二主电流导通极顺序串联第一反相器A1和第二反相器A2，所述第二反相器A2的输出端分别耦合到第四开关管mn4和第七开关管mn5的栅极。在第六开关管mn2的第二主电流导通极顺序串联第三反相器A3和第四反相器A4，所述第四反相器A4的输出端分别耦合到第三开关管mn3和第八开关管mn6的控制极。

如下部分解释本实施例电路在不同的相位差时如何工作。现在假设ref信号领先于clk信号，clk领先ref的情况与之相似。

1.当ref信号与clk信号的相位差在[0，π]范围内。

当ref信号来了一个上升沿，第一开关管mp1断开，第二开关管mn1导通，此时节点3被充电到高电平，经过两个反相器，up信号也得到高电平，此时第四开关管mn4和第七开关管mn5导通，但是此时由于dn信号是低电平，下拉通路都是不导通的。此后，若clk也经历一个上升沿，第五开关管mp2断开，第六开关管mn2导通，节点5也被充电到高电平，经过两个反相器之后，dn信号也得到一个高电平。此时，第三开关管mn3和第八开关管mn6都导通，于是，上下部分的两个下拉通路都是导通的，把节点4和节点2都拉到了低电平，此时由于ref和clk都是高电平，第二开关管mn1和第六开关管mn2都是导通的，所以节点3和节点5都被下拉到低电平，经反相器up和dn也被下拉到低电平。整个过程的信号波形图如8所示。

2.当ref信号与clk信号的相位差在[π，2π]范围内。

当ref信号来了一个上升沿，此时节点3被充电到高电平，经过反相两个器，up信号也得到高电平，此时第四开关管mn4和第七开关管mn5导通，但是此时由于dn信号是低电平，下拉通路都是不导通的。此后，若clk也经历一个上升沿，节点5也被充电到高电平，经过反相器之后，信号dn也得到一个高电平。此时，第三开关管mn3和第八开关管mn6都导通，于是，第一、二支路的两个下拉通路都是导通的，把节点4和2都拉到了低电平。此时，clk是高电平，第六开关管mn2导通，所以节点5能被下拉到低电平，经过反相器之后，dn变成低电平。但是由于ref此时是低电平，节点3浮空，保持原来的电平，同时up也保持原来的高电平。整个过程的信号波形图如9所示。

在另一改进的实施例中，如图7所示，在第二开关管mn1的第一主电流导通极和第一开关管mp1的第二主电流导通极之间连接有第五反相器A5，在第二开关管mn1的第二主电流导通极连接第六反相器A6，所述第六反相器A6的输出端分别耦合到第四开关管mn4和第七开关管mn5的控制极。在第六开关管mn2的第一主电流导通极和第五开关管mp2的第二主电流导通极之间连接第七反相器A7，在第六开关管mn2的第二主电流导通极连接第八反相器A8，所述第八反相器A8的输出端分别耦合到第三开关管mn3和第八开关管mn6的控制极。

根据以上的分析，可以得出此快速鉴频鉴相器的输入输出特性曲线如图10所示。由于当信号的相位差略小于2π时，避免了up信号的被下拉，避免了up和dn产生错误信号，因此本发明消除了传统鉴频鉴相器的传输特性曲线在2π处的错误，并加快了锁相的过程。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种快速锁定的鉴频鉴相器，其特征在于：包括第一支路和第二支路，所述第一支路包括第一开关管(mp1)、第二开关管(mn1)、第三开关管(mn3)和第四开关管(mn4)，所述第二支路包括第五开关管(mp2)、第六开关管(mn2)、第七开关管(mn5)和第八开关管(mn6)；所述第一开关管(mp1)的控制极响应外部参考信号(ref)，其第一主电流导通极耦合到电源，第二主电流导通极串联第三开关管(mn3)和第四开关管(mn4)的主电流导通极后接地；所述第二开关管(mn1)的控制极响应外部参考信号(ref)且在第一开关管(mp1)导通时断开，在第一开关管(mp1)断开时导通，所述第二开关管(mn1)的第一主电流导通极耦合到所述第一开关管(mp1)的第二主电流导通极，第二主电流导通极输出第一充放电控制信号(up)；所述第五开关管(mp2)的控制极响应时钟信号(clk)，其第一主电流导通极耦合到电源，第二主电流导通极串联第七开关管(mn5)和第八开关管(mn6)的主电流导通极后接地；所述第六开关管(mn2)的控制极响应时钟信号(clk)且在第五开关管(mp2)导通时断开，在第五开关管(mp2)断开时导通，所述第六开关管(mn2)的第一主电流导通极耦合到所述第五开关管(mp2)的第二主电流导通极，第二主电流导通极输出第二充放电控制信号(dn)；所述第四开关管(mn4)和第七开关管(mn5)的控制极分别响应第一充放电控制信号(up)，所述第三开关管和第八开关管的控制极分别响应第二充放电控制信号(dn)。

2.如权利要求1所述的快速锁定的鉴频鉴相器，其特征在于：所述第一开关管(mp1)和第五开关管(mp2)为PMOS。

3.如权利要求2所述的快速锁定的鉴频鉴相器，其特征在于：所述第二开关管(mn1)、第三开关管(mn3)、第四开关管(mn4)、第六开关管(mn2)、第七开关管(mn5)和第八开关管(mn6)为NMOS。

4.如权利要求1至3中任一项所述的快速锁定的鉴频鉴相器，其特征在于：还包括顺序串联在第二开关管(mn2)的第二主电流导通极的第一反相器(A1)和第二反相器(A2)，所述第二反相器(A2)的输出端分别耦合到第四开关管(mn4)和第七开关管(mn5)的控制极。

5.如权利要求1至3中任一项所述的快速锁定的鉴频鉴相器，其特征在于：还包括顺序串联在第六开关管(mn2)的第二主电流导通极的第三反相器(A3)和第四反相器(A4)，所述第四反相器(A4)的输出端分别耦合到第三开关管(mn3)和第八开关管(mn6)的控制极。

6.如权利要求1至3中任一项所述的快速锁定的鉴频鉴相器，其特征在于：还包括连接在第二开关管(mn1)的第一主电流导通极和第一开关管(mp1)的第二主电流导通极之间的第五反相器(A5)和连接在第二开关管(mn1)的第二主电流导通极的第六反相器(A6)，所述第六反相器(A6)的输出端分别耦合到第四开关管(mn4)和第七开关管(mn5)的控制极。

7.如权利要求1至3中任一项所述的快速锁定的鉴频鉴相器，其特征在于：还包括连接在第六开关管(mn2)的第一主电流导通极和第五开关管(mp2)的第二主电流导通极之间的第七反相器(A7)和连接在第六开关管(mn2)的第二主电流导通极的第八反相器(A8)，所述第八反相器(A8)的输出端分别耦合到第三开关管(mn3)和第八开关管(mn6)的控制极。

Images