CN101097922A - 与非非挥发性二位存储器及其制造方法 - Google Patents

Abstract

本发明揭示一种与非非挥发性二位存储器单元，包括配置于衬底一有源区域上的一单元堆栈以及二选择堆栈，各选择堆栈分别配置于单元堆栈的一侧且于单元堆栈以及各选择堆栈之间配置有一侧壁。单元堆栈包括四部分：一配置于衬底上方的第一介电层；一配置于第一介电层上方的电荷累积层，可将电荷保持于一部份来储存信息；一配置于电荷累积层上方的第二介电层；以及一配置于第二介电层上方的控制栅极。选择堆栈包括二部分：一配置于衬底上方的第三介电层；以及一配置于第三介电层上方的选择栅极，可将一选择堆栈下方区转化为存储器单元的源极/漏极功能。

Description

与非非挥发性二位存储器及其制造方法

技术领域

本发明涉及一种半导体存储装置，特别是涉及一种与非非挥发性二位快闪存储器。

背景技术

尽管在一段长时间没有电源供应的情况下，非挥发性半导体存储装置仍然可以保留所储存的数据而不会漏失。根据此种特性，非挥发性存储装置一般来说可以分为ROM(只读存储器)、PROM(可程序化只读存储器)、EPROM(可抹除可程序化只读存储器)、EEPROM(电可抹除可程序化只读存储器)以及快闪存储器等等。因为具有可快速抹除/程序化的能力，EEPROM快闪存储器被广泛地用于储存大量数据的装置内，如存储卡、PDA(个人数字助理)以及MP3播放器等等。

EEPROM快闪存储器大致可分为NAND(与非)型以及NOR(或非)型二种。NAND快闪存储器拥有许多与相邻单元共享源极以及漏极且串联成串的存储器单元，而NOR快闪存储器则拥有许多并联的存储器单元，且各自独立拥有其源极以及漏极。由于此种差异，NAND快闪存储器将比NOR快闪存储器具有较高的单元密度。

美国专利公告第6885586号描述了一种自对准的分离栅极NAND快闪存储器，其各存储器单元包括互相堆栈以及互相自对准的控制栅极和浮置栅极，以及为抹除而介于堆栈栅极间的分离栅极。浮置栅极由一种具有圆形侧边的多晶硅或非晶硅这种导电材料所制造而成，用以改进抹除以及程序化的效果。在抹除的运作中，由浮置栅极的圆形弯曲所造成的电场增强会促使电子自其圆形侧边通过F-N(福勒-诺德汉)隧穿效应而射出至其所对应的分离栅极。在程序化的运作中，电子将通过热电子注入或F-N隧穿效应而由通道区被注入至浮置栅极内。一存储器单元可储存一位的信息。

在为储存大量数据以及降低成本的需求下，一种能够储存二位信息而增加数据储存密度的存储器单元即被发展出来。

发明内容

本发明的主要目的，即在于提供一种与非非挥发性二位存储器及其制造方法，藉以达到储存大量数据以及降低成本的功效。

为达上述目的，本发明的技术实现如下：

一种与非非挥发性二位存储器单元，包括配置于衬底一有源区域上的一单元堆栈以及二选择堆栈，各选择堆栈分别配置于单元堆栈的一侧且于单元堆栈以及各选择堆栈之间配置有一侧壁。单元堆栈包括四部分：一配置于衬底上方的第一介电层；一配置于第一介电层上方的电荷累积层，可将电荷保持于一部份来储存信息；一配置于电荷累积层上方的第二介电层；以及一配置于第二介电层上方的控制栅极。选择堆栈包括二部分：一配置于衬底上方的第三介电层；以及一配置于第三介电层上方的选择栅极，可将一选择堆栈下方区转化为存储器单元的源极/漏极功能。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1为本发明具有储存二位的与非存储器单元实施例的横切面图；

图2为本发明存储器单元阵列的电路图；

图3A为形成本发明存储器单元阵列的二串电路图；

图3B为本发明二串电路的一实施例图；

图4为揭示在抹除、程序化以及读取存储器单元过程中，位线、字线、控制栅极、选择栅极以及其它的供给电压示意表；

图5A-5L为本发明各工艺阶段的横切面图。

简单符号说明

100存储器单元    110衬底

120有源区域      130单元堆栈

132第一介电层    134电荷累积层

136第二介电层    138控制栅极

140选择堆栈      142选择栅极

145选择堆栈      147选择栅极

150侧壁             155侧壁

160第三介电层       165第三介电层

502衬底             504P阱有源层

506氧化层           508氮化硅层

510二氧化硅层       512多晶硅层

514硅化钨层         516氮化硅层

518光致抗蚀剂层     520-530单元堆栈

540氮化硅层         542底部层

544侧边部           546顶层部

550二氧化硅层       552底部层

554侧边部           556顶层部

560二氧化硅层       562多晶硅层

564光致抗蚀剂层     556氧化硅层

具体实施方式

一种与非非挥发性二位存储器单元，包括可将电荷保持于一部份来储存信息的电荷累积层，电荷累积层的任一侧均可储存一位的信息，因此，一个存储器单元即可储存二位的信息。任一存储器单元包括一具有控制栅极以及电荷累积层的单元堆栈以及二具有选择栅极的选择堆栈。任一选择堆栈配置于单元堆栈的一侧且于单元堆栈以及选择堆栈之间配置有一侧壁，选择堆栈可于选择栅极供给电压高于其临界电压时，将一选择堆栈下方区转化为存储器单元的源极/漏极区。通过控制供给电压，选择栅极即可在程序化运作中控制源极侧的电子注入。

如图1所示，一种与非非挥发性二位存储器单元100，包括配置于衬底110一有源区域120上的一单元堆栈130以及二选择堆栈140、145，各选择堆栈140、145分别配置于单元堆栈130的一侧且于单元堆栈130以及各选择堆栈140、145之间配置有一侧壁150、155。单元堆栈130包括一配置于衬底110上方的第一介电层132；一配置于第一介电层132上方的电荷累积层134，可将电荷保持于一部份来储存信息；一配置于电荷累积层134上方的第二介电层136；以及一配置于第二介电层136上方的控制栅极138。电荷累积层134的任一侧可分别保留电荷，因此，一个存储器单元100即可储存二位的信息(位0以及位1)。

各选择堆栈140、145包括一配置于衬底110上方的第三介电层160、165；以及一配置于第三介电层160、165上方的选择栅极142、147，可将一选择堆栈下方区转化为存储器单元的源极/漏极功能。当选择栅极142、147供给电压高于其临界电压时，可依据电荷累积层134正在进行程序化的部分，将选择栅极142、147下方的通道区转化为存储器单元的源极/漏极功能。

当程序化电荷累积层134的右侧部分(位0)时，右侧选择堆栈145右侧下方的转化通道区会具有存储器单元的源极功能。当程序化电荷累积层134的左侧部分(位1)时，左侧选择堆栈140下方的转化通道区会具有存储器单元的源极功能。通过控制供给电压，选择栅极142、147即可在程序化运作中控制源极侧的电子自源极区往电荷累积层134的注入。

在一实施例中，衬底110由如硅的半导体材料所形成，在衬底110内，有源区域120由P阱层所形成；在有源区域120上方，一厚度为30-50埃的第一介电层132为二氧化硅层，可提供绝缘的功能；在第一介电层132上方，一厚度为60-80埃的电荷累积层134为一氮化硅层，可于存储单元进行程序化的过程时，提供保留电荷的功能；在电荷累积层134上方，一厚度为20-40埃的第二介电层136为二氧化硅层；在第二介电层136上方，一厚度为1000埃的控制栅极138由多晶硅所形成；选择栅极142、147由多晶硅所形成，并与控制栅极138处邻接。在单元堆栈130与选择堆栈140、145间的侧壁150、155包括二层，分别为与单元堆栈130邻接且由氮化硅所制成的内部层以及与选择堆栈140、145邻接且由二氧化硅所制成的外部层；而侧壁150、155的厚度约为180埃。在选择栅极142、147与衬底110间的第三介电层160、165是一厚度约为140埃的二氧化硅层。

图2揭示一种与非非挥发性二位存储器单元阵列，多个存储器单元排列成列以及行，而在同一行的存储器单元串联成为一单元串。选择晶体管连接于单元串的各端，位于偶数行的多存储器单元形成一偶数单元串，而位于奇数行的多存储器单元形成一奇数单元串；分别连接于偶数单元串一端的二选择晶体管为偶数串选择晶体管，而分别连接于奇数单元串一端的二选择晶体管为奇数串选择晶体管。图3A为由一偶数单元串、二偶数串选择晶体管、一奇数单元串、二奇数串选择晶体管、所形成的二串电路图，如图所示：第一偶数串选择晶体管以及第一奇数串选择晶体管配置于二串电路的一端(上端)，以与偶数位线连接；第二偶数串选择晶体管以及第二奇数串选择晶体管配置于二串电路的一端(下端)，以与奇数位线连接。

在图2中，阵列具有M个存储器单元串并分成(M+1)/2个单元串对，各单元串对均含有一个偶数单元串以及一个奇数单元串。各单元串对亦含有利用N个单元堆栈以及N+1个选择堆栈连接成串的N个存储器单元，其中选择堆栈间隔的配置于单元堆栈的二侧，且于单元堆栈以及选择堆栈之间配置有一侧壁。因为此种的排列，配置于二单元堆栈间的选择堆栈会由其邻接的二存储器单元所共享。举例来说，如图3A所示，选择堆栈1则为存储器单元0以及存储器单元1所共享；具体来说，存储器单元0包括选择堆栈0、单元堆栈0以及选择堆栈1，而存储器单元1则包括选择堆栈1、单元堆栈1以及选择堆栈2。

包括偶数位线以及奇数位线的位线对连接为一二串电路。偶数位线经由第一偶数串选择晶体管以及第一奇数串选择晶体管与二串电路的一端连接，而奇数位线经由第二偶数串选择晶体管以及第二奇数串选择晶体管与二串电路的另一端连接。举例来说，位线0(BL 0)分别经由第一偶数串选择晶体管以及第一奇数串选择晶体管与单元串0的上端以及单元串1的上端连接；位线1(BL 1)分别经由第二偶数串选择晶体管以及第二奇数串选择晶体管与单元串0的下端以及单元串1的下端连接。在程序化的过程中，位线0与位线1会提供电压给单元串0以及单元串1，然而，单元串0以及单元串1中仅会有一串通过偶数串选择晶体管或奇数串选择晶体管而被选择进行程序化。因此，阵列即可被分成二页，由偶数单元串(串0，2...，M-1)所形成的页0以及由奇数单元串(串1，3...，M)所形成的页1。

字线分别连接至各单元串的控制栅极以及选择栅极，选择线0(SEL 0)会连接至偶数单元串的偶数串选择晶体管。当选择线0(SEL 0)致动时，偶数串选择晶体管会被导通，且由偶数单元串所形成的页0会被选择到。选择线1(SEL 1)会连接至奇数单元串的奇数串选择晶体管，当选择线1(SEL 1)致动时，奇数串选择晶体管会被导通，且由奇数单元串所形成的页1会被选择到。

图3B为另一具有四耗尽模式晶体管以形成与非非挥发性二位存储器的二串电路实施例图，如图所示：第一耗尽模式晶体管垂直配置于第一偶数串选择晶体管以及选择栅极0之间，且水平配置于与第一奇数串选择晶体管相同的列线上；第二耗尽模式晶体管垂直配置于第二偶数串选择晶体管以及位线1之间，且水平配置于与第二奇数串选择晶体管相同的列线上；第三耗尽模式晶体管垂直配置于第一奇数串选择晶体管以及位线0之间，且水平配置于与第一偶数串选择晶体管相同的列线上；第四耗尽模式晶体管垂直配置于选择栅极N+1以及第二奇数串选择晶体管之间，且水平配置于与第二偶数串选择晶体管相同的列线上。耗尽模式晶体管可帮助存储器单元的制造过程，但因其为永久导通，故其基本上不影响存储器的运作。

图4为一揭示在抹除、程序化以及读取存储器单元过程中，位线、字线、控制栅极、选择栅极以及其它的供给电压示意表。在抹除过程中，根据F-N隧穿效应，在控制栅极以及衬底P阱层间的电压差会将电子从电荷累积层排出至P阱层，并建立一电场。连接于控制栅极的字线会被设定为如0V的低电压，而衬底的P阱层会被设定为如12V的高电压；偶数串选择晶体管以及奇数串选择晶体管的栅极会被设定为如0V的低电压，藉以使位线与存储器单元互不导通。为避免电压突破所造成的栅极氧化层损坏，选择栅极会被设定为约5V来降低选择栅极以及衬底P阱层间的电压差。在另一实施例中，连接于控制栅极的字线会被设定为约-5V且衬底的P阱层会被设定为约7V，以形成12V的电压差，而选择栅极可设定为约0V以避免栅极氧化层损坏。

为程序化存储器单元，位于单元堆栈一侧的选择栅极会将选择堆栈下方区转化为具有源极的功能，而位于单元堆栈另一侧的另一选择栅极会将选择堆栈下方区转化为具有漏极的功能。在程序化的过程中，从源极流向漏极的电子会被注入于电荷累积层的源极侧，且保留于电荷累积层的源极侧内。当程序化过程中的热电子在源极侧被产生时，此过程则被称为源极侧注入。举例来说，为程序化单元串0中存储器单元1的位0，偶数串选择晶体管的栅极会被设定为如7V的高电压，而奇数串选择晶体管的栅极会被设定为如0V的低电压，藉以选择单元串0；连接于控制栅极1的字线1会设定为约9V，以产生垂直电场；选择栅极1会设定为约1.5V，可够高使选择栅极下方的通道区导通，并够低以避免大电流流动；而其它所有的控制栅极以及选择栅极均会设定为约7V。为于存储器单元1的位0程序化数据”0”，连接于源极的位线0会设定为约0V，且连接于漏极的位线1会设定为约4.5V，以产生侧向电场，则来自于源极的热电子会被注入于存储器单元1的电荷累积层的上部。

为程序化单元串0中存储器单元1的位1，连接于控制栅极1的字线1会设定为约9V，以产生垂直电场；选择栅极2会设定为约1.5V来控制电流流动。为于存储器单元1的位1程序化数据″0″，连接于漏极的位线0会设定为约4.5V，且连接于源极的位线1会设定为约0V，以产生侧向电场，则来自于源极的热电子会被注入于存储器单元1的电荷累积层的下部。

在读取的过程中，为读取储存于单元串0中存储器单元1的位0时，偶数串选择晶体管的栅极会设定为约4.5V，奇数串选择晶体管的栅极会设定为约0V，以选择单元串0。连接于控制栅极1的字线1会设定为约1.5V，衬底的P阱层会设定为约0V。位线0设定为0V，连接至存储器单元1的源极，位线1设定为1.5V，连接至存储单元的漏极。若电荷储存于存储器单元1的上侧(位0)时，控制栅极1的临界电压会因此改变，且从相对应通道区流至感测放大器的电流会受到影响。因此，不论有多少的电荷储存于电荷累积层的一侧，都会从流经感测放大器的电流中被侦测出来。

图5A-5L揭示一种与非非挥发性二位存储器阵列工艺的示意图，如图所示：在图5A中，一单晶硅衬底502具有一P阱有源层504，一厚度为30-50埃且被当作为第一介电层的氧化层506热成长于衬底502上方，而氧化层506具有栅极氧化层或穿隧氧化层的功能；一厚度为60-80埃且被当作为电荷累积层的氮化硅层508通过LPVCD(低压化学气相沉积)沉积于氧化层506上方；一厚度为20-40埃且被当作为第二介电层的二氧化硅层510沉积于氮化硅层508上方；一厚度约为1000埃且被当作为控制栅极的多晶硅层5 12沉积于二氧化硅层510上方，且多晶硅层512可由N型或P型的离子所掺杂，而N型多晶硅通常用磷来掺杂；一厚度约为300埃的硅化钨层514沉积于多晶硅层512上方，用以降低字线连接的阻抗；一厚度约为200埃的氮化硅层516沉积于硅化钨层514上方。在随后的蚀刻过程中，氮化硅层516可提供如保护罩的功能以防止控制栅极区域内的多晶硅层512被蚀刻掉。

在图5B中，在氮化硅层516上方会形成一光致抗蚀剂层518，随后利用一般的光刻技术将光致抗蚀剂层518图案化，以定义控制栅极层以及电荷累积层。氮化硅层516暴露出来的部分随后会利用干蚀刻将其蚀刻掉，而残留的光致抗蚀剂层随后也会被移除。在图5C中，氮化硅层516的保留部分会提供如保护罩的功能，来对通过各向异性干蚀刻形成控制栅极层以及电荷累积层的硅化钨层514、多晶硅层512、二氧化硅层510以及氮化硅层508进行蚀刻，而具有自对准控制栅极层以及电荷累积层的单元堆栈520-530即被形成。

在图5D中，一厚度为约30埃且包括底层部542、侧边部544以及顶层部546的氮化硅层540利用LPCVD而沉积介于单元堆栈以及单元堆栈的侧边与顶部的氧化层506的部分上方；一厚度为约150埃且包括底层部552、侧边部554以及顶层部556的二氧化硅层550利用LPCVD而沉积于氮化硅层540上方。在图5E中，二氧化硅层550的底层部552以及顶层部556通过各向异性干蚀刻而蚀刻掉，氮化硅层540的底层部542以及顶层部546通过各向异性干蚀刻而蚀刻掉，亦通过各向异性干蚀刻而蚀刻掉，则被当作内部层的氮化硅层540侧边部544以及被当作外部层的二氧化硅层550侧边部554的二层侧壁即会形成。因此，在单元堆栈间的选择栅即可制造为更宽且具有较小的电阻性。

在图5F中，首先，单元堆栈外部的氧化层506会被蚀刻，随后厚度约为140埃的二氧化硅层560会通过热氧化于单元堆栈间的氧化层506部分上方，而一厚多晶硅层562沉积至一高于氮化硅层516的高度而被当作选择栅极；在图5G中，多晶硅层562会被回蚀刻至稍低于氮化硅层516顶部的高度；在图5H中，利用CMP(化学机械研磨)可向下研磨至硅化钨层514并提供一平坦的顶面。因此，氮化硅层516的残留部分以及多晶硅层562的特定部位则会被除去。

在图5I中，光致抗蚀剂层564会形成于顶面且会被图案化来将当作耗尽模式晶体管的区域曝光。如砷的N型离子会被注入耗尽模式晶体管的栅极下方通道区，以确保耗尽模式晶体管永久导通；而残留的光致抗蚀剂层564随后将会被除去。在图5J中，原本位于耗尽模式晶体管上方的氧化层560以及偶数串选择晶体管、奇数串选择晶体管均会通过蚀刻而被除去；一厚度约为200埃的新的二氧化硅层566将会热成长于顶面而成为耗尽模式晶体管、偶数串选择晶体管以及奇数串选择晶体管的栅极氧化层。在图5K中，一厚度约为1000埃的多晶硅层将会沉积以及图案化，以成为耗尽模式晶体管568、570、偶数串选择晶体管572以及奇数串选择晶体管574的栅极。在图5L中，如砷的N型离子会被注入，以形成偶数串选择晶体管572以及奇数串选择晶体管574的源极与漏极。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (13)

1.一种与非非挥发性存储器单元，包括一单元堆栈以及二选择堆栈，均配置于衬底的有源区上方，该各选择堆栈分别配置于该单元堆栈的一侧且于该单元堆栈以及该各选择堆栈之间配置有侧壁；

其中，该单元堆栈包括配置于该衬底上方的第一介电层、配置于该第一介电层上方的电荷累积层，可将电荷保持于一部份来储存信息、配置于该电荷累积层上方的第二介电层以及配置于该第二介电层上方的控制栅极；该选择堆栈包括配置于该衬底上方的第三介电层以及配置于该第三介电层上方的选择栅极，其中，可将选择堆栈下方区转化为该存储器单元的源极/漏极功能。

2.根据权利要求1所述的与非非挥发性存储器单元，其中该存储器单元通过源极端注入电子而被程序化。

3.根据权利要求1所述的与非非挥发性存储器单元，其中该电荷累积层含有氮化硅。

4.根据权利要求1所述的与非非挥发性存储器单元，其中该电荷累积层的任一侧均可储存一位的信息。

5.根据权利要求1所述的与非非挥发性存储器单元，其中该选择栅极含有多晶硅。

6.根据权利要求1所述的与非非挥发性存储器单元，其中该侧壁包括氮化硅的内部层以及二氧化硅的外部层。

7.一种与非非挥发性存储器单元阵列，包括：

多个存储器单元排列成多列以及行，而在同一行的该各存储器单元串联成为单元串，且该单元串的各端分别与选择晶体管连接；以及

多个位线对，该各位线对包括偶数位线以及奇数位线，该偶数位线与配置于该二邻接单元串一端的该选择晶体管连接，该奇数位线与配置于该二邻接单元串相对端的该选择晶体管连接；

其中，该存储器单元包括一单元堆栈以及二选择堆栈，均配置于衬底的上方，该各选择堆栈分别配置于该单元堆栈的各侧且于该单元堆栈以及该各选择堆栈之间配置有侧壁；该单元堆栈包括配置于该衬底上方的第一介电层、配置于该第一介电层上方的电荷累积层，可将电荷保持于一部份来储存信息、配置于该电荷累积层上方的第二介电层以及配置于该第二介电层上方的控制栅极；该选择堆栈包括配置于该衬底上方的第三介电层以及配置于该第三介电层上方的选择栅极，可将选择堆栈下方区转化为该存储器单元的源极/漏极功能。

8.根据权利要求7所述的与非非挥发性存储器单元阵列，其中在进行程序化过程中，电子会通过源极侧注入而被注入于该电荷累积层的一部份。

9.根据权利要求7所述的与非非挥发性存储器单元阵列，其中该电荷累积层含有氮化硅。

10.根据权利要求7所述的与非非挥发性存储器单元阵列，其中该电荷累积层的任一侧均可储存一位的信息。

11.根据权利要求7所述的与非非挥发性存储器单元阵列，其中该侧壁包括氮化硅的内部层以及二氧化硅的外部层。

12.根据权利要求7所述的与非非挥发性存储器单元阵列，可还包括多个耗尽模式晶体管。

13.一种与非非挥发性二位存储器单元阵列制造方法，包括下列步骤：

于衬底的有源区域上形成第一介电层；

于该第一介电层上方形成电荷累积层；

于该电荷累积层上方形成第二介电层；

于该第二介电层上方形成控制栅极；

将该电荷累积层、该第二介电层以及该控制栅极图案化以形成单元堆栈；

于该各单元堆栈二侧形成有二层侧壁以保护该控制栅极；以及形成选择栅极。

Images