CN101093872A - 相变存储器元件及其制造方法 - Google Patents
相变存储器元件及其制造方法 Download PDFInfo
- Publication number
- CN101093872A CN101093872A CN 200610094044 CN200610094044A CN101093872A CN 101093872 A CN101093872 A CN 101093872A CN 200610094044 CN200610094044 CN 200610094044 CN 200610094044 A CN200610094044 A CN 200610094044A CN 101093872 A CN101093872 A CN 101093872A
- Authority
- CN
- China
- Prior art keywords
- phase change
- columnar electrode
- electrode
- lower half
- memory component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims description 27
- 150000004770 chalcogenides Chemical class 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000012782 phase change material Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- 229910010037 TiAlN Inorganic materials 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000007769 metal material Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 12
- 230000008901 benefit Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 230000001419 dependent effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 157
- 238000003860 storage Methods 0.000 description 27
- 230000007704 transition Effects 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- WABPQHHGFIMREM-BKFZFHPZSA-N lead-212 Chemical compound [212Pb] WABPQHHGFIMREM-BKFZFHPZSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910017629 Sb2Te3 Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种相变存储器元件。第一柱状电极和第二柱状电极沿水平方向排列。图形化相变层位于第一柱状电极和第二柱状电极之间，且电连接第一柱状电极和第二柱状电极，其中整体图形化相变层位于一平面结构上。下电极电连接第一柱状电极，及上电极电连接第二柱状电极。本发明的图形化相变层形成于水平面上，因此，图形化相变层整体为一平面，与传统形成于沟槽的相变层相比电流路径较短，且缺陷较少。另外，相变层和电极的接触区域由图形化相变层的厚度决定，可突破曝光极限尺寸。另外，本发明工艺步骤的光掩模数和光刻步骤数与现有的水平相变存储器相比少，工艺较简单。
Description
技术领域
本发明涉及一种存储器元件及其制造方法，且特别是涉及一种相变存储器元件及其制造方法。
背景技术
相变存储器具有速度、功率、容量、可靠度、工艺整合度、以及成本等具竞争力的特性，适合用来作为较高密度的独立式或嵌入式的存储器应用。由于相变存储器技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的静态存储器SRAM与动态随机存储器DRAM等易失存储器与闪存Flash等非易失存储器技术，可望成为未来极有潜力的新世代半导体存储器。
图1A绘示现有T型结构的相变存储器，如图1A所示，现有T型结构的相变存储器依序包括下电极102、下接触拴塞104、相变层106、上接触拴塞108和上电极110，其中柱状的下接触拴塞104为加热电极，其和相变层106接触，下接触拴塞104和相变层106的接触面积由下接触拴塞104的尺寸大小决定，而尺寸的缩小由黄光光刻的极限决定，因此，尺寸微缩相对较不易。
此外，现有技术亦披露了水平结构的相变存储器，如图1B所示，加热电极112采用水平设置，如此，加热电极112的尺寸大小由形成加热电极112的薄膜厚度决定，可不受黄光光刻极限的限定，然而，此工艺的相变材料114以填洞工艺沉积，与加热电极112接触的可靠度、均匀性均不理想，另外，加热电极112必须选择高电阻材料以利加热效率，但由于加热电极112路径长，导通过程会有过大的功率损耗，此外，电流在相变材料层114内的流通路径也较长，同样造成过大的功率损耗，又另外，此水平结构相变存储器的使用光掩模数比传统T型多一至两道、制作成本较高。
US 6,867,425披露了一种侧向式相变存储器元件，如图1C所示，其在基板150上形成电极材料并加以图形化，并利用图形化之后的电极152、153作为相变材料154上电流流通的两个电极152、153，而相变材料154和图形化之后的电极152、153间隔以介电层156，且由介电材料组成的保护层158覆盖相变材料154。此侧向式相变存储器元件的好处是可通过侧向式接触来降低操作电流，且通过两个电极间距的缩短可减少电流流经相变材料的路径，进而可降低元件操作时的功率损耗，然而其亦不可避免以下缺点：相变材料同样以填洞工艺来沉积，在与加热电极接触的可靠度、均匀性一样不理想，且为了缩短电极间距离，造成更严重的填洞困境。加热电极必须选择高电阻材料以利加热效率，但加热电极路径比上述现有技术更长，造成更大的功率损耗。加热电极之外，仍须在水平面的两侧的额外的导通电极，存储器单一将占据庞大面积。使用光掩模数比传统T型多一道、制作成本较高。
发明内容
根据上述问题，本发明的主要目的为提供一相变存储器元件，与传统形成于沟槽的相变层相比可具有较短电流路径，且具有较少缺陷。另外，相变层和电极的接触区域由图形化相变层的厚度决定，可突破曝光极限尺寸。
本发明提供一种相变存储器元件。第一柱状电极和第二柱状电极沿水平方向排列。图形化相变层位于第一柱状电极和第二柱状电极之间，且电连接第一柱状电极和第二柱状电极，其中整体图形化相变层位于一平面结构上。下电极电连接第一柱状电极，及上电极电连接第二柱状电极。
本发明提供一种相变存储器元件的制造方法。首先，提供基底，基底包括源极和漏极。其后，形成电连接漏极的多个金属导线和插塞；在金属导线或插塞上形成位于第一介电层中的下电极。接着，在下电极和第一介电层上形成位于第二介电层中的第一柱状电极下半部和第二柱状电极下半部，其中第一柱状电极下半部电连接下电极；在部分第一柱状电极下半部、部分第二柱状电极下半部和部分第二介电层上形成图形化相变层。后续，在第一柱状电极下半部、第二柱状电极下半部和部分图形化相变层上，形成位于第三介电层中的第一柱状电极上半部和第二柱状电极上半部，以形成第一柱状电极和第二柱状电极，其中图形化相变层延伸入第一柱状电极和第二柱状电极中。后续，形成电连接部分第二柱状电极上半部的上电极。
本发明提供一种相变存储器元件的制造方法。首先，提供基底，基底包括源极和漏极；形成电连接漏极的多个金属导线和插塞。接着，在金属导线或插塞上形成位于第一介电层中的下电极，在下电极和第一介电层上形成第二介电层。后续，在第二介电层上形成相变层，在相变层和第二介电层上形成第三介电层。其后，在第三介电层上形成图形化的光致抗蚀剂层；以图形化的光致抗蚀剂层为掩模，蚀刻第二介电层和第三介电层，以形成至少两开口，其中开口贯穿部分的相变层。接下来，将导电材料填入开口，以形成至少两柱状电极。
本发明提供一种相变存储器元件的制造方法。首先，提供基底，基底包括源极和漏极；形成电连接漏极的多个金属导线和插塞。接着，在金属导线或插塞上形成位于第一介电层中的下电极，在下电极和第一介电层上形成第二介电层。后续，在第二介电层上形成相变层；在相变层和第二介电层上形成第三介电层。接下来，图形化相变层。其后，在第三介电层上形成图形化的光致抗蚀剂层；以图形化的光致抗蚀剂层为掩模，蚀刻第二介电层和第三介电层，以形成至少两开口，其中开口贯穿部分的图形化相变层。接下来，将导电材料填入开口，以形成至少两柱状电极，如此，图形化相变层位于两柱状电极间，且侧接两柱状电极。
附图说明
图1A绘示现有T型结构的相变存储器。
图1B绘示现有水平结构的相变存储器。
图1C绘示现有侧向式相变存储器示意图。
图2A～图2E揭示本发明一实施例相变存储器的制造流程的剖面图。
图3为揭示本发明一实施例相变存储器的平面图。
图4A～图4E为揭示本发明另一实施例相变存储器的制造流程的剖面图。
图5A～图5E为揭示本发明又一实施例相变存储器的制造流程的剖面图。
图6为揭示本发明另一实施例相变存储器的平面图。
简单符号说明
102～下电极；
104～下接触拴塞；
106～相变层；
108～上接触拴塞；
110～上电极；
112～加热电极；
114～相变材料；
150～基板；
152～电极；
153～电极；
154～相变材料；
156～介电层；
158～保护层；
200～基底；
202～有源区；
204～栅极；
206～源极区；
208～漏极区；
210～第一层金属导线；
212～第二层金属导线；
214～第一插塞；
216～第三层金属导线；
218～第二插塞；
220～第三插塞；
222～层间介电层；
224～第一介电层；
226～下电极；
228～第二介电层；
230～柱状电极下半部；
232～图形化相变层；
234～第三介电层；
236～柱状电极上半部；
240～柱状电极；
242～第四介电层；
244～上电极；
404～第一介电层；
402～下电极；
406～第二介电层；
408～图形化相变层；
410～第三介电层；
412～定义光致抗蚀剂层；
414～柱状电极；
416～第四介电层；
418～上电极；
502～第一介电层；
504～下电极；
506～第二介电层；
508～相变层；
510～第三介电层；
512～光致抗蚀剂层；
514～开口；
516～柱状电极；
518～第四介电层；
520～上电极。
具体实施方式
图2A～图2E为揭示本发明一实施例相变存储器的制造流程的剖面图，首先，请参照图2A，提供基底200，基底200包括有源区202，有源区202上形成有栅极204，栅极204两侧分别形成有掺杂的源极区206和漏极区208，源极区206、漏极区208和栅极204分别和对应的第一层金属导线210接触，第二层金属导线212通过第一插塞214和第一层金属导线210接触，第三层金属导线216通过第二插塞218和第二层金属导线212接触，第三层金属导线216上形成有第三插塞220，而上述金属导线和插塞间以层间介电层222隔离。
其后，在第三插塞220上形成由氮化硅、氧化硅或氮氧化硅组成的第一介电层224，接下来，以第一道光掩模进行光刻蚀刻，在第一介电层224中形成开口，其后沉积并回蚀刻例如TiN、TaN或TiW的导电材料，以在开口中形成下电极226。
请参照图2B，在下电极226和第一介电层224上形成由氮化硅、氧化硅或氮氧化硅组成的第二介电层228，接下来，以第二道光掩模进行光刻蚀刻，在第二介电层228中形成至少两开口，其后，沉积并回蚀刻例如W或TiAlN的耐火金属、低热传导系数金属、相变记忆材料或硫族化合物，以在开口中形成柱状电极下半部230。
请参照图2C，在柱状电极下半部230和第二介电层228上均厚性地沉积由Ag、In、Te、Sb、Ge或其组合组成的相变层，相变层可以包括Ge-Te-Sb的三元硫族化合物(例如GeTe-Sb2Te3)、或Sb-Te各比例混成的二元组成硫族化合物，其中硫族化合物掺杂包括Cr，Fe，Ni及前述对应的混合物，或Bi，Pb，Sn，As，S，Si，P，O及前述对应的混合物。
接着，以第二道光掩模进行光刻蚀刻，图形化相变层以形成跨接两相邻的柱状电极下半部230的图形化相变层232。
请参照图2D，在图形化相变层232、第二介电层228和柱状电极下半部230上形成由氮化硅、氧化硅或氮氧化硅组成的第三介电层234，接下来，以上述的原第二道光掩模进行光刻蚀刻工艺，在第三介电层234中形成至少两开口，分别暴露对应的柱状电极下半部230，需注意的是蚀刻步骤需保留图形化相变层232，在本发明的优选实施例中，此蚀刻工艺对第三介电层234和图形化相变层232的选择比大于10，并且以曝光定义开口时，开口和对应的柱状电极下半部230的偏移量不可太大，其后沉积并回蚀刻例如W或TiAlN的耐火金属、低热传导系数金属、相变记忆材料或硫族化合物，以在开口中形成柱状电极上半部236，如此，柱状电极下半部230和柱状电极上半部236构成柱状电极240，优选地，两柱状电极240位于同一层，且图形化相变层232延伸入柱状电极240中。
请参照图2E，在柱状电极240上形成由氮化硅、氧化硅或氮氧化硅组成的第四介电层242，接下来，以第四道光掩模进行光刻蚀刻，在第四介电层242中形成开口，其后沉积并回蚀刻例如TiN、TaN或TiW的导电材料，以在开口中形成上电极244，如此，即可完成本实例的相变存储器的主要元件的制作，值得注意的是，本发明此实施例的相变存储器的相关工艺仅用到4道光掩模和4个光刻工艺步骤，与现有的水平相变存储器工艺相比，可减少1道光掩模和1个光刻工艺步骤。
图3为揭示本发明一实施例相变存储器的平面图，请参照图2E和图3，图形化相变层232形成于一平面上，因此，图形化相变层232整体为一平面，与传统形成于沟槽的相变层相比可具有较短电流路径，且具有较少缺陷。另外，相变层和电极的接触区域由图形化相变层232的厚度决定，可突破曝光极限尺寸。
图4A～图4E为揭示本发明一实施例相变存储器的制造流程的剖面图，其中位于下电极下方的结构和上述实施例相似，相同的部分在此实施例中采用和上述实施例相同的标号。首先，请参照图4A，提供基底200，基底200包括有源区202，有源区202上形成有栅极204，栅极204两侧分别形成有掺杂的源极206和漏极区208，源极区206、漏极区208和栅极204分别和对应的第一层金属导线210接触，第二层金属导线212通过第一插塞214和第一层金属导线210接触，第三层金属导线216通过第二插塞218和第二层金属导线212接触，第三层金属导线216上形成有第三插塞220，而上述金属导线和插塞间以层间介电层222隔离。
其后，在第三插塞220上形成由氮化硅、氧化硅或氮氧化硅组成的第一介电层404，接下来，以第一道光掩模进行光刻蚀刻，在第一介电层404中形成开口，其后沉积并回蚀刻例如TiN、TaN或TiW的导电材料，以在开口中形成下电极402。
请参照图4B，在第下电极402和第一介电层404上形成氮化硅、氧化硅或氮氧化硅所组成的第二介电层406，接下来，在第二介电层406上均厚性地沉积例如GeTe-Sb2Te3的三元组成硫族化合物、或Sb-Te各比例混成的二元组成硫族化合物的相变层，接着，以第二道光掩模进行光刻蚀刻，定义相变层以形成图形化相变层408。
请参照图4C，在图形化相变层408和第二介电层406上形成由氮化硅、氧化硅或氮氧化硅组成的第三介电层410，接下来，在第三介电层410上涂布光致抗蚀剂层412，并以第三道光掩模定义光致抗蚀剂层412。
请参照图4D，以定义后的光致抗蚀剂层412为掩模，进行光刻蚀刻，在第三介电层410和第二介电层406中形成至少两开口，分别贯穿图形化相变层408的两侧，暴露上电极402或第一介电层404，其后，沉积并回蚀刻例如W或TiAlN的耐火金属、低热传导系数金属、相变记忆材料或硫族化合物，以在开口中形成柱状电极414，优选地，两柱状电极414位于同一层，而图形化相变层408接触柱状电极414的垂直侧壁。
请参照图4E，在柱状电极414上形成由氮化硅、氧化硅或氮氧化硅组成的第四介电层416，接下来，以第四道光掩模进行光刻蚀刻，在第四介电层416中形成开口，其后沉积并回蚀刻例如TiN、TaN或TiW的导电材料，以在开口中形成上电极418。值得注意的是，本发明此实施例的相变存储器的相关工艺仅用到4道光掩模和3个光刻工艺步骤，相较于现有的水平相变存储器工艺，可减少1道光掩模和2个光刻工艺步骤。
图5A～图5E为揭示本发明一实施例相变存储器的制造流程的剖面图，其中位于下电极下方的结构和上述实施例相似，相同的部分在此实施例中采用和上述实施例相同的标号。首先，请参照图5A，提供基底200，基底200包括有源区202，有源区202上形成有位于栅极介电层上的栅极204，栅极204两侧分别形成有掺杂的源极206和漏极区208，源极区206、漏极区208和栅极204分别和对应的第一层金属导线210接触，第二层金属导线212通过第一插塞214和第一层金属导线210接触，第三层金属导线216通过第二插塞218和第二层金属导线212接触，第三层金属导线216上形成有第三插塞220，而上述金属导线和插塞间以层间介电层222隔离。
其后，在第三插塞220上形成由氮化硅、氧化硅或氮氧化硅组成的第一介电层502，接下来，以第一道光掩模进行光刻蚀刻，在第一介电层502中形成开口，其后沉积并回蚀刻例如TiN、TaN或TiW的导电材料，以在开口中形成下电极504。
请参照图5B，在第下电极504和第一介电层502上形成由氮化硅、氧化硅或氮氧化硅组成的第二介电层506，接下来，在第二介电层506上均厚性的沉积例如GeTe-Sb2Te3的三元组成硫族化合物、或Sb-Te各比例混成的二元组成硫族化合物的相变层508，其后，在相变层508上形成由氮化硅、氧化硅或氮氧化硅组成的第三介电层510。
请参照图5C，在第三介电层510上涂布光致抗蚀剂层512，并以第三道光掩模定义光致抗蚀剂层512，接着，以定义后的光致抗蚀剂层512为掩模，进行蚀刻工艺，在第二介电层506和第三介电层510中形成至少两开口514，其中开口514贯穿相变层508，并暴露上电极504或第一介电层502，其后，请参照图5D，沉积并回蚀刻例如W或TiAlN的耐火金属、低热传导系数金属、相变记忆材料或硫族化合物，以在开口514中形成柱状电极516，而相变层508接触柱状电极516的两侧垂直侧壁。
请参照图5E，在柱状电极516上形成由氮化硅、氧化硅或氮氧化硅组成的第四介电层518，接下来，以第三道光掩模进行光刻蚀刻，在第四介电层518中形成开口，其后沉积并回蚀刻例如TiN、TaN或TiW的导电材料，以在开口中形成上电极520。图6为揭示本发明上述实施例相变存储器的平面图，请参照图5E和图6，相变层508形成于一平面上，且全面式地包围柱状电极516且接触之。
值得注意的是，本发明此实施例的相变存储器的相关工艺仅用到3道光掩模和3个光刻工艺步骤，相较于现有的水平相变存储器工艺，可减少2道光掩模和2个光刻工艺步骤。
另外，本发明上述的相变存储器元件可连接至例如包括MOSFET晶体管、BJT晶体管和二极管的驱动元件。
根据上述实施例，本发明实施例的图形化相变层形成于水平面上，因此，图形化相变层整体为一平面，较传统形成于沟槽的相变层的电流路径较短，且缺陷较少。另外，相变层和电极的接触区域由图形化相变层的厚度决定，可突破曝光极限尺寸。另外，本发明工艺步骤的光掩模数和光刻步骤数与现有的水平相变存储器相比少，工艺较简单。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以权利要求所界定者为准。
Claims (20)
1、一种相变存储器元件，包括：
沿水平方向排列的第一柱状电极和第二柱状电极；
相变层，位于所述第一柱状电极和所述第二柱状电极之间，且电连接所述第一柱状电极和所述第二柱状电极，其中整体相变层位于平面结构上；
下电极，电连接所述第一柱状电极；及
上电极，电连接所述第二柱状电极。
2、如权利要求1所述的相变存储器元件，其中所述相变层进行图案化定义，以形成图形化相变层。
3、如权利要求2所述的相变存储器元件，其中所述图形化相变层延伸入所述第一柱状电极和所述第二柱状电极中。
4、如权利要求2所述的相变存储器元件，其中所述图形化相变层仅接触所述第一柱状电极和所述第二柱状电极的侧壁表面。
5、如权利要求1所述的相变存储器元件，还包括连接至所述相变存储器元件的驱动元件。
6、如权利要求1所述的相变存储器元件，其中所述相变层包括硫族化合物。
7、如权利要求6所述的相变存储器元件，其中所述硫族化合物包括Ge-Te-Sb的三元硫族化合物。
8、如权利要求6所述的相变存储器元件，其中硫族化合物掺杂包括Cr、Fe、Ni及前述对应的混合物，或Bi、Pb、Sn、As、S、Si、P、O及前述对应的混合物。
9、如权利要求1所述的相变存储器元件，其中所述第一柱状电极和所述第二柱状电极由耐火金属、低热传导系数金属或相变记忆材料组成。
10、如权利要求1所述的相变存储器元件，其中所述第一柱状电极和所述第二柱状电极为W、TiAlN或硫族化合物。
11、如权利要求1所述的相变存储器元件，其中所述第一柱状电极和所述第二柱状电极位于同一层。
12、一种相变存储器元件的制造方法，包括：
提供包括源极和漏极的基底；
形成电连接所述漏极的多个金属导线和插塞；
在所述些金属导线或插塞上形成位于第一介电层中的下电极；
在所述下电极和所述第一介电层上，形成位于第二介电层中的第一柱状电极下半部和第二柱状电极下半部，其中所述第一柱状电极下半部电连接所述下电极；
在部分所述第一柱状电极下半部、部分所述第二柱状电极下半部和部分所述第二介电层上形成图形化相变层；
在所述第一柱状电极下半部、所述第二柱状电极下半部和部分所述图形化相变层上，形成位于第三介电层中的第一柱状电极上半部和第二柱状电极上半部，以形成第一柱状电极和第二柱状电极，其中所述图形化相变层延伸入所述第一柱状电极和所述第二柱状电极中；及
形成电连接部分所述第二柱状电极上半部的上电极。
13、如权利要求12所述的相变存储器元件的制造方法，其中在部分所述第一柱状电极下半部、部分所述第二柱状电极下半部和部分所述第二介电层上形成图形化相变层的步骤包括：
在所述第一柱状电极下半部、所述第二柱状电极下半部和所述第二介电层上形成相变层；及
图形化所述相变层以形成图形化相变层，跨接所述第一柱状电极下半部和所述第二柱状电极下半部。
14、如权利要求12所述的相变存储器元件的制造方法，其中在所述第一柱状电极下半部、所述第二柱状电极下半部和部分所述图形化相变层上，形成位于第三介电层中的第一柱状电极上半部和第二柱状电极上半部的步骤包括：
在所述第一柱状电极下半部、所述第二柱状电极下半部和所述图形化相变层上形成第三介电层；
在所述第三介电层上沉积图形化光致抗蚀剂；
以所述图形化光致抗蚀剂为掩模，蚀刻所述第三介电层，以形成分别暴露所述第一柱状电极下半部和所述第二柱状电极下半部的两开口；及
在所述些开口中沉积导电材料，以在所述第一柱状电极下半部和所述第二柱状电极下半部上分别形成第一柱状电极上半部和第二柱状电极上半部，其中所述第一柱状电极上半部和所述第一柱状电极下半部构成第一柱状电极，所述第二柱状电极上半部和所述第二柱状电极下半部构成第二柱状电极。
15、如权利要求14所述的相变存储器元件的制造方法，其中所述蚀刻所述第三介电层的蚀刻工艺对所述第三介电层和所述图形化相变层的选择比大于10。
16、如权利要求12所述的相变存储器元件的制造方法，其中所述相变层包括硫族化合物。
17、如权利要求16所述的相变存储器元件的制造方法，其中所述硫族化合物包括Ge-Te-Sb的三元硫族化合物。
18、如权利要求16所述的相变存储器元件的制造方法，其中所述硫族化合物掺杂包括Cr、Fe、Ni及前述对应的混合物，或Bi、Pb、Sn、As、S、Si、P、O及前述对应的混合物。
19、如权利要求12所述的相变存储器元件的制造方法，其中所述第一柱状电极和所述第二柱状电极由耐火金属或低热传导系数金属组成。
20、如权利要求12所述的相变存储器元件的制造方法，其中所述第一柱状电极和所述第二柱状电极为W或TiAlN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100940440A CN100524877C (zh) | 2006-06-22 | 2006-06-22 | 相变存储器元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100940440A CN100524877C (zh) | 2006-06-22 | 2006-06-22 | 相变存储器元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101093872A true CN101093872A (zh) | 2007-12-26 |
| CN100524877C CN100524877C (zh) | 2009-08-05 |
Family
ID=38991983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100940440A Expired - Fee Related CN100524877C (zh) | 2006-06-22 | 2006-06-22 | 相变存储器元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100524877C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872788A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d存储器阵列及其制造方法 |
| CN102214638A (zh) * | 2010-04-06 | 2011-10-12 | 旺宏电子股份有限公司 | 集成电路三维存储器阵列及制造方法 |
| CN101872778B (zh) * | 2009-04-27 | 2012-05-02 | 旺宏电子股份有限公司 | 集成电路3d相变存储器阵列及制造方法 |
| CN101789491B (zh) * | 2010-02-08 | 2012-05-09 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元结构、其制备方法及相变存储阵列制备方法 |
| CN103094201A (zh) * | 2011-11-04 | 2013-05-08 | 旺宏电子股份有限公司 | 存储器装置及其制造方法 |
| CN105405971A (zh) * | 2015-12-04 | 2016-03-16 | 宁波时代全芯科技有限公司 | 相变化记忆体及其制造方法 |
-
2006
- 2006-06-22 CN CNB2006100940440A patent/CN100524877C/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872788A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d存储器阵列及其制造方法 |
| CN101872778B (zh) * | 2009-04-27 | 2012-05-02 | 旺宏电子股份有限公司 | 集成电路3d相变存储器阵列及制造方法 |
| CN101789491B (zh) * | 2010-02-08 | 2012-05-09 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元结构、其制备方法及相变存储阵列制备方法 |
| CN102214638A (zh) * | 2010-04-06 | 2011-10-12 | 旺宏电子股份有限公司 | 集成电路三维存储器阵列及制造方法 |
| CN103094201A (zh) * | 2011-11-04 | 2013-05-08 | 旺宏电子股份有限公司 | 存储器装置及其制造方法 |
| CN103094201B (zh) * | 2011-11-04 | 2015-05-06 | 旺宏电子股份有限公司 | 存储器装置及其制造方法 |
| CN105405971A (zh) * | 2015-12-04 | 2016-03-16 | 宁波时代全芯科技有限公司 | 相变化记忆体及其制造方法 |
| CN105405971B (zh) * | 2015-12-04 | 2018-02-06 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
| CN107833967A (zh) * | 2015-12-04 | 2018-03-23 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100524877C (zh) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7670871B2 (en) | Method of fabricating a phase-change memory | |
| US7964862B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| KR100973273B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| US10573807B2 (en) | Phase change memory element | |
| KR100650753B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060128378A (ko) | 상변환 기억 소자의 제조방법 | |
| CN100524877C (zh) | 相变存储器元件及其制造方法 | |
| KR100929639B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20070285962A1 (en) | Phase change memory device and fabrication method thereof | |
| US11476417B2 (en) | Phase change memory and method of fabricating the same | |
| CN100530738C (zh) | 相变存储单元结构及其制造方法 | |
| KR100651756B1 (ko) | 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법 | |
| GB2253938A (en) | Interconnection structure in semiconductor device and the method thereof | |
| US7569909B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| KR100997783B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN100378952C (zh) | 半导体元件及具有金属硅化物的导线的制造方法 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| US20240276891A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8093632B2 (en) | Phase change memory device accounting for volume change of phase change material and method for manufacturing the same | |
| CN101241877A (zh) | 快闪存储器件及其制造方法 | |
| US20090101880A1 (en) | Phase change memory devices and methods for fabricating the same | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20090114149A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20090090203A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100702 Address after: Hsinchu County of Taiwan Patentee after: Industrial Technology Research Institute Address before: Hsinchu County, Taiwan, China Co-patentee before: Powerchip Semiconductor Corp. Patentee before: Industrial Technology Research Institute Co-patentee before: Nanya Sci. & Tech. Co., Ltd. Co-patentee before: Maode Science and Technology Co., Ltd. Co-patentee before: Huabang Electronics Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20150622 |
|
| EXPY | Termination of patent right or utility model |