CN101083246A - 被动元件的电性连接布局结构 - Google Patents

被动元件的电性连接布局结构 Download PDF

Info

Publication number
CN101083246A
CN101083246A CN 200610084688 CN200610084688A CN101083246A CN 101083246 A CN101083246 A CN 101083246A CN 200610084688 CN200610084688 CN 200610084688 CN 200610084688 A CN200610084688 A CN 200610084688A CN 101083246 A CN101083246 A CN 101083246A
Authority
CN
China
Prior art keywords
passive device
electric connection
distributing structure
substrate
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610084688
Other languages
English (en)
Inventor
范文纲
韦啟锌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN 200610084688 priority Critical patent/CN101083246A/zh
Publication of CN101083246A publication Critical patent/CN101083246A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开一种被动元件的电性连接布局结构,该被动元件的电性连接布局结构应用在一基片中,该被动元件的电性连接布局结构包括:基片,具有线路层;焊接区,设在该基片上,且相对设置两个对应接置一被动元件的焊垫;以及至少一电性连接端,以导电线路电性连接该基片的线路层与该焊接区其中一焊垫,且垂直于该两个焊垫直线连接成的基准线。本发明的被动元件的电性连接布局结构,可避免该被动元件在焊接时在基准线方向受力不均,并可防止产生墓碑效应(Tombstone effect),从而提高产品质量和布局设计的灵活性。

Description

被动元件的电性连接布局结构
技术领域
本发明是关于一种被动元件的电性连接布局结构,特别是关于一种应用在基片中,防止被动元件在焊接时产生墓碑效应(Tombstoneeffect)的电性连接布局结构。
背景技术
由于半导体工序的进步以及半导体芯片电性功能不断提高,使得半导体装置的发展趋于高度集成化。电子产品在高功能及高速化的趋势下,需在半导体封装件上布设例如电阻器(Resistors)、电容器(Capacitors)或电感器(Inductors)等被动元件(Passive component),消除噪声与稳定电路,提高或稳定电子产品的电性功能。
目前,多个被动元件安置在基片表面,该基片可以是一般印刷电路板(Printed Circuit Board,PCB)或半导体芯片封装基片,为避免该被动元件阻碍半导体芯片与多个焊接垫(Bonding fingers)间的电性连接,传统上多将该被动元件安置在印刷电路板的角端位置,并利用现有表面贴装技术(Surface-Mounting Technology,SMT)将该被动元件通过焊接剂(Solder paste)固接在该基片预设焊接位置的焊垫(Solder Pad)上,电性连接到电路板。并且,通过设在该焊垫侧旁的例如导电通孔(Via)可将该被动元件电性连接到该基片的电源层、接地层或其它线路的线路层。
图1是现有应用在基片被动元件的电性连接布局结构。如图所示,该基片1的预设焊接区10提供相对设置两个且有一定间距的焊垫100、102,对应接置该被动元件110,为使该焊接的被动元件110可电性连接于基片1的电源层、接地或其它线路的线路层120,或其它电子元件,在该焊接区10的其中一个焊垫100、且对应平行于该另一个焊垫102直线连接构成的基准线两端上,设有一导电通孔(Via)的电性连接端20,并通过一宽导电线路130电性连接到该焊垫100,在另一端的焊垫102以一细导电线路140电性连接到其它信号线。
但是,上述电性连接布局结构,如该导电通孔(Via)的电性连接端20、焊垫100、102及细导电线路140同在一基准线,当以回焊(Reflow-Soldering)工序将该被动元件110焊接到该预设焊接区10的对应焊垫100、102上时,该电性连接的该焊垫100的宽导电线路130会因其线宽较大可能有偷锡作用,将焊接剂从焊垫100吸引到宽导电线路130上,引起两侧焊接剂因剂量及熔化状态不一致,使该被动元件110的两端受到焊粘剂的拉力不一致,如图所示箭头A1、A2方向,其中该粗导线130比细导线140具有较大的拉压力,容易产生墓碑效应(Tombstone effect),使该被动元件110翘起,甚至使该被动元件110翘起的一端无法电性连接该焊垫102;另外,该宽导电线路130及细导电线路140具有近似于散热片的作用,在回焊期间可将热量从焊垫100带走,该宽导电线路130比另一端细导电线路140的散热更快;这样,会造成两个焊垫冷却速度不一,也容易产生墓碑效应。
图2是该被动元件110例如为电容器电性连接在电源端及接地端的应用例;在该焊垫100、102平行于该基准线处,个别设有电性连接端22、24,供其个别电性连接到电源端及接地端(未标出)。但是该连接端22、24设在该焊垫100、102的侧端,且对应平行于该基准线,使该连接端22、24两者之间距离较长,导致电感效应过大,降低该电容器的电容效应,从而影响产品质量。
因此,如何提出一种可避免现有技术中的缺点,在该被动元件焊接到基片时,防止发生墓碑现象,提高被动元件的焊接效果;同时提高某一类被动元件的电性质量,从而提高产品质量的被动元件的电性连接布局结构,已成为目前业界亟待解决的问题。
发明内容
为克服上述现有技术的缺点,本发明的主要目的在于提供一种被动元件的电性连接布局结构,使该被动元件在焊接时避免产生墓碑效应。
本发明的另一目的在于提供一种被动元件的电性连接布局结构,提高被动元件的电性连接质量。
本发明的再一目的在于提供一种被动元件的电性连接布局结构,提高布局设计的灵活性。
为实现上述及其它目的,本发明提供一种被动元件的电性连接布局结构,该被动元件的电性连接布局结构应用在一基片中,该被动元件的电性连接布局结构包括:基片,具有线路层;焊接区,设在该基片上,且相对设置两个供对应接置一被动元件的焊垫;以及至少一电性连接端,以导电线路电性连接该基片的线路层与该焊接区其中一焊垫,且垂直于该两个焊垫直线连接而成的基准线,该被动元件在焊接时避免两个焊垫在基准线方向产生受力不均的情况,并防止产生墓碑效应。
其中,该焊垫设在该基片上不影响半导体芯片设置的位置,该焊垫可以矩形结构。
上述该被动元件是通过焊接剂并采用例如回焊(Reflow-Soldering)的焊接技术焊接在该基片焊垫上。该被动元件可例如是电阻器、电容器或电感器;当该被动元件是电容器且其两个焊垫单个具有对应的电性连接端时,该电性连接端同侧位于该两个焊垫直线连接的基准线侧边,可缩短两个电性连接端的间距,以降低电感效应对电容效应的影响。
上述该电性连接端是导电通孔(Via),电性连接到该基片的例如电源层、接地层或信号传输层的线路层。
本发明的被动元件的电性连接布局结构通过将该电性连接端设在焊接区两个焊垫直线连接的基准线侧边,且对应垂直于该基准线,避免该被动元件在焊接时因受力不均产生墓碑效应;同时,与现有技术相比,本发明的被动元件的电性连接布局结构,特别对于电容器的被动元件,由于该电性连接端垂直设在基准线侧边,缩短两个电性连接端的间距,可降低电感效应以增强电容效应,并可提高该被动元件电性质量及提高该产品质量。
附图说明
图1是现有应用在基片的被动元件的电性连接布局结构;
图2是采用现有被动元件的电性连接布局结构且当该被动元件是电容器的应用例;以及
图3是本发明的被动元件的电性连接布局结构实施例1的结构示意图;
图4是本发明的被动元件的电性连接布局结构实施例2的结构示意图;以及
图5是本发明的被动元件的电性连接布局结构实施例3的结构示意图。
具体实施方式
实施例1
图3是本发明的被动元件的电性连接布局结构实施例1的示意图;如图所示,本发明的被动元件的电性连接布局结构应用在一基片3中,该被动元件的电性连接布局结构包括:具有线路层的基片3;设在该基片3上焊接区30,相对设置两个对应接置一被动元件310的焊垫;以及至少一电性连接端40,以导电线路电性连接该基片3的线路层与该焊接区30其中一焊垫,且垂直于该两个焊垫直线连接成的基准线。在该焊接区30中接置被动元件310。在本实施例中,该基片3可以是印刷电路板(Printed Circuit Board,PCB)或接置半导体芯片的封装基片,该被动元件310可以是电阻器、电容器或电感器等元件。
该焊接区30设在该基片3上,相对设置两个焊垫300、302,对应接置该被动元件310。在本实施例中,该焊垫300、302设在该基片3不影响半导体芯片设置的位置,且依该基片3所需接置的被动元件310数量而定,并可以是矩形结构。在该焊接区30的两个焊垫300、302直线接连的基准线侧边,设有垂直该基准线的电性连接端40,且该电性连接端40电性连接该焊垫300,另一电性连接垫302电性连接一导线340,将该焊接电性连接在电性连接垫300、302上的被动元件310,通过该电性连接端40而电性连接到该基片3的线路层320。在本实施例中,该电性连接端40垂直设在该两个焊垫300、302构成的基准线的侧边,并经由一粗导电线路330电性连接到该焊垫300,另一焊垫302通过一细导电线路340电性连接在其它线路层或电子元件(未标出);其中该电性连接端40可以是导电通孔(Via),该线路层320可以是电源层、接地层或信号传输层,但并不以此为限。
当该被动元件310以回焊(Reflow-Soldering)工序焊接到该焊接区30的对应焊垫300、302时,因对应该焊垫300的粗导电线路330处于焊接剂受热时产生的拉压力而垂直于该两个焊垫300、302直线连接的基准线,如图所示箭头B方向,使该焊垫300、302的受力方向呈垂直向,与现有技术中拉压力是平行共线且相对的情况相比,可避免受力不均而产生的墓碑现象。
实施例2
图4是本发明的被动元件的电性连接布局结构实施例2的结构示意图。其中,与实施例1相同或近似的元件以相同或近似的元件符号表示,并省略详细叙述,以使本案说明更清楚易懂。
在本实施例中,该被动元件是电容器,且该焊垫300、302是单个具有对应电性连接到电源层及接地层(未标出)的电性连接端42、44,其中,该电性连接端42、44垂直设在该两个焊垫300、302直线连接的基准线同侧边,且它是单个通过导电线路332、334电性连接到该焊垫300、302。
当该被动元件310焊接在该焊接区30的对应焊垫300、302时,因该焊垫300、302所受的拉压力垂直于该两个焊垫300、302构成的基准线,可有效防止产生墓碑现象;且该两个电性连接端42、44是同侧设在基准线侧边,可缩小该两个电性连接端42、44之间的距离,与现有技术相比,能够降低电感效应、避免影向电容效应,可提高该被动元件电性连接于基片的质量。
实施例3
图5是本发明的被动元件的电性连接布局结构实施例3的结构示意图。与上述实施例不同处在于该焊垫区30的两个焊垫300、302直线连接构成的基准线两端设有禁止打贯穿孔的标示区50,可避免在该基准线两端形成电性连接端,导致上述墓碑效应。
本发明的被动元件的电性连接布局结构,通过将该电性连接端设在焊接区两个焊垫直线连接的基准线侧边,且对应垂直于该基准线,避免该被动元件在焊接时因受力不均产生墓碑效应;与现有技术相比,特别对于电容器这样的被动元件,由于该电性连接端垂直设在基准线侧边,缩短了两个电性连接端的间距,可降低电感效应,增强电容效应,并可提高该被动元件电性质量及提高该产品的质量。

Claims (11)

1.一种被动元件的电性连接布局结构,该被动元件的电性连接布局结构应用在一基片中,其特征在于,该被动元件的电性连接布局结构包括:
基片,具有线路层;
焊接区,设在该基片上,且相对设置两个对应接置一被动元件的焊垫;以及
至少一电性连接端,以导电线路电性连接该基片的线路层与该焊接区其中一焊垫,且垂直于该两个焊垫直线连接成的基准线。
2.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该焊垫设在该基片上不影响半导体芯片设置的位置。
3.如权利要求1所述的被动元件的半导体封装结构,其特征在于,该焊垫是矩形结构。
4.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该被动元件以焊接剂接置在该基片焊垫上。
5.如权利要求4所述的被动元件的电性连接布局结构,其特征在于,该被动元件以回焊工序焊接在该基片焊垫上。
6.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该被动元件是电阻器、电容器或电感器。
7.如权利要求1或6所述的被动元件的电性连接布局结构,其特征在于,当该被动元件是电容器且其两个焊垫单个具有对应电性连接端时,可以缩短两个电性连接端的间距,并可通过连接增强电容效应。
8.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该电性连接端是导电通孔。
9.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该基片是印刷电路板或半导体芯片的封装基片。
10.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该线路层是电源层、接地层或信号传输层。
11.如权利要求1所述的被动元件的电性连接布局结构,其特征在于,该被动元件的电性连接布局结构还包括:在该焊垫区的两个焊垫直线连接成的基准线两端设有禁止打贯穿孔的标示区。
CN 200610084688 2006-05-29 2006-05-29 被动元件的电性连接布局结构 Pending CN101083246A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610084688 CN101083246A (zh) 2006-05-29 2006-05-29 被动元件的电性连接布局结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610084688 CN101083246A (zh) 2006-05-29 2006-05-29 被动元件的电性连接布局结构

Publications (1)

Publication Number Publication Date
CN101083246A true CN101083246A (zh) 2007-12-05

Family

ID=38912669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610084688 Pending CN101083246A (zh) 2006-05-29 2006-05-29 被动元件的电性连接布局结构

Country Status (1)

Country Link
CN (1) CN101083246A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378036A (zh) * 2012-04-27 2013-10-30 英飞凌科技股份有限公司 半导体器件及其制造和使用方法
WO2015051574A1 (en) * 2013-10-11 2015-04-16 Mediatek Inc. Semiconductor package
US9392696B2 (en) 2013-10-11 2016-07-12 Mediatek Inc. Semiconductor package
US9806053B2 (en) 2013-10-11 2017-10-31 Mediatek Inc. Semiconductor package
CN103974531B (zh) * 2014-05-14 2018-01-09 新华三技术有限公司 一种印刷电路板的制作方法、印刷电路板及电子器件
US10163767B2 (en) 2013-10-11 2018-12-25 Mediatek Inc. Semiconductor package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378036A (zh) * 2012-04-27 2013-10-30 英飞凌科技股份有限公司 半导体器件及其制造和使用方法
WO2015051574A1 (en) * 2013-10-11 2015-04-16 Mediatek Inc. Semiconductor package
CN104576589A (zh) * 2013-10-11 2015-04-29 联发科技股份有限公司 半导体封装
US9147664B2 (en) 2013-10-11 2015-09-29 Mediatek Inc. Semiconductor package
US9392696B2 (en) 2013-10-11 2016-07-12 Mediatek Inc. Semiconductor package
TWI571990B (zh) * 2013-10-11 2017-02-21 聯發科技股份有限公司 半導體封裝
US9806053B2 (en) 2013-10-11 2017-10-31 Mediatek Inc. Semiconductor package
US10163767B2 (en) 2013-10-11 2018-12-25 Mediatek Inc. Semiconductor package
CN103974531B (zh) * 2014-05-14 2018-01-09 新华三技术有限公司 一种印刷电路板的制作方法、印刷电路板及电子器件

Similar Documents

Publication Publication Date Title
CN107026137B (zh) 具有磁性装置的电子模块
US8593825B2 (en) Apparatus and method for vertically-structured passive components
CN101083246A (zh) 被动元件的电性连接布局结构
JP2002261402A (ja) 電子回路ユニットの回路基板
US6479755B1 (en) Printed circuit board and pad apparatus having a solder deposit
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
CN202564681U (zh) 电连接器
CN211184421U (zh) 一种印刷电路板及一种半导体装置
EP3686928B1 (en) A semiconductor device and corresponding method of manufacture
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
CN216146519U (zh) 表贴元件的连接结构
JP4699089B2 (ja) チップオンフィルム半導体装置
CN102111955B (zh) Pcb板连接结构及连接方法
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
US20110174525A1 (en) Method and Electronic Assembly to Attach a Component to a Substrate
JP2655118B2 (ja) 半導体装置
JP3012948U (ja) Bga電子部品
CN214708144U (zh) Mems传感器用pcb板
CN110087387A (zh) 接合位置准确性被改善的柔性电路板
CN220509869U (zh) 一种贴片式陶瓷电容器
JPH02159791A (ja) 電子部品の面実装方法
CN101426334B (zh) 印刷电路板的焊垫结构
CN110876236B (zh) 一种表贴型耦合器安装结构及安装方法
WO2021060161A1 (ja) モジュール
JP2004273475A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication