CN101031979A

CN101031979A - 用于在熔丝阵列上编写和读取代码的方法及装置

Info

Publication number: CN101031979A
Application number: CNA2005800328922A
Authority: CN
Inventors: 莱昂·范戈尔塞
Original assignee: Cavendish Kinetics Ltd
Current assignee: Cavendish Kinetics Ltd
Priority date: 2004-09-02
Filing date: 2005-08-31
Publication date: 2007-09-05
Also published as: WO2006024847A1; EP1787302A1; GB0419465D0; JP2008511941A; US20070201259A1

Abstract

本发明公开了一种用于将代码编写到多个二进制数据存储元件的阵列上以及从其读取代码的装置。该装置包括：移位寄存器，用于顺序接收将被写到多个数据存储元件上的二进制数据序列。该装置进一步包括控制逻辑电路，用于通过顺序读取存储在移位寄存器中的数据来确定是否将依次将数据施加至多个数据存储元件中的每一个，以及如果确定数据将被存储到相应的数据存储元件上，则将写信号施加至该数据元件。所述控制逻辑电路进一步包括用于向多个数据存储元件的阵列施加永久锁定信号，以使在已经确定了已将数据写入了需要将数据写入其中的多个元件中的每一个时，禁止对该多个元件进行另外的写入的装置。

Description

用于在熔丝阵列上编写和读取代码的方法及装置

本发明涉及特定但不是唯一的，在非易失性存储设备中利用半导体熔丝编写和读取芯片标识(CHIP ID)。

例如，可以利用表示将被存储的数据的半导体熔丝来对半导体存储器进行编写。在先的解决方案倾向于依赖对每个熔丝的固定的长的编写时间，或可选地，已经使用激光对熔丝进行编写，但是激光编写的问题在于使用其设置芯片代码可能将会非常慢。

本发明提供了一种非易失性、可编写只读阵列，该阵列可以实现编写一次、读取多次(可编程只读存储器(PROM)、一次可编程(OTP))。阵列大小可选。为了防止阵列的程序改编，可以设置锁定机构。通过使用移位寄存器建立对阵列的访问。可以仅使用例如3.3V的单电源电压进行编写。通过本发明，每位所需的编写电流可以低至3mA。位单元包括基于标准CMOS工艺上的MEMS技术的熔丝。该解决方案用于尽可能快地对大的芯片ID(例如128位)的熔丝进行编写。

根据本发明，提供了一种用于将代码编写到多个二进制数据存储元件的阵列上以及从其读取代码的装置，该装置包括：

移位寄存器，用于顺序接收将被写到多个数据存储元件上的二进制数据序列；以及

控制逻辑电路，用于通过顺序读取存储在移位寄存器上的数据来确定数据是否将被依次施加至多个数据存储元件中的每一个，以及如果确定了数据将被存储到相应的数据存储元件上，则将写信号施加至该数据元件；控制逻辑电路还包括用于向多个数据存储元件的阵列施加永久锁定信号，以使在已经确定了数据已经被写入需要将数据写入其中的多个元件中的每一个时，禁止对该多个元件进行另外的写入的装置。

本发明的一些区别特征包括：非易失性；在现场一次可编写；在读模式下，可以以高达100MHz的时钟频率运行，在编写模式下，可以以高达1MHz的时钟频率运行；其可使用单电压电源而无需任何其他的高电压；具有小的位单元大小；可以以1位为一级将ID位数选择为多至256位或更高；可以通过同步移位寄存器进行连接；每位的最大编写时间达到10μs(时钟周期为1MHz)；可以以0.35μm的厚度装配在CMOS上。

本发明克服了现有技术的局限，并为完整的芯片ID提供了更快的芯片标识的编写时间。这是通过利用预定的一段时间重复访问阵列中的熔丝，来评估在对下个熔丝采样之前熔丝是否已经熔断来实现的。

本发明还对完整的芯片ID编写具有较低的功率消耗。这是通过一次熔断一根熔丝来实现的，这与根据现有技术的解决方案中的同时熔断多根熔丝相反。

另外一个优点在于由更短的测试仪使用时间带来的更低的成本。下面将参照附图描述本发明的实例，在附图中：

图1是示出根据本发明的芯片标识电路的示意性框图；

图2A是示出图1的电路中的控制信号的时序的时序图；

图2B是示出图1的移位寄存器的构造的示意图；

图3是示出图1的熔丝阵列的示意性电路图；

图4是示出在数据写入期间图1的电路的全部操作的流程图；

图5是示出图1的电路的全部操作的流程图；以及

图6和图7是分别示出在写入和读取期间图1的电路的操作的时序图。

图1示出了根据本发明的芯片标识电路的三个主要部分。参照图1，根据本发明的装置1用于对芯片上的代码进行编写和读取，这些代码用于存储与芯片的标识代码一致的数据。装置1包含一行电子熔丝2，每个标号3的熔断或未熔断的特征(见图3)，代表将被存储的数据代码中的“0”或“1”。从图3还可以看出，每个熔丝3都具有与其相连的晶体管4，晶体管4可以接收信号以使相应的标号3根据需要熔断。装置1还包括在图2B中更加详细地示出的移位寄存器5。与移位寄存器5相连的是控制逻辑电路6，控制逻辑电路6向移位寄存器5提供控制信号。下面将进一步描述那些控制信号，以及图2A、图6、和图7中所示的信号的示例性定时。

本发明的一个目的在于在芯片上分配bn：b0，b1......bn-1形式的n位识别码。在图1中的本发明的实例中，为芯片分配了8位的代码，例如，10110100(b7，......，b0)。为了将该芯片ID代码分配到芯片上，必须采取两个主要步骤，即，对芯片ID进行编写以及读出该芯片ID。这可以在加工完成后(即，在工厂中装配完晶片之后)实现；或者在将芯片ID用于诸如移动电话设备的应用中的现场(在加工之后或者在现场)。在三个阶段中都出现了第一步骤。

本发明使用户在处理之后或在现场操作期间，能够具有对芯片ID进行编写和读取的通道(access)。多数情况下，在加工之后对芯片ID进行编写，因此在现场仅执行读取操作。

使用应用的顺序是：

1.对芯片ID进行编写

2.读取芯片ID

本发明的编写步骤包含三个阶段：

1.移入芯片ID数据/代码

2.对需要编写/熔断的熔丝进行编写/熔断

3.锁定编写/熔断机构

在本发明的实例中，二进制数字用于表示熔丝的状态。例如，任意的“1”表示未熔断或不应该熔断的熔丝；而“0”表示将要熔断或已经熔断的熔丝。当然，反之亦然。在编写步骤的第一个阶段期间，将芯片ID数据/代码移至串行移位寄存器中。这是通过将时钟(CLK)、SHIFT、和Serial In(SI)信号施加至与触发器电路7中相应的多个相连的熔丝的连接的输入管脚。这允许将数据与时钟信号(CLK)同步地每次移入一位。如图2a和2b的示意图中所示，每个位都与一个触发器和对应的乘法器8连接，其中在级联5中，每个触发器7的输出端都连接至下一个触发器7的输入端。随着一个位移入第一个触发器，存储在寄存器中的其他位都向前移动一位。图3示出了熔丝3和确保熔丝熔断的电路。此外，图3示出了在熔丝阵列2中的第一个晶体管4上具有与该晶体管相连的大电阻9，电阻9使得能够提供锁定信号，下面将描述其功能。

在前述的串行移位步骤之后，启动编写步骤的第二阶段，其中，将存储在串行移位寄存器中的芯片ID编写到熔丝3中。参见图4中的流程图，需要预定的一段时间来熔断熔丝。例如，可以设置控制逻辑电路6，以将10μs作为熔断/编写熔丝所需的最大时间。基于前述的ID位的值(1或0)，通过查看串行移位寄存器中的第一个ID位，控制逻辑电路6确定熔丝是否应该被熔断/编写。当不需要熔断/编写该熔丝时，算法将检查下一个ID位，直到检查了所有位。在熔丝应该被编写/熔断的情况下，控制逻辑电路6将对熔丝发出编写脉冲，并将检查在所需的时间(10μs)过去之前该熔丝是否熔断。若熔丝在所需的10μs过去之前熔断，算法将直接转到下一个熔丝。在所需的10μs过去之前熔丝未被编写/熔断时，算法将自动转到下一个熔丝，以避免系统的突停状况。然后，算法可以标记存在问题，以便丢弃、检测该芯片、或根据需要进一步加工该芯片。当检查了所有的熔丝时，算法将转到第三阶段。

所以，采用了以下步骤。首先，将ID代码串行移入寄存器中。当移位完成时系统将识别是否应当熔断第一熔丝。当第一熔丝不应该熔断时，则识别是否应该熔断下一熔丝。当熔丝应该熔断时，在熔断晶体管的栅极设置脉冲；在周期结束前检查在该周期期间熔丝是否熔断；如果是上述这种情况，则切断脉冲，并识别是否应该熔断下一熔丝。如果在给定的时间(所述的10μs)之后熔丝还未熔断，则标注存在问题，但继续进行下去并识别是否应该熔断下一熔丝。

在第3阶段期间，对编写/熔断机构设置锁，以防止用户再次对未熔断/未编写的熔丝进行编写/熔断。这是通过禁止编写/熔断熔丝的编写脉冲来完成的。当启动LOCK命令时，锁定整个编写机构并因此将完整芯片ID代码锁定到芯片上。

图6中示出了写周期信号。该图示出了可用于对芯片ID进行编写的信号。在该实例中，将要施加的时钟(CLK)具有1MHz的频率(周期＝1μs)。串行输入数据(SI)从视图的定时点起，以写入第n位(bn)开始，以写入第0位(b0)结束。在提供串行输入位期间串行移位指示符(SHIFT)将为高电平。值得注意的是，要确保SHIFT仅在多个时钟周期数期间有效，其中，该多个时钟周期数等于ID位的数量。为了指示写操作的发生，在移位周期加上两个补偿内部延迟的额外时钟周期期间，写指示符(WR)是有效的。当写处理完成时，就绪指示符(RDY)将通知熔丝被编写。尽管WR在更长的时间段中为有效不会出现问题，但在将要执行读操作时应当将WR设置为“0”。虽然可以改变时钟频率，但是应当理解，应该设计内部计数器以在期望的熔丝期间生成消逝时间(elapsedtime)信号。然而，时钟频率不应高于最大值。对完整的芯片ID进行编写所需的时间取决于ID位[n]的数量、熔断一根熔丝所需的时间、时钟周期的数量[bl]、需要熔断(0＝熔断，1＝不熔断)的熔丝数量[nb]、以及对应于周期[T_clk]的所使用的时钟频率。对于编写时间存在三种情况：

1.全部为“1”：T_prog＝{n+bl+3}T_clk

2.全部为“0”：T_prog＝{n+1+nb(bl+1)+nb}T_clk

3.其他：T_prog＝{n+2+nb(bl+1)+bl}T_clk

在考虑某些实例的情况下：

假设T_clk＝1μs，熔断一根熔丝需要4个时钟周期，所以bl＝4。

ID＝“0101”-＞T_prog＝{4+2+2(4+1)+4}1μ＝20μs (类型3)

ID＝“11111111”-＞T_prog＝{8+4+3}1μ＝15μs (类型1)

ID＝“000000”-＞T_prog＝{6+1+6(4+1)+6}1μ＝43μs (类型2)

下面将说明芯片ID的读取：

读取包括2个阶段：

1.获取串行移位寄存器中的芯片ID数据/代码

2.从串行移位寄存器中移出芯片ID数据/代码。

在第一阶段期间，给出了CAPT(获取)命令。该命令将存储在熔丝中的芯片ID数据/代码并行装载至串行移位寄存器中。

在第二阶段期间，将芯片ID数据/代码从串行移位寄存器中移出。串行移位寄存器是公知的标准设计。通过施加CLK(时钟)和SHIFT信号，用户可以在SO(串行输出)管脚从串行移位寄存器中将数据移出。

根据图5中的流程图示出了可通过本发明操作的有限状态系统400。可以在具有一个或多个状态以及控制不同状态之间转换的触发器的状态机中来表示每个状态。在本发明中，有限状态机包括多个状态：IDLE 405，SHIFT 410，BLOW 415，ADD1 420，LOCK 425，RDY 430和CAPT 435。

下面将给出对系统400的简短说明。该实例假设时钟将持续运行，示例的波形是“10110100”(b7...b0)，因此最大计数(maxcnt)是7。为了给出运行整个写周期的实例，首先从IDLE状态启动，然后使能wr(写)，这开启了从SHIFT状态到下个状态的路径。

使能n个时钟周期的移位，其中n是熔丝的数量。在该情况下n＝8。在进入状态SHIFT时，将计数值(cnt)设置为0，并指向位b0。禁止移位。通过使wr＝“1”和shift＝“0”，可以转到状态BLOW或者状态ADD1。在该情况下，b0为0，因此转到状态BLOW。这将断开编写晶体管(prog transistor)。当熔丝熔断(b1＝“1”)、或者计时器到时(elap＝“1”)的时候，转到状态ADD1。此时增加计数值(异步)，直到有一位表明其应该被设置。在本实例中，由于b1被设置为“0”，所以计数器将增加至值1。

现在，控制逻辑电路6将进入状态BLOW，这将断开熔丝b1的激励晶体管。当熔丝熔断(b1＝“1”)、或计时器到时(elap＝“1”)的时候，控制逻辑电路6转到ADD1。状态在BLOW和ADD1之间连续跳变，直到cnt＞＝maxcnt(7)。此时，控制逻辑电路6转到状态LOCK，这将熔断锁定熔丝以禁止写入。当熔丝熔断、或者计时器到时的时候，控制逻辑电路6转到状态RDY。在状态RDY中，信号表示写周期结束，并重新进入IDLE状态。

读周期像如下所述一样简单。再次以IDLE状态开始，使获取电平为高电平，以获取移位寄存器中的熔丝的当前状态。通过禁止获取，从状态CAPT返回到状态IDLE。此时，必须使wr保持低电平以防止写入(锁也将禁止该路径)。可以使能移位n个时钟周期，其中，n是熔丝的数量。在该实例中n＝8。然后，禁止移位以返回到IDLE状态。

图7中示出了读周期信号。读周期开始需要确保0将写指示符(WR)设置为“0”。此时可以给出获取指令(CAPT)。在CAPT的下降沿，可以启动移位(SHIFT)操作。延迟两个时钟周期后，在串行输出端(SO)上将数据输出。值得注意的是，要确保SHIFT仅在等于ID位数的时钟周期数期间内为有效。读取时间[T_read]仅取决于位数[n]和所使用的具有确定周期[T_clk]的时钟频率。T_read＝(n+3)T_clk。数字3来自：1个获取周期+2个延迟周期。

通过上面的描述可以理解，运行本发明的电路来以系统且高效的方式将相关识别代码写入熔丝3，而无需采用激光写入，并且本发明的电路提供了可以结合到芯片中的电路，从而不需要额外电路来将数据写入熔丝3。这意味着识别写入是快速且高效的，并且如果需要，可以在制造芯片的工厂之外的地点执行写入。

Claims

1.一种用于将代码编写到多个二进制数据存储元件的阵列上以及从其读取所述代码的装置，所述装置包括：

移位寄存器，用于顺序接收将被写到所述多个数据存储元件上的二进制数据序列；以及

控制逻辑电路，用于通过顺序地读取存储在所述移位寄存器上的数据，来确定是否将依次将数据施加至所述多个数据存储元件中的每一个，以及如果确定所述数据将被存储至相应的数据元件上，则将写信号施加至所述数据元件，所述控制逻辑电路进一步包括用于向所述多个数据存储元件的阵列施加永久锁定信号，以使在已经确定已将所述数据写入需要将所述数据写入其中的多个元件中的每一个之中时，禁止对所述多个元件进行另外的写入的装置。

2.根据权利要求1所述的装置，其中，所述控制逻辑电路进一步包括用于顺序读取存储在所述多个数据存储元件中的每一个之上的所述数据的装置。

3.根据权利要求1或2所述的装置，其中，所述多个数据存储元件分别是单独的熔丝，所述熔丝中的每一个都可以熔断以将二进制数据永久存储其上。

4.根据权利要求3所述的装置，其中，设置所述控制逻辑电路以将写信号施加给各个数据存储元件预定的固定时间段。

5.根据权利要求4所述的装置，其中，所述控制逻辑电路进一步适于检测在已经施加了所述写信号预定时间段时，熔丝是否已经熔断，以及所述控制逻辑电路进一步包括用于如果在写处理期间检测到各个熔丝中的任何一个未熔断就发出出错信号的装置。

6.一种半导体芯片，包括用于永久地存储表示所述芯片标识的数据的多个数据存储元件的阵列，并且进一步包括根据前述权利要求中任一项所述的用于将代码写到所述多个数据存储元件上以及从所述多个数据存储元件读取所述数据的装置。