CN101030355B - 显示装置及具备该显示装置的电子设备 - Google Patents
显示装置及具备该显示装置的电子设备 Download PDFInfo
- Publication number
- CN101030355B CN101030355B CN2007100849136A CN200710084913A CN101030355B CN 101030355 B CN101030355 B CN 101030355B CN 2007100849136 A CN2007100849136 A CN 2007100849136A CN 200710084913 A CN200710084913 A CN 200710084913A CN 101030355 B CN101030355 B CN 101030355B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- phase
- display device
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明的目的在于提供一种校正由输入到像素部的信号的相位偏差导致的显示缺陷的显示装置及具备该显示装置的电子设备。本发明包括为了比较被输入的两个信号的相位是否相同的相位比较电路、对在相位比较电路中检测出相位偏差的情况进行计数的计数电路、以及能够根据计数电路所计数的相位偏差移动两个信号中的一个信号的相位来输出修复了相位偏差的信号的相位移动电路。
Description
技术领域
本发明涉及显示装置。本发明特别涉及具备校正电路的显示装置,所述校正电路用来对由输入到布线的信号的延迟导致的相位偏差做补偿。另外,本发明还涉及在显示部分中具备该显示装置的电子设备。
背景技术
近年来,在如玻璃衬底等绝缘体上形成有半导体薄膜的显示装置,尤其是使用了TFT(薄膜晶体管)的有源矩阵型显示装置日益普及。在使用了TFT的有源矩阵型显示装置中,配置为矩阵形状的像素部具备几十万至几百万个TFT,通过控制各像素的点亮或不点亮,来显示图像。
在这种显示装置中,对每个像素逐一地配置有TFT,可以通过控制这些TFT的导通及截止来控制各像素的点亮或不点亮。
在上述显示装置中,可以举出模拟驱动方式(模拟灰度方式)和数字驱动方式(数字灰度方式)作为在显示多级灰度图像时所采用的驱动方式的例子。
模拟驱动方式是连续控制流过发光元件的电流的大小来获得灰度的方式。数字驱动方式是只依靠发光元件的导通状态(点亮状态)和截止状态(不点亮状态)这两种状态进行驱动的方式。
若只采用数字驱动方式,则只能显示2级灰度,因此提出了数字驱动方式与显示多级灰度的驱动方法如面积灰度法或时间灰度法的组合的方案。面积灰度法是在像素内设置子像素并根据其发光面积的大小进行灰度显示的方法。另外,时间灰度法是控制像素的发光期间或发光次数来显示多灰度的驱动方式。具体地在专利文献1和专利文献2中有记载。
[专利文献1]日本特开2001-5426号公报
[专利文献2]日本特开2001-343933号公报
图22A表示在像素中使用发光元件的有源矩阵型像素电路的一个例子。如图22A所示的电路结构包括写入用晶体管2201(也称为第一晶体管)、驱动用晶体管2202(也称为第二晶体管)、发光元件2203。写入用晶体管2201的栅极连接到栅极线(也称为栅极信号线或扫描线)GL,第一端子连接于源极线(也称为源极信号线或信号线)SL,第二端子连接到驱动用晶体管2202的栅极。驱动用晶体管2202的第一端子连接到电源线VL,第二端子连接到发光元件2203的第一端子。发光元件2203的第二端子连接到对置电极。
在晶体管的结构中,难以规定源电极和漏电极,因此,这里将源电极及漏电极中的一方和另一方分别记为第一端子和第二端子。
接着,参照图22B和22C的时序图说明图22A的电路的工作。这里,将写入用晶体管2201和驱动用晶体管2202分别设定为N沟道型晶体管和P沟道型晶体管来进行说明。并且,对源极线SL的节点NS的电位的信号波形和栅极线GL的节点NG的电位的信号波形进行说明。
在图22B中,若当节点NS为低电位的信号(也称为Low电平)时节点NG为高电位的信号(也称为High电平),则当驱动用晶体管2202的栅极接受节点NS的电位时像素接受VL的电位,因此像素的发光元件2203发光。另外,若当节点NS为高电位的信号时节点NG为高电位的信号,则当驱动用晶体管2202的栅极接受节点NS的电位时VL的电位不提供到发光元件2203,因此像素的发光元件不发光。
但是,因为由提供信号的布线的电阻或电容分量等导致的信号迟钝或迟延,提供到设置有像素的显示装置的像素部的信号的相位有时会偏差。图22C是在发生这种信号相位偏差的情况下的时序图。
另外在图22C中,当节点NG的电位为High电平时,像素接受节点NS的电位。但是,在图22C中,当节点NG的电位为High电平时,节点NS的电位从High电平降低到Low电平,或者,从Low电平上升到High电平。因此,当实际上在显示时无法实现正常的显示,存在着诸如本来是不显示的部分成为显示,或者,不能显示应该显示的像素之类的问题。
发明内容
本发明的目的在于提供一种显示装置,该装置能够检查出由用来提供信号的布线中的寄生电阻或寄生电容导致的两个信号的相位偏差,然后在显示装置内部修复信号的位相偏差,来正常地进行显示。
鉴于上述问题,本发明包括用于比较被输入的两个信号的相位是否相同的相位比较电路、对由相位比较电路中检查出相位偏差的情况进行计数的计数电路、以及能够根据计数电路所计数的相位偏差情况移动两个信号中的一个信号的相位来输出修复了相位偏差的信号的相位移动电路。以下描述本发明的具体结构。
本发明的显示装置之一是一种显示装置,其包括:栅极信号线;源极信号线;对输出到栅极信号线的信号和输出到源极信号线的信号的电位进行比较的相位比较电路;对从相位比较电路中输出的信号进行计数的计数电路;以及根据从计数电路中输出的信号来移动输出到栅极信号线的信号的相位的相位移动电路。
另外,本发明的另一种显示装置包括:被输出了第一信号及第二信号的栅极信号线;被输出了视频信号的源极信号线;将第一信号与视频信号、第二信号与视频信号的相位进行比较的相位比较电路;对从相位比较电路输出的信号中的由将第一信号与视频信号的相位进行比较而输出的信号进行计数的第一计数电路;对从相位比较电路输出的信号中的由将第二信号及视频信号的相位进行比较而输出的信号进行计数的第二计数电路;基于从第一计数电路输出的信号来移动第一信号的相位的第一相位移动电路;以及基于从第二计数电路输出的信号来移动第二信号的相位的第二相位移动电路。
另外,本发明的相位比较电路也可以具备逻辑电路。
另外,本发明的计数电路也可以具备D触发器电路、以及输出与D触发器电路所输出的信号相应的信号的多个逻辑电路。
另外,本发明的相位移动电路也可以包括用来移动被输出到栅极信号线上的信号的相位的移位寄存电路、以及根据计数电路所计数的信号数切换导通和截止的模拟开关,该模拟开关设置在移位寄存电路的各级中。
根据本发明,在有源矩阵型显示装置中,尤其是在采用数字驱动方式进行驱动的情况下,即使作为输入到像素部的信号的扫描信号和图像信号的相位因被提供了信号的布线的电阻或电容成分等导致的信号迟钝或迟延而发生偏差,也可以在显示装置内部计数并修复信号的相位偏差,来实现正常显示。
附图说明
图1是用来说明本发明的结构的框图;
图2是用来说明在使用了本发明的显示装置中的像素的图;
图3是表示本发明的相位比较电路的一个例子的图、以及表示本发明的相位比较电路的一个例子的时序图;
图4是表示本发明的相位比较电路的一个例子的图、以及表示本发明的相位比较电路的一个例子的时序图;
图5是表示本发明的计数电路的一个例子的图;
图6是表示本发明的D触发器电路的一个例子的图;
图7是表示本发明的计数电路的动作的时序图;
图8是表示本发明的相位移动电路的一个例子的图;
图9是表示本发明的相位移动电路的动作的时序图;
图10是说明本发明的实施方式2的图;
图11是说明本发明的实施方式2的时序图;
图12是说明本发明的实施方式2的图;
图13是说明本发明的实施方式2的时序图;
图14是用来说明本发明的实施方式2的相位比较电路的结构的图;
图15是用来说明本发明的实施方式2的结构的框图;
图16是用来说明本发明的实施方式2的相位比较电路的时序图;
图17是用来说明本发明的实施方式2的相位比较电路的时序图;
图18是用来说明本发明的实施方式2的相位比较电路的时序图;
图19是用来说明本发明的实施方式2的相位比较电路的时序图;
图20是用来说明本发明的实施方式2的相位比较电路的时序图;
图21是表示使用了本发明的显示装置的电子设备的一个例子的图;
图22是说明现有例子的图。
具体实施方式
下面,参照附图说明本发明的实施方式及实施例。注意,本发明可以是以多种不同的方式实施的。本领域技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式,而不脱离本发明的宗旨及其范围。因此,本发明不应该被解释为仅限定在实施方式及实施例所记载的内容中。此外,在用于说明实施方式及实施例的所有附图中,使用同一标号表示同一部分或起着同样的作用的部分,省略其重复说明。
实施方式1
图1是本实施方式的显示装置的框图,以下详细地进行说明。在本发明中,显示装置指的是具备显示元件(液晶元件或发光元件等)的装置。此外,也可以是在衬底上形成有包括显示元件如液晶元件或EL元件等的多个像素、用来驱动这些像素的外围驱动电路的显示面板主体。再者,也可以安装有柔性印刷电路(FPC)或印刷线路板(PWB)。另外,发光装置指的是具备自发光型显示元件尤其是用于EL元件或FED的元件等的显示装置。液晶显示装置指的是具备液晶元件的显示装置。
此外,在本发明中,“连接”的意思与“电连接”相同。因此,在本发明所公开的结构中,也可以将能够实现电连接的其它元件(例如,开关、晶体管、电容元件、电感器、电阻元件、二极管等)配置在规定的连接关系之间。
图1表示本发明的基本结构。图1A所示的显示装置具备栅极信号线驱动电路101、源极信号线驱动电路102、像素部103、相位比较电路110(也称为第一电路)、计数电路111(也称为第二电路)、相位移动电路112(也称为第三电路)。栅极线107(也称为第一信号线)和源极线108(也称为第二信号线)分别连接到栅极信号线驱动电路101和源极信号线驱动电路102。像素部103中的像素109连接到栅极线107和源极线108。另外,在像素109中形成有晶体管,该晶体管用于利用栅极线107的信号将来自源极线108的信号写入到设在像素中的显示媒体中。在每个像素中,晶体管的各端子连接到栅极线107和源极线108。
图1B是简化了图1A所示的框图来表示输入到各电路的信号的图。在图1B中,栅极信号线驱动电路101被通过相位移动电路112而被输入的栅极信号写入控制信号GWE所控制,而源极信号线驱动电路102被源极信号写入控制信号SWE所控制。另外,从栅极信号线驱动电路101向栅极线107提供扫描信号(也称为栅极信号),而从源极信号线驱动电路102向源极线108提供图像信号(也称为源极信号、视频信号)。像素部103中的栅极线107和源极线108这一对连接到相位比较电路110,对输入到栅极线107和源极线108的信号的相位进行比较。另外,来自相位比较电路110的输出信号通过布线输入到计数电路111的输入端子。除了来自相位比较电路110的信号之外,初始设定信号PXS也输入到计数电路111。另外,相应于计数电路111所计数的信号数的信号从计数电路111的输出端子输入到相位移动电路112的输入端子。在相位移动电路112中,根据定时信号TP来移动栅极信号写入控制信号GWE的相位并将它从输出端子输出到栅极信号线驱动电路101,来校正扫描信号和图像信号的相位偏差。
另外,图2表示像素109的像素结构的具体例子。在图2中具有像素201、晶体管202、显示媒体203。在本实施方式中,使用N沟道型晶体管作为用来写入来自源极线SL的信号的晶体管202(也称为写入晶体管)。因此,当栅极线GL成为High电平时,晶体管202导通,显示媒体203接受源极线SL的电位。另外,当栅极线GL成为Low电平时,晶体管202截止,源极线SL的电位不影响到显示媒体203。
作为本发明的显示装置中的显示媒体,除了各像素具备以有机发光元件、无机发光元件为代表的发光元件的显示装置之外,还可以举出利用输入到栅极线和源极线的信号进行显示的显示装置如液晶显示装置、DMD(数字微镜装置)、PDP(等离子体显示面板)、FED(场致发射显示器)。
此外,作为用于本发明的显示装置的晶体管,可以采用使用了多晶半导体、微晶半导体(包括半非晶半导体)、非晶半导体的薄膜晶体管,然而,用于本发明的显示装置的晶体管不局限于薄膜晶体管。可以采用使用单晶硅而形成的晶体管,或者,也可以采用使用了SOI的晶体管。另外,可以采用使用了有机半导体的晶体管、使用了碳纳米管的晶体管、使用了氧化锌的晶体管。另外,设置在本发明的发光装置的像素中的晶体管可以具有单栅结构、双栅结构或者具有更多个栅极的多栅结构。
接着,参照图3说明本实施方式中的相位比较电路110的功能及结构。在本实施方式中,如图22C所示,当将用来使像素点亮的信号输入到像素时,像素接受当源极线中的节点NS的信号降低到Low电平时栅极线上的节点NG的电位为High电平的电位。在相位比较电路110中,获得源极线上的节点NS的信号和栅极线上的节点NG的信号的逻辑积。具体地说,如图4A所示,获得使用了NAND电路的非逻辑积并使用反相电路使它反相,来将它输出到计数电路111一侧的节点N111。
图3B表示在图3A的电路中源极线及栅极线的信号是正常信号的情况,而图3C表示在图3A的电路中源极线及栅极线的信号的相位发生偏差的非正常信号的情况。在图3B中,计数电路111一侧的节点N111的输出为Low电平,相反,在图3C中,计数电路111一侧的节点N111因相位偏差而输出High电平的信号。
另外,相位比较电路110不局限于图3A所示的结构。图4A表示相位比较电路110的其它结构。与图3A所示的结构不同,在图4A所示的结构中,当将用来使像素点亮的信号输入到像素时,像素接受当源极线上的节点NS的电位上升到High电平时栅极线上的节点NG的电位为High电平的电位。在相位比较电路110中,获得源极线中的节点NS的信号和栅极线中的节点NG的信号的反相信号的逻辑和。具体地说,如图4A所示,使用反相电路使栅极线中的节点NG的信号反相并将源极线中的节点NS的信号输入到NOR电路,来将它输出到计数电路111一侧的节点N111。
图4B表示在图4A的电路中源极线及栅极线的信号是正常信号的情况,而图4C表示在图4A的电路中源极线及栅极线的信号的相位有偏差的不正常的相位关系的情况。在图4B中,计数电路111一侧的节点N111输出Low电平的信号,相反,在图4C中,计数电路111一侧的节点N111因相位偏差而输出High电平的信号。
接着,说明本实施方式中的计数电路111的功能及结构。在本实施方式中,使用使用了图5所示的延迟型触发器电路(以下称为D触发器电路)的计数器对来自图3A至3C所示的相位比较电路110的输出信号进行计数。在图5所示的D触发器电路中,输入用来形成初始状态的初始设定信号PXS。另外,在本实施方式中,D触发器电路具有两级结构,输出信号从端子C0、端子C1、端子C2、以及端子C3输出。此外,从第一级D触发器电路输出的信号和从第二级D触发器电路输出的信号分别经过节点NB1和节点NB2,并由逻辑电路计数经过节点NB1和节点NB2的信号,来从端子C0、端子C1、端子C2、以及端子C3输出。
此外,在本说明书中,逻辑电路指的是组合晶体管而成的电路如逻辑积电路或逻辑和电路等。另外,作为本说明书中的晶体管,可以适当地使用薄膜晶体管(TFT)、使用半导体衬底或SOI衬底而形成的晶体管、MOS型晶体管、结型晶体管、双极晶体管、使用了化合物半导体如ZnO、a-InGaZnO等的晶体管、使用了有机半导体或碳纳米管的晶体管等。另外,可以使用各种各样的衬底作为配置有晶体管的衬底,而不局限于特定的衬底。因此,可以将晶体管配置在单晶衬底、SOI衬底、玻璃衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底等上。另外,也可以在将晶体管形成在一个衬底上之后将晶体管移动到另一衬底上,来将晶体管配置在另一衬底上。
图6表示用于本实施方式的计数电路中的D触发器电路的一个例子。在本实施方式中,示出形成为NAND电路的D触发器电路作为例子并将它用作计数器,但是也可以使用具有计数器功能的其它电路。另外,在计数电路中,也可以增加D触发器电路的级数及输出端子个数。例如,通过以三级构成D触发器电路并设置八个输出端子,能够在相位移动电路中正确地校正输入到像素的信号的相位偏差。
图7是图5所示的计数电路的时序图。首先,在相位比较电路110开始工作之前,向计数电路111输入一次初始设定信号PXS。通过输入所述初始设定信号PXS,来自计数电路中的端子C0的输出信号成为Low电平,而来自端子C1、端子C2、端子C3的输出信号成为High电平。在作为来自相位比较电路110的输出信号的N111的电位为High电平的情况下,节点NB1和节点NB2的电位发生变化。其结果,每次检查出相位偏差,则端子C0中的电位的Low电平移动到端子C1、端子C2、以及端子C3中,因此可以计数所述相位偏差。
接着,说明本实施方式中的相位移动电路112的功能及结构。在本实施方式中,基于图7所示的来自计数电路111的输出信号,在图8所示的相位移动电路112中移动栅极信号写入控制信号GWE的相位。在不移动栅极信号写入控制信号GWE的情况下,将输入栅极信号写入控制信号GWE的布线直接连接到模拟开关,并由来自端子C0的信号使模拟开关导通,来直接输出栅极信号写入控制信号GWE。图8所示的相位移动电路112具备对应于来自计数电路111的输出信号的个数的触发器电路,并且各级触发器电路通过设置在各级中的模拟开关连接到图1A和1B中的栅极信号线驱动电路101。并且,各模拟开关连接到上述计数电路111的信号输出端子C1、端子C2、端子C3。
另外,图9是图8所示的相位移动电路112的时序图。输入到相位移动电路112的栅极信号写入控制信号GWE的High电平的期间被触发器电路移动了定时信号TP的半个波长,并从节点NA1、节点NA2、节点NA3输出栅极信号写入控制信号GWE。
在有源矩阵型显示装置中,尤其是在采用数字驱动方式进行驱动的情况下,即使作为输入到像素部的信号的扫描信号和图像信号的相位因为提供信号的布线的电阻或电容成分等导致的信号迟钝或迟延而发生偏差,也可以通过采用本实施方式的结构在显示装置内部计数并修复信号的相位偏差,来实现正常显示。
此外,本实施方式中的各电路的结构只是一个例子,本发明不局限于此。换言之,只要上述相位比较电路是能够检查出提供到所连接的两个布线的信号的相位偏差并输出的电路即可。另外,只要上述计数电路是能够对相位比较电路所检查出的相位偏差进行计数并输出相应于其计数的信号的电路即可。另外,只要上述相位移动电路是根据计数电路中的计数来移动被提供到所连接的两个布线的信号的相位中的任一信号的相位的电路即可。
此外,本实施方式可以与本说明书中的其它实施方式适当地组合而实施。
实施方式2
在本实施方式中,对与实施方式1所示的结构不相同的结构进行说明。
首先,参照图10至12说明本实施方式中的显示装置的驱动方法。
作为使用数字灰度法表现灰度的方法之一的时间灰度法,可以举出如下驱动方法:将行写入期间分成两个部分,在行写入期间的前半部分(第一行写入期间)中将视频信号写入到像素,而在行写入期间的后半部分(第二行写入期间)中将用来擦除写入到像素的视频信号的信号写入到像素中。通过将用来擦除写入到像素的视频信号的信号写入到像素,提供非显示期间,并使子帧期间比写入期间短。图10表示了这种驱动方法。
以下对图10进行说明。在寻址期间Ta1中,将扫描信号从第一行栅极信号线顺序输入到栅极信号线,来选择像素。当像素被选择时,视频信号从源极信号线输入到像素。当将视频信号写入到像素时,直到信号再次被写入之前,像素保持该信号。由所述被写入的视频信号控制维持期间Ts1中的各像素的点亮及不点亮。换言之,在视频信号的写入动作结束的行中,像素根据被写入的视频信号立即成为点亮或不点亮状态。到最后一行一直进行与此相同的工作,寻址期间Ta1才结束。然后,从数据保持时间结束的行开始顺序进行下一个子帧期间的信号写入工作。与此同样,在寻址期间Ta2、Ta3、以及Ta4中将视频信号写入到像素,并由该视频信号控制维持期间Ts2、Ts3、以及Ts4中的各像素的点亮及不点亮。由擦除动作的开始设定维持期间Ts4的周期。这是因为如下缘故:当在各行的擦除期间Te中擦除写入到像素的信号时,不管在寻址期间中写入到像素的视频信号如何,直到开始进行下一次向像素的信号写入为止,都强制性地变成不点亮状态。换言之,数据保持时间从擦除期间Te开始的行的像素开始结束。
这样,可以提供一种灰度高且占空比(点亮期间与一个帧期间的比率)高的显示装置,其中数据保持时间比寻址期间短,并且不将寻址期间和维持期间分开。另外,能够降低瞬时亮度,因此可以改善显示元件的可靠性。通过如图10B所示在一个水平期间中提供写入动作用写入时间和擦除动作用擦除期间,可以表现在如图10A所示的数据保持时间比寻址期间短的情况下的灰度。
例如,如图11所示,将一个水平期间分成两个部分。这里,将前半部分和后半部分分别设定为写入时间和擦除时间来进行说明。在被分割的水平期间中选择各扫描线并将与此时对应的信号输入到源极信号线。例如,在一个水平期间的前半部分和后半部分中分别选择第i行和第j行。这样,可以实现仿佛在一个水平期间中同时选择了两行一样的动作。换言之,利用每个水平期间的前半部分的写入时间在写入时间Tb1至Tb4将视频信号从源极信号线写入到像素。在此时的一个水平期间的后半部分的擦除时间中不选择像素。另外,利用另一个水平期间的后半部分的擦除时间在擦除时间Te将擦除信号从源极信号线输入到像素。在此时的一个水平期间的前半部分的写入时间中不选择像素。通过进行这种工作,可以提供具备高开口率的像素的显示装置,并可以提高成品率。
另外,图12表示实现如上所述的驱动的显示装置的一个例子。
所述显示装置包括第一栅极信号线驱动电路1201A、第二栅极信号线驱动电路1201B、源极信号线驱动电路1202、以及像素部1203,其中在像素部1203中,像素1209与栅极信号线G1至Gm和源极信号线S1至Sn对应地配置为矩阵形状。第一栅极信号线驱动电路1201A具备移位寄存电路1204A、和控制移位寄存电路1204A与各栅极信号线G1至Gm之间的导通或非导通状态的开关1205A。另外,第二栅极信号线驱动电路1201B具备移位寄存电路1204B、和控制移位寄存电路1204B与各栅极信号线G1至Gm之间的导通或非导通状态的开关1205B。
此外,栅极信号线Gp(栅极信号线G1至Gm中的任何一个)相当于图1的栅极线107,而源极信号线Sq(源极信号线S1至Sn中的任何一个)相当于图1A和1B的源极线108。
时钟信号(GCLK)、时钟反相信号(GCLKB)、初始脉冲信号(GSP)、第一栅极信号写入控制信号(GWE1)等的信号被输入到第一栅极信号线驱动电路1201A。根据这些信号将选择像素的信号输出到要选择的像素行的第一栅极信号线Gp(栅极信号线G1至Gm中的任何一个)。此外,此时的信号是如图11的时序图所示那样在一个水平期间的前半部分中被输出的脉冲。换言之,只有在开关1205A导通时,从移位寄存电路1204A输出的信号才被输出到栅极信号线G1至Gm。
时钟信号(RCLK)、时钟反相信号(RCLKB)、初始脉冲信号(RSP)、第二栅极信号写入控制信号(GWE2)等的信号被输入到第二栅极信号线驱动电路1201B。根据这些信号将信号输出到要选择的像素行的第二栅极信号线Gq(栅极信号线G1至Gm中的任何一个)。此外,此时的信号是如图11的时序图所示那样在一个水平期间的后半部分中被输出的脉冲。换言之,只有在开关1205B导通时,从移位寄存电路1204B输出的信号才被输出到栅极信号线G1至Gm。
另外,时钟信号(SCLK)、时钟反相信号(SCLKB)、初始脉冲信号(SSP)、视频信号(Video Data)、源极信号写入控制信号(SWE)等的信号被输入到源极信号线驱动电路1202。根据这些信号将相应于各列像素的信号输出到各源极信号线S1至Sn。利用源极信号写入控制信号(SWE)控制从源极信号线驱动电路1202输出的信号。换言之,当源极信号写入控制信号(SWE)为Low电平时,输出视频信号,而当源极信号写入控制信号(SWE)为High电平时,输出擦除信号。
这样,输入到源极信号线S1至Sn的视频信号被写入到由从第一栅极信号线驱动电路1201A输入到栅极信号线Gi(栅极信号线G1至Gm中的任何一个)的信号所选择的像素行的各列像素1209中。并且,由各栅极信号线G1至Gm选择各像素行,将对应于各像素的视频信号写入各像素1209。另外,各像素1209在一定期间内保持被写入的视频信号的数据。因此,各像素1209能够维持点亮或不点亮状态。
在上述图10至图12所示的驱动方法中,栅极信号线在一个水平期间内进行视频数据写入用扫描和视频数据擦除用扫描。并且,如图13A所示,视频数据写入用扫描和视频数据擦除用扫描必须与源极信号形成正常的相位关系。然而,如图13B和13C所示,有时会有在一个水平期间中正常的相位关系和不正常的相位关系并存的情况。另外,如图13D所示,可能有视频数据写入用扫描和视频数据擦除用扫描在一个水平期间中均产生相位偏差的情况。
因此,本实施方式说明如下显示装置:即使在一个水平期间中使用一个栅极信号线进行这种视频信号的写入及擦除,也能够检测出相位偏差并计数其偏差,并通过移动相位,来将它校正成正常的相位。
图14是本实施方式中的显示装置的框图,以下详细进行说明。此外,图14的框图是简化图12所示的显示装置而示出的,并使用相同的标号。此外,若采用与实施方式1相同的结构作为本实施方式中的各结构的具体例子,则援引实施方式1所述的说明来说明所述具体例子。
图14是表示本实施方式的基本结构。图14A所示的显示装置具备第一栅极信号线驱动电路1201A、第二栅极信号线驱动电路1201B、源极信号线驱动电路1202、像素部1203、相位比较电路1210(也称为第一电路)、第一计数电路1211A(也称为第二电路)、第二计数电路1211B、第一相位移动电路1212A(也称为第三电路)、以及第二相位移动电路1212B。栅极线1207连接到第一栅极信号线驱动电路1201A及第二栅极信号线驱动电路1201B、源极线1208连接到源极信号线驱动电路1202。像素部1203中的像素1209连接到栅极线1207和源极线1208。另外,在像素1209中形成有晶体管,该晶体管用来通过栅极线1207的信号将来自源极线1208的信号写入到形成在像素中的显示媒体。在每个像素中,晶体管的各端子连接到栅极线1207和源极线1208。
图14B是简化了图14A所示的框图来表示输入到各电路的信号的图。在图14B中,第一栅极信号线驱动电路1201A由通过第一相位移动电路1212A输入的第一栅极信号写入控制信号GWE1所控制,而第二栅极信号线驱动电路1201B由通过第二相位移动电路1212B输入的第二栅极信号写入控制信号GWE2所控制,源极信号线驱动电路1202由源极信号写入控制信号SWE控制。另外,从第一栅极信号线驱动电路1201A将第一扫描信号(也称为写入信号)提供到栅极线1207,从第二栅极信号线驱动电路1201B将第二扫描信号(也称为擦除信号)提供到栅极线1207,从源极信号线驱动电路1202将图像信号(也称为源极信号、视频信号)提供到源极线1208。在像素部1203中,在每次水平期间输入设定信号EXS的相位比较电路1210连接到栅极线1207和源极线1208这一对,并对输入到栅极线1207和源极线1208的信号的相位进行比较。另外,来自相位比较电路1210的输出信号通过布线输入到第一和第二计数电路1211A和1211B的输入端子。除了来自相位比较电路1210的信号之外,初始设定信号PXS也输入到第一和第二计数电路1211A和1211B。另外,从第一和第二计数电路1211A和1211B的输出端子将相应于第一和第二计数电路1211A和1211B所计数的信号数的信号输入到第一相位移动电路1212A和第二相位移动电路1212B的输入端子。在第一相位移动电路1212A和第二相位移动电路1212B中,按照定时信号TP移动第一栅极信号写入控制信号GWE1和第二栅极信号写入控制信号GWE2的相位并从输出端子输出到第一栅极信号线驱动电路1201A、第二栅极信号线驱动电路1201B,来校正第一扫描信号及第二扫描信号与图像信号的相位偏差。
另外,像素1209的像素结构与实施方式1所述的图2的结构相同。
接着,参照图15说明本实施方式中的相位比较电路1210的功能及结构。在本实施方式中,像素接受当源极线中的节点NS的信号降低到Low电平时栅极线上的节点NG的电位为High电平的电位作为写入信号,并且像素接受当源极线中的节点NS的信号上升到High电平时栅极线上的节点NG的电位为High电平的电位作为擦除信号。
在相位比较电路1210中设置有获得源极线中的节点NS的信号和栅极线中的节点NG的信号的逻辑积的逻辑电路LOG1。具体地说,设置有实施方式1中的图3A所示的电路。另外,还设置获得源极线中的节点NS的信号和栅极线中的节点NG的信号的反相信号的逻辑和的逻辑电路LOG2。具体地说,设置实施方式1中的图4A所示的电路。
来自逻辑电路LOG1和LOG2的输出经过节点N1503A和N1503B输入到计数电路1503A和1503B。图15中的计数电路1503A和1503B由两级D触发器电路构成。此外,计数电路1503A和1503B中的D触发器电路具备实施方式1中的图6所示的电路。
此外,在计数电路1503A和1503B中,第一级D触发器电路中的端子Q不连接到第二级D触发器电路中的端子CLK,而第一级D触发器电路中的端子QB连接到第二级D触发器电路中的端子CLK。另外,在计数电路1503A和1503B中,设定信号EXS输入到各级D触发器电路中的端子XS。
通过节点N1503A连接到逻辑电路LOG1的计数电路1503A的第二级D触发器电路中的端子Q连接到模拟开关1504(也称为模拟开关电路)的输入端子。另外,节点N1503B连接到模拟开关1504的控制端子和反相电路1505的输入端子。另外,反相电路1505的输出端子连接到模拟开关1504的反相控制端子及晶体管1506的栅极。此外,在本实施方式中,晶体管1506是N沟道型晶体管。当来自反相电路1505的信号的电位为Low电平时,晶体管1506截止,而模拟开关1504导通,来将来自计数电路1503A的第二级D触发器电路中的端子Q的输出信号从模拟开关1504的输出端子输出到图14中的相位比较电路1210和第一计数电路1211A之间的节点N1211A。另外,当来自反相电路1505的信号的电位为High电平时,模拟开关1504截止,而晶体管1506导通,来将连接到晶体管1506的第一端子的GND电位从晶体管1506的第二端子输出到图14中的相位比较电路1210和第一计数电路1211A之间的节点N1211A。
另外,将来自通过节点N1503B连接到逻辑电路LOG2的计数电路1503B的第二级D触发器电路中的端子Q的输出信号输出到图14A和14B中的相位比较电路1210和第二计数电路1211B之间的节点N1211B。
另外,在图14中的第二计数电路1211B具有与实施方式1所述的图5相同的结构。再者,第一计数电路1211A和第二计数电路1211B中的D触发器电路具备实施方式1中的图6所示的电路。
另外,图14所示的第一及第二相位移动电路1212A和1212B具有与实施方式1所述的图8相同的结构。此外,来自第一及第二计数电路1211A及1211B的信号分别输入到第一及第二相位移动电路1212A和1212B。
接着,参照图16至图19的时序图说明本实施方式中的图14的电路的动作。此外,图15所示的逻辑电路LOG1及计数电路1503A是与图14A和14B所示的第一计数电路1211A、第一相位移动电路1212A一起用来校正由视频信号的写入动作导致的栅极信号线和源极信号线的相位偏差的。另外,图15所示的逻辑电路LOG2及计数电路1503B是与图14A和14B所示的第二计数电路1211B、第二相位移动电路1212B一起用来校正由视频信号的擦除动作导致的栅极信号线和源极信号线的相位偏差的。
图16是当写入视频信号时和当写入擦除信号时的源极信号线和栅极信号线的信号相位不偏差时的时序图。在图16中,通过当源极信号线的电位为Low电平时使栅极信号线的电位成为High电平而接受源极信号线的电位的期间是写入期间,而通过当源极信号线的电位为High电平时使栅极信号线的电位成为High电平而擦除像素所保持的电位的期间是擦除期间。另外,图17是当在写入期间中栅极信号线的信号相位发生偏差时的时序图,图18是当在擦除期间中栅极信号线的信号相位发生偏差时的时序图,图19是当在写入期间及擦除期间中栅极信号线的信号相位发生偏差时的时序图。
在图16中,图14所示的相位比较电路1210中的节点N1503A和N1503B的电位是由逻辑电路LOG1和LOG2输出的信号的电位。在图16中,当栅极信号线的电位为High电平且源极信号线的电位为High电平时,即,当在擦除期间中进行擦除像素所保持的电位的动作时,作为逻辑电路LOG1的输出的节点N1503A的电位成为High电平。另外,在图16中,当栅极信号线的电位为High电平且源极信号线的电位为Low电平时,即,当在写入期间中进行将信号写入到像素的动作时,作为逻辑电路LOG2的输出的节点N1503B的电位成为High电平。因此,随着在一个水平期间中的写入动作及擦除动作,节点N1503A及N1503B的电位变为High电平一次。
在写入期间中,当栅极信号线的电位为High电平且源极信号线的电位为High电平时,即,当在写入期间中如图17所示那样移动栅极信号线的相位时,作为逻辑电路LOG1的输出的节点N1503A的电位变为High电平。另外,在擦除期间中,当栅极信号线的电位为High电平且源极信号线的电位为Low电平时,即,当在擦除期间中如图18所示那样移动栅极信号线的相位时,作为逻辑电路LOG2的输出的节点N1503B的电位变为High电平。因此,在一个水平期间中,节点N1503A及N1503B的电位成为High电平两次,包括节点N1503A及N1503B的电位随着写入动作及擦除动作而成为High电平的情况在内。换言之,节点N1503A及N1503B的电位成为High电平的原因如下:一是由正常的写入或擦除动作导致的电位变化;二是由栅极信号线及源极信号线的相位偏差导致的电位变化。
另外,在本实施方式中,当检查栅极信号线中的信号相位和源极信号线中的信号相位的偏差时,存在着如下问题:当写入视频信号时的栅极信号线和源极信号线的电位关系与当在擦除期间中栅极信号线和源极信号线的电位发生偏差时的电位关系相同。因此,每次在某个水平期间中输入一次High电平或两次High电平,即,每次经过写入期间及擦除期间,则将设定信号EXS输入到设置在本实施方式中的相位比较电路中的计数电路,来判定是否发生了根据由一次High电平引起的正常的写入或擦除动作导致的电位变化,或者,是否发生了根据由两次High电平引起的栅极信号线及源极信号线的相位偏差所导致的电位变化。
例如,在写入期间及擦除期间中不产生栅极信号线及源极信号线的信号的位相偏差的图16的情况下,在设定信号EXS成为High电平的期间中节点N1503A及N1503B都只成为High电平一次,计数电路1503A及1503B不将作为检查出相位偏差的信号的High电平的信号输出到节点N1211A和节点N1211B。
另外,在写入期间中产生栅极信号线及源极信号线的信号的位相偏差的图17的情况下,在设定信号EXS成为High电平的期间中,检测出擦除期间的栅极信号线及源极信号线的位相偏差的节点N1503B只成为High电平一次,计数电路1503B不将作为检测出相位偏差的信号的High电平的信号输出到节点N1211B。相反,检测出写入期间的栅极信号线及源极信号线的位相偏差的节点N1503A成为High电平两次,计数电路1503A将作为检测出相位偏差的信号的High电平的信号输出到节点N1211A。
另外,在擦除期间中产生栅极信号线及源极信号线的信号的位相偏差的图18的情况下,在设定信号EXS成为High电平的期间中,检测出写入期间的栅极信号线及源极信号线的位相偏差的节点N1503A只成为High电平一次,计数电路1503A不将作为检测出相位偏差的信号的High电平的信号输出到节点N1211A。相反,检测出擦除期间的栅极信号线及源极信号线的位相偏差的节点N1503B成为High电平两次,计数电路1503B将作为检测出相位偏差的信号的High电平的信号输出到节点N1211B。
另外,在写入期间及擦除期间中产生栅极信号线及源极信号线的信号的位相偏差的图19的情况下,则在设定信号EXS成为High电平的期间中,检测出写入期间的栅极信号线及源极信号线的位相偏差的节点N1503A成为High电平两次,计数电路1503A将作为检测出相位偏差的信号的High电平的信号输出到节点N1211A。再者,检测出擦除期间的栅极信号线及源极信号线的位相偏差的节点N1503B成为High电平两次,计数电路1503B将作为检测出相位偏差的信号的High电平的信号输出到节点N1211B。
另外,与对写入期间的信号的相位偏差进行计数的计数电路1503A的输出端子相连接的模拟开关1504用来防止当源极信号线的信号为High电平时,即,当显示为黑显示时发生的校正不良。图20表示当源极信号线的信号为High电平时,即,当显示为黑显示时的时序图作为例子。图20所示的源极信号线的电位为固定的High电平。如图20所示,在设定信号EXS成为High电平的期间中,检测出写入期间的栅极信号线及源极信号线的位相偏差的节点N1503A成为High电平两次,计数电路1503A将作为检测出相位偏差的信号的High电平的信号输出到节点N1211A。
此外,当栅极信号线的电位为High电平且源极信号线的电位为Low电平时,检测出擦除期间的栅极信号线及源极信号线的位相偏差的节点N1503B输出High电平的信号,因此节点N1503B一直成为Low电平。此时,节点N1503B的电平通过反相电路1505输入到晶体管1506的栅极,而不使模拟开关1504成为导通状态。换言之,当节点N1503B为Low电平时,High电平的信号通过反相电路1505输入到晶体管1506的栅极,因为晶体管1506是N沟道型晶体管而晶体管1506导通,因此从晶体管1506的第二端子将连接到晶体管1506的第一端子的GND电位输出到图14中的相位比较电路1210和第一计数电路1211A之间的节点N1211A。其结果,相位比较电路1210只在源极信号线的电位为Low电平的情况下能够进行相位比较,而在源极信号线为High电平的期间中,即使如图20所示那样在相位不偏差的情况下计数电路1503输出检测出相位偏差的信号,也可以通过模拟开关1504的导通或截止、以及晶体管1506的导通或截止来使计数电路1503B不输出。再者,与模拟开关1504连接的晶体管1506及GND电位可以是作为Low电平的GND电位,以防止当模拟开关1504截止时节点N1211A成为浮动电位。
图4B表示在图4A的电路中源极线的信号及栅极线的信号为正常信号的情况。另外,图4C表示在图4A的电路中因源极线的信号和栅极线的信号的相位发生偏差而成为不正常的相位关系的情况。在图4B中,计数电路111一侧的节点N111输出Low电平的信号,相反,在图4C中,计数电路111一侧的节点N111因相位偏差而输出High电平的信号。
在有源矩阵型显示装置中,尤其是在采用数字驱动方式进行驱动并使用一个扫描线进行在一个水平期间中的输入到像素的图像信号的输入输出的情况下,即使作为输入到像素部的信号的扫描信号和图像信号的相位因为由提供信号的布线的电阻或电容成分等导致的信号迟钝或迟延而发生偏差,也可以通过采用本实施方式的结构在显示装置内部计数并修复信号的相位偏差,来实现正常显示。
此外,本实施方式中的各电路的结构只是一个例子,本发明不局限于此。换言之,只要上述相位比较电路是能够分别检测出并输出提供到被连接的两个布线中任何一个的两种信号的相位偏差的电路即可。另外,只要上述第一及第二计数电路是能够分别对相位比较电路所检查出的两种信号的相位偏差进行计数并输出相应于该计数的信号的电路即可。另外,只要上述第一及第二相位移动电路是关于提供到被连接的两个布线中任何一个的两种信号的相位偏差,根据第一及第二计数电路的计数分别移动信号相位的电路即可。
此外,本实施方式可以适当地与本说明书中的其它实施方式组合而实施。
实施例
作为使用了本发明的显示装置的电子设备,可以举出摄像机、数码相机、护目镜式显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响、组合音响等)、笔记型个人计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机、电子图书等)、拥有存储媒体的图像再现装置(具体来说,可以再现诸如数字通用光盘(DVD)之类的存储媒体并具备能够显示其图像的显示器的装置)等。图21表示这些电子设备的具体例子。
图21A是发光装置,其包括框体2401、支架2402、显示部2403、扬声器部2404、视频输入端子2405等。本发明可以用于构成显示部2403的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。此外,发光装置包括用于进行信息显示的所有显示装置,例如用于个人计算机、电视节目接收、广告显示等的显示装置。
图21B是数字照相机,其包括主体2406、显示部2407、图像接收部2408、操作键2409、外部连接端口2410、快门2411等。本发明可以用于构成显示部2407的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。
图21C是笔记型个人计算机,其包括主体2412、框体2413、显示部2414、键盘2415、外部连接端口2416、定点设备2417等。本发明可以用于构成显示部2414的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。
图21D是移动计算机,其包括主体2418、显示部2419、开关2420、操作键2421、红外端口2422等。本发明可以用于构成显示部2419的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。
图21E是拥有存储媒体装置的便携式图像再现装置(具体来说是DVD再现装置),其包括主体2423、框体2424、显示部A 2425、显示部B 2426、存储媒体(DVD等)读取部分2427、操作键2428、扬声器部2429等。显示部A 2425主要显示图像信息,而显示部B 2426主要显示文本信息。本发明可以用于构成显示部A 2425和显示部B2426的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。此外,拥有记录媒体的图像再现装置还包括家用游戏机等。
图21F是护目镜式显示器(头戴式显示器),其包括主体2430、显示部2431、臂部2432等。本发明可以用于构成显示部2431的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。
图21G是一种摄像机,其包括主体2433、显示部2434、框体2435、外部连接端口2436、遥控接收部2437、图像接收部2438、电池2439、音频输入部2440、操作键2441等。本发明可以用于构成显示部2434的显示装置。根据本发明,可以减少显示缺陷并观看到更清晰的图像。
图21H是一种移动电话,其包括主体2442、框体2443、显示部2444、音频输入部2445、音频输出部2446、操作键2447、外部连接端口2448、天线2449等。本发明可以用于构成显示部2444的显示装置。此外,通过在显示部2444中以黑色背景显示白色文字,可以降低移动电话的电流消耗。另外,根据本发明,可以减少显示缺陷并观看到更清晰的图像。
如上所述,本发明的适用范围极宽,可以适用于所有领域的电子设备。另外,本实施例的电子设备可以使用具有实施方式1及2所示的任一结构的显示装置。
本说明书基于申请日为2006年2月23日的日本专利申请特愿2006-047194,其全部内容包括在本说明书中。
Claims (35)
1.一种显示装置,包括:
栅极信号线;
源极信号线;
相位比较电路;
计数电路;以及
相位移动电路,
其中,所述相位比较电路对输出到所述栅极信号线的信号的相位和输出到所述源极信号线的信号的相位进行比较;
所述计数电路对从所述相位比较电路输出的信号的数量进行计数;并且
所述相位移动电路根据从所述计数电路输出的信号移动所述输出到所述栅极信号线的信号的相位。
2.根据权利要求1所述的显示装置,其中,所述相位比较电路包括逻辑电路。
3.根据权利要求1所述的显示装置,其中,所述计数电路包括触发器电路、以及根据从所述触发器电路输出的信号来输出信号的多个逻辑电路。
4.根据权利要求2所述的显示装置,其中,所述计数电路包括触发器电路、以及根据从所述触发器电路输出的信号来输出信号的多个逻辑电路。
5.根据权利要求1所述的显示装置,其中,所述相位移动电路包括移动所述输出到所述栅极信号线的信号的相位的移位寄存电路、以及设置在所述移位寄存电路的各级中的模拟开关,并且所述模拟开关根据由所述计数电路所计数的信号数量来切换导通和截止。
6.根据权利要求2所述的显示装置,其中,所述相位移动电路包括移动所述输出到所述栅极信号线的信号的相位的移位寄存电路、以及设置在所述移位寄存电路的各级中的模拟开关,并且所述模拟开关根据由所述计数电路所计数的信号数量来切换导通和截止。
7.根据权利要求3所述的显示装置,其中,所述相位移动电路包括移动所述输出到所述栅极信号线的信号的相位的移位寄存电路、以及设置在所述移位寄存电路的各级中的模拟开关,并且所述模拟开关根据由所述计数电路所计数的信号数量来切换导通和截止。
8.根据权利要求4所述的显示装置,其中,所述相位移动电路包括移动所述输出到所述栅极信号线的信号的相位的移位寄存电路、以及设置在所述移位寄存电路的各级中的模拟开关,并且所述模拟开关根据由所述计数电路所计数的信号数量来切换导通和截止。
9.一种显示装置,包括:
栅极信号线;
源极信号线;
相位比较电路;
第一计数电路;
第二计数电路;
第一相位移动电路;以及
第二相位移动电路,
其中,第一信号及第二信号输出到所述栅极信号线;
视频信号被输出到所述源极信号线;
所述相位比较电路对所述第一信号的相位与所述视频信号的相位进行比较,并对所述第二信号的相位与所述视频信号的相位进行比较;
所述第一计数电路对从所述相位比较电路输出的信号中的对所述第一信号的相位和所述视频信号的相位进行比较而输出的信号的数量进行计数;
所述第二计数电路对从所述相位比较电路输出的信号中的对所述第二信号的相位和所述视频信号的相位进行比较而输出的信号的数量进行计数;
所述第一相位移动电路根据从所述第一计数电路输出的信号来移动所述第一信号的相位;并且
所述第二相位移动电路根据从所述第二计数电路输出的信号来移动所述第二信号的相位。
10.根据权利要求9所述的显示装置,其中,所述相位比较电路包括逻辑电路和触发器电路。
11.根据权利要求9所述的显示装置,其中,所述第一计数电路及所述第二计数电路中的每一个都包括触发器电路、以及根据从所述触发器电路输出的信号来输出信号的多个逻辑电路。
12.根据权利要求10所述的显示装置,其中,所述第一计数电路及所述第二计数电路中的每一个都包括触发器电路、以及根据从所述触发器电路输出的信号来输出信号的多个逻辑电路。
13.根据权利要求9所述的显示装置,
其中,所述第一相位移动电路包括用来移动输出到所述栅极信号线的所述第一信号的相位的第一移位寄存电路、以及设置在所述第一移位寄存电路的各级中的第一模拟开关;
所述第二相位移动电路包括用来移动输出到所述栅极信号线的所述第二信号的相位的第二移位寄存电路、以及设置在所述第二移位寄存电路的各级中的第二模拟开关;
其中,所述第一模拟开关根据由所述第一计数电路所计数的信号数量来切换导通和截止;
并且,所述第二模拟开关根据由所述第二计数电路所计数的信号数量来切换导通和截止。
14.根据权利要求10所述的显示装置,
其中,所述第一相位移动电路包括用来移动输出到所述栅极信号线的所述第一信号的相位的第一移位寄存电路、以及设置在所述第一移位寄存电路的各级中的第一模拟开关;
所述第二相位移动电路包括用来移动输出到所述栅极信号线的所述第二信号的相位的第二移位寄存电路、以及设置在所述第二移位寄存电路的各级中的第二模拟开关,
其中,所述第一模拟开关根据由所述第一计数电路所计数的信号数量来切换导通和截止;
并且,所述第二模拟开关根据由所述第二计数电路所计数的信号数量来切换导通和截止。
15.根据权利要求11所述的显示装置,
其中,所述第一相位移动电路包括用来移动输出到所述栅极信号线的所述第一信号的相位的第一移位寄存电路、以及设置在所述第一移位寄存电路的各级中的第一模拟开关;
所述第二相位移动电路包括用来移动输出到所述栅极信号线的所述第二信号的相位的第二移位寄存电路、以及设置在所述第二移位寄存电路的各级中的第二模拟开关;
其中,所述第一模拟开关根据由所述第一计数电路所计数的信号数量来切换导通和截止;
并且,所述第二模拟开关根据由所述第二计数电路所计数的信号数量来切换导通和截止。
16.根据权利要求12所述的显示装置,
其中,所述第一相位移动电路包括用来移动输出到所述栅极信号线的所述第一信号的相位的第一移位寄存电路、以及设置在所述第一移位寄存电路的各级中的第一模拟开关;
所述第二相位移动电路包括用来移动输出到所述栅极信号线的所述第二信号的相位的第二移位寄存电路、以及设置在所述第二移位寄存电路的各级中的第二模拟开关,
其中,所述第一模拟开关根据由所述第一计数电路所计数的信号数量来切换导通和截止,
并且,所述第二模拟开关根据由所述第二计数电路所计数的信号数量来切换导通和截止。
17.一种显示装置,包括:
像素;
将具有第一相位的第一信号输出到所述像素的第一信号线;
将具有第二相位的第二信号输出到所述像素的第二信号线;
对所述第一相位和所述第二相位进行比较并输出第三信号的相位比较电路;
对所述第三信号的数量进行计数并根据所述第三信号的数量输出第四信号的计数电路;以及
根据所述第四信号移动所述第一信号的相位的相位移动电路。
18.根据权利要求17所述的显示装置,其中,所述第一信号线是被供应扫描信号的栅极线,并且所述第二信号线是被供应视频信号的源极线。
19.根据权利要求17所述的显示装置,其中,所述相位比较电路包括逻辑电路。
20.根据权利要求18所述的显示装置,其中,所述相位比较电路包括逻辑电路。
21.根据权利要求17所述的显示装置,其中,所述计数电路包括输出信号的触发器电路、以及
根据从所述触发器电路输出的所述信号来输出信号的多个逻辑电路。
22.根据权利要求18所述的显示装置,其中,所述计数电路包括输出信号的触发器电路、以及
根据从所述触发器电路输出的所述信号来输出信号的多个逻辑电路。
23.根据权利要求19所述的显示装置,其中,所述计数电路包括输出信号的触发器电路、以及
根据从所述触发器电路输出的所述信号来输出信号的多个逻辑电路。
24.根据权利要求20所述的显示装置,其中,所述计数电路包括输出信号的触发器电路、以及
根据从所述触发器电路输出的所述信号来输出信号的多个逻辑电路。
25.根据权利要求17所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
26.根据权利要求18所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
27.根据权利要求19所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
28.根据权利要求20所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
29.根据权利要求21所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
30.根据权利要求22所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
31.根据权利要求23所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
32.根据权利要求24所述的显示装置,
其中,所述相位移动电路包括移动所述第一相位的移位寄存电路、以及设置在所述移位寄存电路中的模拟开关;
所述模拟开关根据所述第四信号来切换导通和截止。
33.一种电子设备,具备根据权利要求1所述的显示装置。
34.一种电子设备,具备根据权利要求9所述的显示装置。
35.一种电子设备,具备根据权利要求17所述的显示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006047194 | 2006-02-23 | ||
JP2006047194 | 2006-02-23 | ||
JP2006-047194 | 2006-02-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101030355A CN101030355A (zh) | 2007-09-05 |
CN101030355B true CN101030355B (zh) | 2011-03-30 |
Family
ID=37969960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100849136A Expired - Fee Related CN101030355B (zh) | 2006-02-23 | 2007-02-16 | 显示装置及具备该显示装置的电子设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8223104B2 (zh) |
EP (1) | EP1826741A3 (zh) |
CN (1) | CN101030355B (zh) |
TW (1) | TWI431588B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866603B1 (ko) * | 2007-01-03 | 2008-11-03 | 삼성전자주식회사 | 디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치 |
TWI424401B (zh) * | 2009-11-02 | 2014-01-21 | Chunghwa Picture Tubes Ltd | 顯示器與其閘極驅動電路 |
US20120287110A1 (en) * | 2009-12-24 | 2012-11-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, drive method of liquid crystal display device, and electronic device |
KR102542681B1 (ko) * | 2010-01-20 | 2023-06-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
CN104404579A (zh) * | 2014-12-02 | 2015-03-11 | 南昌航空大学 | 一种机械滚动研磨酸性电镀铜的摇摆装置 |
US9953593B2 (en) | 2015-09-23 | 2018-04-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Liquid crystal display and control signal debugging method thereof |
CN105185336B (zh) * | 2015-09-23 | 2018-06-29 | 深圳市华星光电技术有限公司 | 液晶显示器及其控制信号调试方法 |
CN105448265B (zh) * | 2016-01-04 | 2018-02-13 | 京东方科技集团股份有限公司 | 一种修复单元及其修复方法、栅极驱动电路、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1540608A (zh) * | 2003-03-14 | 2004-10-27 | 三星电子株式会社 | 驱动显示器中光源的装置和方法 |
CN1661654A (zh) * | 2004-02-06 | 2005-08-31 | 夏普株式会社 | 移位寄存器及其显示装置 |
CN1716364A (zh) * | 2004-06-29 | 2006-01-04 | 精工爱普生株式会社 | 电光装置的驱动电路、驱动方法、电光装置及电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173158A (ja) | 1997-08-28 | 1999-03-16 | Seiko Epson Corp | 表示素子 |
US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
JP3455110B2 (ja) | 1998-07-10 | 2003-10-14 | シャープ株式会社 | 画像表示装置 |
JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
TW525122B (en) | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
JP2001228827A (ja) | 2000-02-16 | 2001-08-24 | Toshiba Corp | 信号制御回路 |
TWI237802B (en) * | 2000-07-31 | 2005-08-11 | Semiconductor Energy Lab | Driving method of an electric circuit |
JP2002229517A (ja) | 2001-01-30 | 2002-08-16 | Toshiba Corp | 平面表示装置 |
JP3729163B2 (ja) * | 2001-08-23 | 2005-12-21 | セイコーエプソン株式会社 | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
JP4250921B2 (ja) | 2002-07-11 | 2009-04-08 | パナソニック株式会社 | プラズマディスプレイの駆動方法および駆動装置 |
JP4460822B2 (ja) * | 2002-11-29 | 2010-05-12 | 東芝モバイルディスプレイ株式会社 | 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置 |
JP3846469B2 (ja) | 2003-10-01 | 2006-11-15 | セイコーエプソン株式会社 | 投写型表示装置および液晶パネル |
JP4281622B2 (ja) * | 2004-05-31 | 2009-06-17 | ソニー株式会社 | 表示装置及び検査方法 |
JP2006251122A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | 液晶パネルの駆動装置および画像表示装置 |
-
2007
- 2007-02-07 EP EP07002650A patent/EP1826741A3/en not_active Withdrawn
- 2007-02-13 TW TW096105293A patent/TWI431588B/zh not_active IP Right Cessation
- 2007-02-16 CN CN2007100849136A patent/CN101030355B/zh not_active Expired - Fee Related
- 2007-02-20 US US11/676,751 patent/US8223104B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1540608A (zh) * | 2003-03-14 | 2004-10-27 | 三星电子株式会社 | 驱动显示器中光源的装置和方法 |
CN1661654A (zh) * | 2004-02-06 | 2005-08-31 | 夏普株式会社 | 移位寄存器及其显示装置 |
CN1716364A (zh) * | 2004-06-29 | 2006-01-04 | 精工爱普生株式会社 | 电光装置的驱动电路、驱动方法、电光装置及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US8223104B2 (en) | 2012-07-17 |
US20070195078A1 (en) | 2007-08-23 |
EP1826741A3 (en) | 2012-02-15 |
CN101030355A (zh) | 2007-09-05 |
TW200746018A (en) | 2007-12-16 |
TWI431588B (zh) | 2014-03-21 |
EP1826741A2 (en) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101030355B (zh) | 显示装置及具备该显示装置的电子设备 | |
US20200273503A1 (en) | Shift register unit, gate driving circuit, display device and driving method | |
TWI396166B (zh) | 光電裝置及光電裝置之驅動電路 | |
US8564523B2 (en) | Shift register and liquid crystal display having the same | |
EP2357642B1 (en) | Scanning signal line driving circuit and shift register | |
CN101847387B (zh) | 液晶显示装置 | |
US8514163B2 (en) | Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same | |
US9230496B2 (en) | Display device and method of driving the same | |
US20120139883A1 (en) | Gate drive circuit and display apparatus having the same | |
US20130272487A1 (en) | Shift register circuit and image display comprising the same | |
CN102549646B (zh) | 显示装置及其驱动方法 | |
JP5346381B2 (ja) | 画素回路及び表示装置 | |
US8587509B2 (en) | Display device and drive method for driving the same | |
TWI399726B (zh) | 光電裝置、驅動電路及電子機器 | |
KR20120064127A (ko) | 액정 표시 장치 및 그 구동 방법 | |
CN105118416A (zh) | 一种goa电路、显示装置和goa电路的驱动方法 | |
CN105374331A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
US20070052656A1 (en) | Flat panel display and manufacturing method thereof | |
US10621941B2 (en) | Display device | |
CN103137077A (zh) | 控制电泳显示装置的稳定时段 | |
CN103155027A (zh) | 显示装置及其驱动方法 | |
US10796655B2 (en) | Display device | |
US7126566B2 (en) | Driving circuit and driving method of active matrix organic electro-luminescence display | |
CN108630161B (zh) | 电压提供电路与控制电路 | |
US20190325838A1 (en) | Display device and method for driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20220216 |