CN101027750A - 芯片连接区快速切割方法和设备 - Google Patents

芯片连接区快速切割方法和设备 Download PDF

Info

Publication number
CN101027750A
CN101027750A CNA2005800275465A CN200580027546A CN101027750A CN 101027750 A CN101027750 A CN 101027750A CN A2005800275465 A CNA2005800275465 A CN A2005800275465A CN 200580027546 A CN200580027546 A CN 200580027546A CN 101027750 A CN101027750 A CN 101027750A
Authority
CN
China
Prior art keywords
chip
transponder
substrate
station
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800275465A
Other languages
English (en)
Other versions
CN100511578C (zh
Inventor
托马斯·J·科莱尔
安卓尔·扣特
埃里克·埃克斯坦恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Checkpoint Systems Inc
Original Assignee
Checkpoint Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Checkpoint Systems Inc filed Critical Checkpoint Systems Inc
Publication of CN101027750A publication Critical patent/CN101027750A/zh
Application granted granted Critical
Publication of CN100511578C publication Critical patent/CN100511578C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

公开了一种独特的适于大批量标签生产的集成电路焊接方法和设备,其中在将IC芯片或发射应答机放在通过切割和焊接的导电材料上面之前,在芯片连接区切割基片的导电材料。所述设备执行在具有导电层的基片上放置第一芯片的所述方法,测量基片上第一芯片的位置,在期望的后续放置芯片位置切割导电层以形成基于第一芯片测量位置的切口,并且在切口上放置后续芯片。

Description

芯片连接区快速切割方法和设备
技术领域
本发明涉及安全标签,尤其涉及独特地适用于大产量的标签生产的焊接集成电路(IC)。
背景技术
芯片是昂贵的,目前RFID标签中两个价值最高的元件是集成电路和该电路连接到天线结构的连接件。摩尔定律和增加产量有助于使IC价格下降,但是焊接是机械过程,不能从同样的技术进步和销售经济中获益。
当前的芯片焊接方法不能充分降低成本。通过重新分配成本,中间“捆绑(strap)”的两步法获得了增加的成本改善。然而,捆绑不能直接解决问题,对于较小数量的标签,仍然需要焊接。而且,捆绑增加了另一个将绑带焊接到大标签上的步骤。
当前利用标准的绑带焊接技术的制造商希望绑带具有传统的焊接表面,也就是,坚硬和不易弯曲的表面。但是这种绑带其自身不能轻易地结合进易压扁的柔性标签。公知的标准焊接过程是全基于绑带的解决方案,并且因此是不理想的。
一种相关的称为流体自装配的焊接方法,不能提供足够强的焊接。因为芯片获得它们自己进入焊接插座的通道,由于任何粘性物质都会阻碍芯片进入插座的自由移动,因此这些芯片不能使用任何粘合剂和焊剂。然后这种焊接在芯片焊盘和焊接孔边沿之间的接触带形成。这种平面-边沿(flat-to-edge)的焊接不同于传统的焊接,并且比传统的焊接更不可靠,传统的焊接是平面-平面(flat-to-flat)的。作为类似的说明平面-边沿焊接存在问题的实例,设想设法把一张扑克牌立在边沿上,而不是把它平放在桌面上。流体自装配还对可使用的基板类型做了限制。这不可能只是使用绑带的问题,而是前述的绑带和将芯片正确地放置在标签上的问题。
公知的焊接过程是一种试图使标准焊接更快的强力方法。在锁定步骤(1ock step)多个头(例如60个)拾取一定数量(例如60个)的芯片并且将它们放置在一定数量(例如60个)绑带上,而不是使得一个真空头拾取一个芯片并且将芯片放到一个绑带(strap)上。这个过程会遇到使所有(例如60个)芯片同时准确地对齐的问题。
焊接RFID芯片更象是处理二极管和电阻而不象处理其他种类的芯片。通过传统的倒装(flip-chip)放置和焊接头,一种新的RFID带生产线使用传统的线带自动焊接过程,利用35mm线带的硬绑带的链轮传动。以4.75毫米间距(pitch),四通道(four lanes)宽,每小时10000个芯片,它们的传送带以每分钟0.65英尺通过焊接过程。如果焊接过程能够在更短的时间内处理更多的芯片是有利的。
为了有助于了解为什么本领域技术人员不通过下面本发明的优选实施例焊接芯片,可以将标准电子芯片元件与RFID标签进行比较。标准电子芯片是公知的并且设置在印刷电路板上。裸IC通过引线焊接法(wirebonding)或倒装法(flip chip)焊接在载体上。封装被围绕载体和芯片模制。然后将该封装放在印刷电路板通孔或表面安装组件上。总之,通常的标准电子芯片元件:需要与多种PCB组装技术兼容,所述多种PCB组装技术包括焊槽、波峰焊(solder wave)、红外再流(IR reflow)以及多种清洗和烘干步骤;在单个芯片组件中需要越来越强的计算能力;需要制造的产品更持久。相反,RFID标签:从不需要焊接、烘干或清洗;自身是完整的而且不需要将其置入任何其他系统;需要最小的纯计算能力以减小成本和能耗(能耗转换为识别距离);并且不存在如标准芯片那样的功率消耗或环境要求。
为了满足设计要求,标准芯片组件通常从至少比RFID标签相对坚硬和沉重的基片开始。通常采用陶瓷或玻璃纤维。这意味着坚硬和耐热。通常对标准芯片基片进行刻蚀。由于标准芯片基片很厚并且有很高的热质(thermal mass),所以激光切割是昂贵的。
RFID标签则基本不同。金属层相对很薄并且是柔性的(非刚性的)。每个标签的背部或基片是柔软的聚丙烯或纸质的。基片易于打孔、切割、压窝和焊接。本发明的优选实施例利用这些不同的属性重新改造了焊接方式。
在Isaacson等人的美国专利5,708,419中公开了公知的引线焊接过程,该过程的内容整体作为参考被引用于此。Isaacson讨论了IC与不能承受高温(例如执行焊接过程的温度)的柔性或非刚性基片的焊接。在这种引线焊接过程中,用导线将芯片或晶片连接在基片或载体上。芯片连接到与芯片的前端正面对接的基片上。导线首先焊接到芯片,然后环绕并捆绑到基片上。通常的引线焊接过程包括:
1.将薄片(web)推进到下一个焊接点;
2.停止;
3.对该焊接点拍摄数字照片;
4.计算焊接位置;
5.拾取芯片;
6.将该芯片移到焊接点;
7.利用相片反馈调整实际焊接点位置的放置;
8.放置并沉积(depositing)芯片;
9.对芯片拍照以定位焊盘;
10.将头部(head)移到芯片焊盘;
11.按压、振动并且将导线焊接到焊盘上;
12.将芯片拔起并移动到基片焊盘,将导线拖曳回芯片连接;
13.按压并且焊接该连接;
14.拔起并切断导线;并且
15.对每个连接重复步骤10-14。
相反,以倒装法封装的芯片和基片之间的互连由直接位于芯片表面上的导电的焊料凸块形成。然后该凸起的芯片翻转并且面向下,以便凸块电连接到基片。
由于需要将每个芯片匹配到一个细小、精确切割的焊接点,倒装焊接,作为一种当前的工艺过程,是昂贵的。由于芯片变小了,它变得更坚硬以便能更加精确地切割焊接点。然而,该倒装焊接过程比引线焊接有相当进步。通常的倒装焊接过程包括以下步骤:
1.将薄片(web)推进到下一个焊接点;
2.停止;
3.对该焊接点拍摄数字照片;
4.计算焊接位置;
5.拾取芯片;
6.将该芯片移到焊接点;
7.利用相片反馈调整实际焊接点位置的放置;
8.放置芯片;
9.超声振动并放置头部以将芯片焊接到位;并且
10.缩回放置的头部。
上述焊接过程的步骤1到8基本相同。薄片(Web)必须停留在基片导电沟槽的位置并且精确地放置IC。相关的工艺过程要求薄片(web)停止并被测量(例如拍摄包含焊接位置的焊接点,利用相片反馈调整在实际焊接点位置的放置)以便能够将芯片精确放置到邻近沟槽的位置并且焊接该芯片。
在设计一种能够结合RFID标签的高效芯片放置过程中,发明人揭示了避免任何与滚印压力(rolling printing press)不一致的情况是有利的。停止和启动生产线通常会减慢产品前进。调整在芯片上操作的工作是有利的,所述芯片以已知的运动速度持续前进。
在焊接过程中折回路径花费时间,引起振动,并且磨损机械连接。这些连接还造成绝对位置的不确定。因此往复式装置优选旋转或连续运动装置。
在焊接过程中,机械连接的数量越大,精确定位的确定性越低。当薄片和芯片摆动时,每个连接或柔性连接引入了一定的随机性。IC的尺寸很小。不会采用很多机械连接以免使芯片移动超过临界对齐位置。
关于安全标签,不能依靠任何先前设定的精确尺寸。物体的相对位置从滚子的一端到另一端随时随地穿越过薄片(web)而变化。这是简单地利用廉价材料的实现。由于IC焊接过程,制造商必须持续适应材料实际上怎样运动,而不是依赖它应该的运动。
发明内容
根据优选实施例的集成电路焊接处理过程提供了:
附着在标签或带上的高质量和高可靠性的集成电路;
焊接速度与苯胺印刷线兼容,因而适于在当前和可预见未来的标签生产线中的集成;以及
低廉的总焊接成本,例如,每批生产量少于0.01美元。
不限于特定的理论,本发明的优选实施例描述了用于切割焊接点和薄片不停止地在焊接点组装放置的芯片(例如发射应答机)。也就是说,芯片基片在芯片放置过程中持续移动。在第一优选实施例中,切割焊接点以在芯片期望放置的地方形成沟槽。根据本发明的优选实施例,制造商能够获得比传统技术快100倍的小芯片焊接速度,特别地,通过将焊接方法应用在以可用于苯胺印刷过程中高速印刷的通常速度持续移动的芯片基片上,速度范围在300英尺/分钟以上。
附图说明
本发明将结合下列附图进行描述,其中相同的参考数字表示相同的元件,其中:
图1表示本发明优选实施例中一段时间序列期间芯片位置图表;
图2表示本发明的优选实施例的快速切割设备的结构示意图;
图3表示本发明的优选实施例的芯片放置方法;
图4表示本发明优选实施例中一段时间序列期间芯片位置图表;
图5表示本发明优选实施例的一种焊接机;
图6表示本发明优选实施例中一段时间序列期间芯片位置图表;
图7表示本发明优选实施例的布局和切割方法的结构示意图;
图8表示本发明优选实施例中一段时间序列期间芯片位置图表;以及
图9表示本发明的优选实施例的快速切割设备的结构示意图。
具体实施方式
根据优选实施例,将RFID芯片焊接在柔软、可变的基片上。根据公知的芯片准备方法,芯片准备焊接。作为一个示例,芯片顶部具有在铝触点焊盘上刻有小窗口的石英——二氧化硅。这些触点焊盘通过溅射于其上的焊料或将晶片穿过焊料的波峰池(wave bath)来“堆积”。焊料粘在铝上并且顺着石英滑落。
优选的焊接过程在硅晶片完成开始,该硅晶片包括蚀刻在一块单晶硅材料上的数千个集成电路(IC)。完成的硅晶片被切成数百块单独的芯片,每个芯片包含一个IC以及相应的硅片部分。
通常用精密的金刚石锯切分具有大芯片(例如0.25平方英寸到1.0平方英寸)的晶片。作为对比,RFID相当相当小(例如50μm×100μm),并且切割该晶片是不经济的。对于RFID芯片,晶片在背面打磨得尽可能薄同时有期望的支持力。然后,将该薄晶片用保护性抗酸物质掩模,除了晶片将要被切割的位置。这是公知的标准晶片操作。
下面,将整个晶片浸在酸中。酸腐蚀掉芯片之间的未保护的硅,直到将晶片分成数千块芯片。利用滤网使芯片不被冲走,将酸冲出池子,留下数千个RFID芯片飘在水瓶中。将芯片倒出溶液并且干燥。利用这种标准技术,不用摩擦切割(例如锯),晶片被分成多个芯片。
大多数芯片焊接过程的争论或是在基片上排列芯片,或是使基片和焊接点都排列。然而优选实施例不需要如以前芯片布局一样的精度等级。在不限于特定理论的时候,下面描述了大量细节的优选焊接方法只需要让所有芯片面向同一个方向。
一种公知的摇动台面(shaker table)实现了芯片朝向的目的。开始,混乱的芯片放置在漏斗形的摇动台面上,该摇动台面为很小的正方形或矩形(例如数千个、几百个)排列管。芯片通常基本呈矩形棱柱,可能具有在刻蚀过程中的斜边。将芯片震动到管子里,在八个方向之一竖立着。然后拍摄摇动台面的照片。假如芯片在正确的方向上,它将继续在管子中下降。假如芯片不在正确的方向,则不在方向上的芯片被退回摇动台面上以进行再一次定向尝试。最后所有芯片都竖立在正确的方向上。
与在基片进入焊接机前为IC准备焊接点的现有工艺方法完全相反,本发明的优选方法是让焊接机自己进行切割。对于焊接点,进入机器的是固体金属。例如,金属优选在一根带上的薄层金属膜、标签薄片(a webof tag)、封装材料或产品。重要的在于,根据优选实施例,在金属进入焊接机之前没有准备焊接点(例如,形成导电沟槽)。根据优选实施例,进入焊接机中的是准备切割成特定芯片的空白金属条。
应该理解,摇动台面是在焊接点的芯片布局之前完成芯片定向的多种方法之一,并且本发明不限于特定的方法。实际上,该优选的快速切割(cut-on-fly)方法应用于附着在基片上的芯片,或应用于即将附着在基片上的芯片,或应用于已经附着在基片上的芯片。从而,如同下面更详细讨论的,只要芯片被附着到基片上或者朝向将要被附着的基片,芯片附着到基片上的方式不是基片切割优选方法的限制性因素。另一种完成芯片定位的方法,例如,美国申请号10/996,786的题为“标签和能够包括集成表面处理系统的用于制造标签的系统(Tag and System forFabricating a Tag Capable of Including an Integrated Surface ProcessingSystem)”的专利申请、美国申请号10/996,785的题为“一种具有电路图案元件的标签和用于制造标签的系统(A Tag Having Patterned CircuitElements and a Process for Making Same)”的专利申请、美国申请号10/996,939的题为“一种将识别标志应用在商品上以响应探询信号的方法(A Method for Applying an Identification Marking to an Item to Identify theItem in Response to an Interrogation Signal)”的专利申请公开了在金属基片上的芯片的形成:,所有上述申请于2004年11月24日提交,其内容在此作为参考全部被引用。
现在机器还不足以进行切割。切割必须在金属条中形成导电沟槽。也就是说,在沟槽中导电条或基片金属必须被完全去掉以避免以后使芯片短路。至少有两种方法达到这个目的。一种叫“吻切(kiss cut)”,利用切削片(cutting blade)完成。另一种是用激光切割——精确地汽化不需要的金属。激光是优选的,因为激光切割器能够不与基片进行任何机械接触而精确切割。但是,是否通过吻切、激光或等同的方法(例如晶片),优选实施例的焊接机能够不减慢薄片前进(down the line)而进行切割。也就是说,在通过切割形成沟槽时以及芯片布局时,薄片持续移动。例如,苯胺印刷(flexographic)速度。而且,  在RFID芯片允许的误差范围内进行切割,所述误差例如大约100微米或更小。创建芯片接触点之间的沟槽的允许误差小于大约80微米,并且更优选地小于大约20-30微米。
优选实施例讨论关于芯片(发射应答机)的发明,所述芯片具有两个需要电连接到位于芯片连接点的天线的导电盘,所述天线具有单切口沟槽。然而,应该理解,本发明不限于这个范围,优选实施例也可以应用于其他类型的芯片(例如多焊盘芯片)。当然,多焊盘芯片需要更多的切口,所述切口很容易提供,特别是利用激光切割器,所述激光切割器能够切割在预先设置的模型中的导电基片或载体(carrier)。
切口,特别是激光切口的宽度,主要是所施加的能量的模式和强度的函数。宽度也是导电基片厚度的函数。由于导电基片越厚,越难得到干净整齐的狭窄切口。利用脉冲控制激光切割,飞秒分辨率是可能的。对于微型机械加工,水锯(water saw)是清理切口的另一种优选方法。不管哪种切割方法,优选的切割宽度大约5μm或者更小。
为了避免不稳定的焊接,优选实施例的焊接机将芯片焊接到基片上。优选的焊接是利用焊料焊接,并且对于这种焊接使用焊剂更好,可能甚至是酸性焊剂。不需要极其精确。每次焊料焊接,简单地将焊剂喷在焊接区上。焊剂形成了芯片的焊料凸块(例如,倒装芯片,控制芯片坍塌)的预定边界。焊料凸块附着焊剂并且朝向沿着薄片的方向(webdirection)。
当薄片移动时,有多种将芯片(例如发射应答机)从例如摇动台面的对齐管道中传送到焊接区上的粘性焊剂的方法。一种沉积或放置芯片的方法是在芯片顶部施加,让芯片接触移动的焊剂以便每次一个芯片的前端粘到焊剂并被焊剂拉出。另一种方法是利用空气压力将芯片射到焊剂上。一种优选的方法是利用真空头的转轮粘住对齐(alignment)的芯片。例如,如图3所示,每个头将一个芯片从位于转轮顶部的对齐管道中吸出,并且将芯片吹入转轮底部的焊接点。优选地,混乱地将芯片放置或沉积在焊剂中,以便芯片的焊料凸块被压入导电材料(例如金属条)用于焊接点的连接。
然而不限于特定的理论,不用减慢薄片下线,就可以完成芯片布局以放置芯片。薄片保持离心分离,并且焊接机将芯片按期望放置在移动的薄片上,例如每次显现出一个可利用的芯片焊剂点。因此这种在柔软基片上的芯片焊接方法比某些用在标准IC处理上的方法更像机械组装过程。
在优选实施例中,下一步,拍摄照片以确定芯片到达的位置。从照片中,焊接机能够计算出它应该在哪里切割金属条以便为芯片产生焊接点。也就是说,照片信息能够用于确定芯片放置后在哪里进行切割。如下面更详细讨论的,照片也能够用于在芯片附着到导电材料上之前在焊接点切割导电材料(例如金属条)。
这里描述的优选方法在天线中创建了一个导电沟槽,恰好这里是芯片坐落或希望坐落的位置。更优选的实施例获取焊接点应该在哪里的信息,并且利用此信息为没有位于其焊接点上的芯片切割焊接点。换句话说,放置芯片的光学或对齐反馈用于为要放置的后续预焊接芯片(例如下一个芯片)确定并切割焊接点。
因为在芯片在尺寸上没有改变的时候基片变化了——特别是软基片,所以优选实施例使用照片反馈。在标签运转中,标签可能是在一个地方(比如波多黎各)制造,并且在另一个地方(比如瑞典)焊接,从一端到另一端的切割前焊接点的地点差异比芯片允许的更大。薄片和辊子的拉伸;机器摇摆;元件加热和膨胀。因此当标签进入焊接机时,焊接机不知道并且不能精确预测焊接点将在哪里。然而,假如焊接机知道哪里应该是上一个焊接点,则将当前或下一个焊接点放置在那基本上没有错误。换句话说,基于前面芯片的位置放置下一个或后续芯片基本没有错误。
实际上,由于在芯片的触点盘之间的允许的误差边缘之内(例如,大约10到30μm),在一行中一个、两个、三个甚至十个焊接点之间的差别很小(几乎是零,在布局上几乎相同)并且不显著。因此对于焊接机不需要基于前面芯片的照相位置放置芯片。焊接机有更多的时间处理照片并且能够利用已放置芯片的照片放置后续芯片,从被拍照的芯片中去除多个芯片。切割装置只使在拍照步骤之前的切口更长。然而,累计了少量的误差,例如50个标签后,切割装置可能无法确定地在触点盘之间进行正确的切割。在几百万个标签的运转中,对于所有芯片没有一个切割位置是正确的。
从而,本发明最优选的实施例利用了对齐反馈。发明人公开了利用对齐反馈定位已放置芯片以便在后续芯片放置之前对所述后续芯片进行切割的优选方式。应该理解,本发明不限于使用照相反馈的布局机器。实际上,如下面的详细描述,可以通过照相之外的方法完成对齐。例如,芯片的放置和芯片连接区的切割能够基于焊剂的放置而对齐。
在将芯片放置在它们相应的焊接点上之后,所述基片被焊接到金属基片上。因为它们不能腐蚀,所有优选进行焊料焊接(solder weld),从而提供了机械强度,并且形成了高导电性的冶金连接。也就是说,靠近的焊接提供了高质量和高可靠性的导电连接。优选的焊接技术是一种公知的控制芯片坍塌的倒装焊接。
在优选实施例中,焊料呈现为放置在焊剂上的芯片上的凸块。在焊料上加热,但不要加太多的热量。优选的热量足够使焊剂的表面和靠近焊剂的基片变热,液化焊料但不烧热基片或使基片变形。基片是柔软的,如果焊接机在焊接一个刻蚀后的标签,可能具有塑料层,从而可以避免多余的热量。快速保险(例如氙灯)优选为焊接。氙灯快速保险是当前使用的,例如在激光打印机上使用。
应该理解,具有多种可能的焊接方法,并且本发明不限于特定的方法。例如,另外一种控制芯片坍塌的焊接方法是利用各向异性导电粘合剂。
一种焊接点结构的优选实施例作为图1-3的示例。图1表示在一个时间序列期间芯片位置的图表,图2是快速切割设备10的结构示意图。在图2中能很好的看出,基片12在焊接机14下方从切割站16到放置站18移动,然后到拍摄站20。在本实施例中,切割站16切割金属的导电层22和在估计的芯片连接区28的焊剂24。如下面将详细描述的,放置站18优选地在每个时间周期将芯片26放置在焊接点30的基片12上,所述基片12包括导电层22。拍摄站20测量芯片26的位置以确定即将切割的后续芯片连接区32的位置。在不限于特定理论的时候,拍摄站20优选为寻找每个通过的芯片26的边沿(例如前边、后边)以确定每个芯片位置的闪光视觉系统(flash vision system)。
参考图1和图2,在时刻1,当基片沿一个处理方向34持续移动时,将Chip1置于基片12的导电层22上的焊接点30。在时刻1之后的时刻2,Chip1移动到拍摄站20,在拍摄站20进行芯片位置的测量,并且将Chip2放置在下一个芯片连接区的基片12的导电层22上的焊接点30。基于对Chip1的测量,系统(例如,焊接机14)优选地确定后续放置的芯片26应该被放置到基片12上的哪里。由于本领域技术人员易于理解,后续放置的芯片26的位置能够从基片12上的Chip1的位置和连续的芯片放置位置之间的距离来确定。连续的芯片放置位置之间的距离理解为芯片放置与沿处理方向34移动的不停留并且不往复的芯片的速度的之间的时间δ的函数。穿过导电层22的每个切口的设置将位于每个已放置芯片的导电接触点位置的估计位置之间,也就是说,在估计的芯片连接区28,并且优选地在微米间隔(例如小于10μm到100μm,并且最优选地在10μm和20μm之间)的接触点之间的中点。因此,芯片26和其接触点的尺寸在确定切割后续放置芯片的位置时应该已知。
从而,基于Chip1位置的测量,焊接机14确定后续芯片应该位于哪里以及在时刻3在估计的芯片连接区28切割导电层22以形成沟槽36和大体上放置芯片的天线。由于基片12在时刻2之后的时刻3正在移动,Chip1移动超过拍摄站20,Chip2在拍摄站20,并且通过放置站1 8将新Chip3放在焊接点30的基片12上。应该注意,如结合本发明的其他优选实施例的下面将要详细描述的一样,切割器也可以用于切割焊接机14的其他位置的芯片26下方的导电层。然而,在最优选的实施例中,在放置芯片26之前,切割导电层22,由于芯片没有放置并且因此没有被切割站16损害的危险,不暴露芯片以避免由切割导电层引起的损害。
仍然参照图1,基片12继续沿处理方向34下线(down the line),并且在时刻3之后的时刻4,Chip3在拍摄站20,在拍摄站20,如果是理想情况,如上面描述,可以测量芯片以确定后续放置芯片的估计芯片连接区28。仍然在时刻4,放置站18在基片12上的焊接点30将Chip4放置在导电层(例如金属和焊剂层)上的沟槽36上,所述沟槽是先前在切割站16上制造的。在时刻4,切割站16切割导电层22以形成另一个后续放置芯片(例如芯片5)的沟槽36。
图2是表示在时刻4焊接机14下方芯片26和基片12位置的示意说明。当拍摄站20显示为邻近放置站18时,应该理解,所述拍摄站可以位于沿生产线的其他位置,精确地测量用于确定后续切割位置的芯片位置。拍摄站20的位置可以不同,例如,根据测量和用于芯片布局的后续芯片区估计所需要的时间量。相应地,在本发明的范围之内,只要在拍摄(或测量)站能够测量已放置的芯片26的位置,拍摄站20可以放置在放置站18之后沿直线的任何位置。以相同的方式,应该理解,当切割站16显示为在邻近芯片连接区18和焊接点30的芯片连接区域28上方时,切割站可以通过多于一个的放置间隔与放置站分离,其中每个放置间隔通过连续的芯片连接区(例如,连续的芯片放置)之间的距离表示。
如图2所示,第一芯片26(例如Chip2)位于拍摄站20之外,第二芯片26(例如Chip3)位于拍摄站下方,并且第三芯片26(例如Chip4)显示为在放置站18下方的导电层22中的沟槽36上,所述沟槽先前由切割站16切割。导电层22中的另一个沟槽36显示为在切割站16下方位于下一个芯片(例如芯片5)的估计的芯片连接区28。应该理解,根据这种方法,由于芯片下方的导电层22没有被切割以消除短路和形成天线,该过程中的第一芯片26不能作为发射应答机使用。然而,在线上的第三芯片26的缺失对于成百上千个后续放置的芯片是不显著的损失,所述后续放置的芯片在所述过程开始后被安全地和可靠地制造。
图3示出了当图3所示的薄片移动时,将芯片26放入粘性焊剂24下方的优选方法。图3表示在放置站18的具有真空头42的旋转轮40。每个头42将芯片26吸出排列芯片的管44,所述管在转轮(wheel’turn)的顶部,并且将芯片吹到转轮底部的焊接侧30。优选地,由于芯片26混乱地放置在焊剂24中,芯片的焊料凸块46正确地放进导电连接的导电层22。放在焊接点30上具有基片12的每个芯片26随着基片12到拍摄站20,以及焊接结合部的焊接站,例如,如上面所描述的。
在图4和图5中,示例性地描述了焊接点构成的第二优选实施例的第一个实例。在本实例中,在每个芯片的焊接点切割金属基片以在基片上放置每个芯片26的同时形成导电沟槽。图4表示在一个时间序列期间内的芯片位置图表。在图5中能够很好地看到,基片12沿运动方向34持续在焊接机14下方移动。焊接机50类似于图2中的焊接机14,两种焊接机都包括切割站16、放置站18和拍照站20。然而,切割站16被定位以从芯片位置的相反侧或基片12的底部,而不是从导电层22的顶部切割基片12和其导电层22。而且,应该注意,如下面更详细地描述,拍摄站20对于焊接机50的工作是不重要的。
在本实例中,切割站16被指定为基本上与放置站18在焊接点30放置各个芯片26的同时切割包括导电层22的基片12。由于焊接机50知道放置站18何时何地放置芯片26,所述焊接机将切割站16对准对侧的放置站以在各个芯片放置的时间和位置切割基片12和导电层22。换句话说,在优选实施例的这个实例中,每个芯片26被放在基片12上,并且基片12基本上同时被切割。由于在切割期间芯片在焊接点30,应该理解,切割站16利用具有足够切割基片的切割部件(例如激光、刀片、水)切割基片12以切割基片但不影响各放置芯片26的操作或功能。
在芯片被放置和被切割之后,拍摄站20测量每个芯片26的位置作为芯片已经被正确放置的检查。在这样做时,拍摄站20为焊接机50提供照片反馈以确保放置站18和切割站16之间的对齐。假如测量的芯片与各个沟槽不对齐(例如,沟槽36不在芯片的接触点之间),则当需要重新对齐各站以本领域技术人员公知的方式与每个芯片26的放置同时地进行基片12的切割时,焊接机50可以调整切割站16或放置站18。
如同上面提示的,图4表示了优选实施例的在一段时间序列期间的芯片位置图表。参看图4和图5,在时刻1,当基片12沿直线连续移动时,将Chip1放置在基片12的导电层22上的沿处理方向34的焊接点30上。在同一个时刻1,包括导电层22的基片12在焊接点30在基片26下方被切割,优选地在芯片的接触点(例如,焊料凸块46)之间,以形成芯片的天线。在时刻1之后的时刻2,Chip1移动到拍摄站20,在所述拍摄站进行芯片位置的测量,将Chip2放置在导电层22上的焊接点30,并且所述导电层和基片12在Chip2下被切割。基于对Chip1的测量,焊接机50能够确定Chip1是否被正确地放置并且是否需要在放置和切割之间进行调整。通过切割站16贯穿导电层22和基片12的每次切割的位置,例如,是公知的位置,在该位置放置站18放置各个芯片26,并且优选地该位置在各个芯片接触点之间的中点。芯片26的尺寸和它的接触点应该在确定每个芯片的切割位置时是已知的也就是说,在该位置应该形成沟槽36。
应该注意,在所有实例的图中的每个导电沟槽36基本垂直于基片12,沟槽不限于垂直或一定角度。沟槽36的重要特征是在接触点(例如,焊料凸块46)之间导电基片22种形成导电沟槽。实际上,依据基片12沿直线移动的速度,以及切割站形成沟槽(例如激光、刀片、水)的速度,标签的侧面剖视图可能显示不垂直于基片的沟槽,这会被本领域技术人员很轻易地理解。
仍然参考图4和图5,在时刻2之后的时刻3,Chip2被移动到拍摄站20,并且Chip3位于焊接点30,在焊接点30通过切割站16在基片12中形成导电沟槽30。在后面的时刻4,将Chip3移动到拍摄站20,并且在通过切割站16在基片中形成沟槽36的同时将Chip4通过放置站18放置在焊接点30。在图5所示的优选实施例的实例中,拍摄站20显示为靠近并且从放置站18沿直线行进。在从放置站沿直线行进(例如,之后)的同时,当拍摄站20提供作为检测的照片反馈以确认放置站18和切割站20如预期地连接有芯片26并形成沟槽36时,在图5中拍摄站20的位置不限于优选地靠近放置站。相应地,只要拍摄(或测量)站可以测量放置芯片的对齐,拍摄站20可以位于放置站18之后的任何位置,都在本发明的范围之内。另外,拍摄站20可以配置成根据测量图中的俯视图到侧视或立体图的偏移角度测量对齐,其在本领域技术人员易于理解的本发明的范围之内。
对于焊接点形成的优选实施例的另一个实例在图6和图7中进行了示例性说明。图6表示与图1到图4所示图表相似的芯片位置的图表。图7表示与图2和图5中所示相似的放置和切割方法的结构示意图。在这个实例中,在图7中能够很好的看出,基片12沿焊接机60从放置站18下方移动到切割站上方和拍摄站20下方。焊接机60与图2所示的焊接机14以及图5所示的焊接机50相似。然而,至少放置站18和切割站16的相对位置不同。
在优选实施例的这个实例中,在切割站16切割各芯片26下面的沟槽36之前,芯片26被放置在持续移动的基片12的导电层22上。换句话说,放置站18将芯片26放置在焊接点30的导电层22上。由于焊接机60通过放置站18将芯片26放置到基片12上,焊接机知道并且能够记录每个芯片的位置,并且因此当芯片沿机器方向34移动到基片上时,确定芯片的位置。另外,放置芯片的位置可以根据焊剂24记录前的位置记录,每个芯片放置在所述焊剂上。
基于放置芯片26的已知位置和基片12下线的速度,切割站16在每个芯片26下在通过放置站18放置芯片之后形成沟槽36。拍摄站20基本上与图5所讨论的拍摄站相似,由于它为芯片位置提供照片反馈以便将来的调整,假如有必要保持在每个芯片的接触点(例如焊料凸块)内部相应沟槽36的位置。
参看图6和图7,在时刻1,当基片沿一个处理方向34持续沿直线移动时,将Chip1置于基片12的导电层22上的焊接点30。在时刻1之后的时刻2,Chip1移动到切割站16,在切割站16切割导电层22以形成芯片的天线。还是在时刻2,将Chip2放置在下一个芯片连接区的基片12的导电层22上的焊接点30。由于这里详细讨论的,切割站16优选地使用激光切割器切割导电层22和基片12,尽管本发明不限于这种形式的切割,也可以使用讨论的其他方法,例如具有刀片的吻切或喷水(waterjet)。
仍然参看图6和图7,在时刻2之后的时刻3,当基片持续不停顿、不往复的移动时,将Chip3置于基片12的导电层22上的焊接点30。在时刻1之后的时刻2,Chip2移动到切割站16,切割站16在Chip2下切割基片12和它的导电层22以形成沟槽36。在优选实施例的这个实例中,还是在时刻3,将Chip1移动到拍摄站20,在拍摄站20,进行芯片位置的测量以用于反馈目的(例如,芯片对齐、切割对齐)。
基片12沿处理方向34继续下线并且如图6和图7所示,在时刻4,通过放置站18将Chip4放置在基片上,Chip3在切割站16上方移动,所述切割站16在Chip3的接触点之间的基片和导电层22中切割沟槽36以形成天线;并且Chip2移动到拍摄站20,在拍摄站20,如果理想地,能够测量芯片以为了将来芯片的放置和切割确定芯片和/或切割对齐。仍然在时刻4,Chip1以及移动过拍摄站20,在拍摄站20,如果需要,芯片头部朝向焊接站以便将芯片焊接到金属基片22。
作为本领域公知的焊接站,是芯片连接过程的典型部件,应该理解,对于所有优选实施例,焊接站可以是焊接机的部件或如期望的独立于焊接机,都在本发明的范围内。在通过焊接站后,将现在包括芯片和天线的焊接的标签以本领域技术人员公知的方式从基片上去除。应该理解,焊接站和从基片上去除的标签通常还在这里公开的优选实施例的其他实例中实现。应该注意,公开的实例讨论了一行芯片,此过程应用在基片带上放置的多行芯片的也是可以理解的,所述基片宽度足够放置多个芯片并且并排连接在基片上。以这种方式,可以比只连接一行芯片、一次处理一个芯片的焊接机多处理很多倍芯片。从而,为了更好的输出,优选实施例的焊接机适于同时将多行芯片指向、放置、切割和连接到基片上。
在优选实施例中,芯片连接到基片12的导电层22。优选地,基片12包括导电层22和非导电层38,优选地在所述导电层22和非导电层38之间具有粘合剂以粘合导电层22和非导电层38。另外,提供对齐反馈的拍摄站优选地是寻找通过基片的芯片的前边缘、后边缘、和/或侧边缘以确定芯片是否被适当地对齐的闪光视觉系统。
优选地,优选实施例的切割站18以与薄片(web)的运动速度成比例的角度上切割导电层和基片,以便得到(translated)的沟槽具有与附着芯片接近垂直的侧面的梯形,由于薄片和所使用的切割系统的速度,这是允许的。关于切割系统,机械切割器上的激光的一个优势是激光不需要使用剪切动作。而是融化沟槽内的金属。因此激光切割不会引起短路或导致应力和标签的结构问题。不限于特定的理论,优选的激光器的类型是激光器或其他适于在基片和导电层(例如,金属、铝)中形成沟槽的切割系统,而不管用于粘合基片的导电层和非导电层的粘合剂类型。这样的激光器可能包括但不限于YAG激光器、opium激光器、三电子(three electron)激光器等等。
焊剂是酸性的,所述焊剂可以作为被印刷成越过导电层条纹的湿润表面。根据优选实施例,芯片放置在焊剂上并且被加热,焊料球或焊料凸块融化了一点,焊剂流动,并且芯片随着焊剂确定方向。因此,利用焊剂设置预定的边界并且通过焊料凸块创建与芯片的电子和机械连接,焊剂的印刷使得放置的芯片对准机器的方向。可控坍塌芯片是芯片连接到基片的一种优选方法,另一种方法是标准倒装芯片,在该方法中,标准倒装过程将芯片导电触点盘的导电凸块(例如,钯)连接到置于导电层上的内斜粘合剂(esotropic adhesive),而不是基片上的焊剂和芯片上的焊料或锡球,在芯片和基片之间采取相同或相似的对准和定向,这是本领域技术人员熟知的。类似于焊剂,内斜粘合剂是在本发明范围之内的印刷前粘合剂。
然而优选实施例的另一个焊接点构成的实例在图8和图9中进行了示例性说明。图8和图9中焊接点构成的典型方法类似于先前讨论的焊接点构成,并且特别地类似于图6和图7中示例性说明的焊接点构成。也就是说,图8和图9中以及图6和图7中的焊接点构成设备和方法都是放置后切割(cut-after-placement)的方法,而图1-3中的焊接点构成方法是放置前切割(cut-before-placement)方法,图4和图5中的焊接点构成方法和设备是放置并切割的方法。图8和图9中示例说明的焊接点构成方法不同于图6和图7中所示的方法,因为在图8和图9中的后一个实例中放置的芯片在通过切割站16形成沟槽之前通过拍摄站20测量。
在图9中很好地看出,基片12沿焊接机70从放置站18移动到拍摄站20,并且然后移动到切割站16。放置站18在每个芯片的各焊接点30将每个芯片26放置在基片12的导电层22上,优选地,在每个时钟周期内放置一行芯片。拍摄站20优选地是闪光视觉系统,所述拍摄站20测量放置芯片的位置作为一种核查,以确认和确定各芯片26放置在它们各自的焊接点上。根据拍摄站20测量的每个芯片位置,焊接机70可以调整切割站16以精确切割被测芯片或后续放置的芯片的沟槽36。作为另一种方法,焊接机70可以调整放置站18以更好地使得芯片与切割站16对齐和对准。切割站16切割基片12,并且特别地,切割每个芯片下方在芯片连接区的芯片接触点(例如图3中的焊料凸块46)之间的导电层22。应该理解,切割站16还在沟槽36形成期间切割任何焊剂24或在导电层22和各芯片26之间的导电粘合剂以防止在穿过沟槽的天线中的任何短路。这当然还可以理解用于这里讨论的本发明的其他实施例。
参看图8和图9,在时刻1,当基片沿一个处理方向34持续移动时,将Chip1放置在基片12的导电层22上的焊接点。在后续的时刻2,将Chip1移动到拍摄站20,在拍摄站20进行芯片位置的测量(优选地通过检测芯片前边沿),并且将Chip2放置在下一个芯片连接区28的导电层22上的各个焊接点30。在时刻2之后的时刻3,Chip1在切割站16上方移动并且切割站在芯片下方切割导电层22以形成沟槽36。还是在时刻3,将Chip2移动到拍摄站20,在拍摄站20进行芯片位置的测量,并且将Chip3放置到下一个芯片连接区28的导电层22上的各焊接点30。
不限于特定的理论,焊接机70基于已知的沿处理方向34持续移动的薄片(例如基片12)的速度确定芯片26下方切割沟槽36的位置,以及下列因素中的一个或多个:(a)放置站18将芯片放置在导电层22上的已知位置;(b)通过拍摄站20进行的芯片位置的测量;和/或焊剂24的预对准位置,在所述焊剂上,放置并且对准芯片。当然,薄片的速度可以基于每个时间周期内薄片的位移和每个时间周期之间的间隔确定。
仍然参看图8和图9,基片12沿处理方向34持续下线,并且在时刻4,Chip1移动过切割站16,如果需要,所述切割站能够通过另一个用于反馈的拍摄站20测量,并且在切割站处Chip1向焊接站前进。在同一个时刻4,Chip3在切割站16上方移动,所述切割站16形成芯片下的沟槽36,从而形成用于标签天线的导电沟槽。而且,Chip3在拍摄站20,在所述拍摄站20,如果需要,对芯片进行测量,优选地通过检测它的前边沿,以确定该芯片的芯片连接区28,和/或一个用于后续放置芯片的预估芯片连接区,如上面的描述。仍然在时刻4,放置站18在导电层22上的芯片焊接点30放置Chip4。利用超过焊接机70的第一芯片26、切割站16上方的第二芯片、拍摄站20下方的第三芯片以及放置站18下面的第四芯片,在图9中描述了在时刻4芯片处理过程的典型说明。
不限于特定的理论,本发明的优选实施例提供了至少下列优点:廉价的标签;高质量和高可靠性的集成电路附件;当焊接速度与苯胺印刷线兼容时,通过不停顿或甚至减慢下线以进行对齐而获得更大的输出;通过利用苯胺印刷术获得了当前的集成和可预知的标签生产线的适应性;低廉的总焊接成本,例如,按照生产量少于0.01美元。
应该理解,所描述和表示的芯片连接区快速切割方法和设备是本发明优选实施例的示范性说明,并且只起说明作用。换句话说,本发明的概念可以应用于多种优选实施例,包括这里所公开的。本发明已经结合其特定实例被详细描述,对于本领域技术人员显然可以不背离本发明的精神和范围进行各种改变和修改。例如,在图7和图9中,切割站16可以位于拍摄站20的对面,从而当沟槽形成时测量芯片。不需要其它细节,前述的内容将能够充分地说明本发明,以至于他人通过应用现在和将来的知识,在不同业务条件下很轻易地利用同样的应用。

Claims (20)

1、一种切割基片的芯片连接区的方法,其特征在于,包括:
确定基片上第一发射应答机的位置;
基于第一发射应答机的位置在期望的后续放置的发射应答机的位置切割基片以形成导电沟槽;以及
在沟槽上方的基片上放置后续放置的发射应答机。
2、根据权利要求1所述的方法,其特征在于,还包括将放置的发射应答机焊接到基片上。
3、一种焊接机,其特征在于,包括:
在移动的基片表面放置发射应答机的放置站;
靠近所述放置站的用于确定由所述放置站放置在基片上的已放置的发射应答机位置的测量站;
靠近所述放置站并在所述测量站对面的用于在期望的后续放置发射应答机的位置切割基片以形成导电沟槽的切割站,所述沟槽的位置基于放置的发射应答机的测量位置,从而所述放置站适于将期望的后续放置发射应答机放置在所述沟槽上方的基片上。
4、根据权利要求3所述的焊接机,其特征在于,还包括将放置的发射应答机焊接到基片上的焊接站。
5、一种切割基片的芯片连接区的方法,其特征在于,包括:
在第一时刻确定已放置在持续向前移动的基片上的芯片连接区的发射应答机的位置;以及
根据确定的位置在第二时刻在附着的发射应答机处切割持续向前移动的基片以形成导电沟槽。
6、根据权利要求5所述的方法,其特征在于,还包括:将发射应答机放置在基片上。
7、根据权利要求5所述的方法,其特征在于,其中确定步骤包括在芯片连接区对准焊剂的位置。
8、一种焊接机,其特征在于,包括:
在持续移动的芯片上的基片连接区处对准发射应答机位置的测量站;以及
靠近所述测量站用于在发射应答机的位置切割基片以形成基片中的导电沟槽的切割站,所述沟槽的位置是基于放置的发射应答机的测量位置。
9、根据权利要求8所述的焊接机,其特征在于,还包括靠近所述测量站的用于在持续移动的基片中放置发射应答机的放置站。
10、根据权利要求8所述的焊接机,其特征在于,所述测量站基于芯片连接区上焊剂的位置对准发射应答机的位置。
11、一种切割基片的芯片连接区的方法,其特征在于,包括:
在移动基片的芯片连接区处放置发射应答机;以及
当在芯片连接区处放置发射应答机时,在芯片连接区处切割移动基片以形成靠近发射应答机的沟槽。
12、根据权利要求11所述的方法,其特征在于,还包括:确定移动基片上的发射应答机的对齐。
13、一种焊接机,其特征在于,包括:
在移动的芯片上的基片连接区处放置发射应答机的放置站;以及
靠近移动基片并且在所述放置站对面,与在芯片连接区上放置发射应答机的同时适于在芯片连接区处切割基片以形成靠近发射应答机的沟槽的切割站。
14、根据权利要求13所述的方法,其特征在于,还包括靠近所述放置站的用于确定在持续移动的芯片上放置的发射应答机的对齐的测量站。
15、根据权利要求13所述的方法,其特征在于,所述沟槽形成了发射应答机的天线。
16、一种将各个发射应答机应用到至少一个电导部件以形成多个电路元件的方法,所述至少一个电导部件持续移动下线,每个电路元件具有第一导电部分、第二导电部分、第一导电部分与第二导电部分之间的导电沟槽、设置为被固定到第一导电部分和第二导电部分的发射应答机,所述第一导电部分和第二导电部分桥接在导电沟槽之间,该方法包括:
当至少一个电导部件移下所述路径时,确定在多个电路元件之一的导电沟槽的位置;
当至少一个电导部件移下所述路径时,基于所述导电沟槽的确定位置,在导电沟槽附近放置各个发射应答机;以及
将各发射应答机的各部分电连接到跨越导电沟槽的第一和第二导电部分以固定各个发射应答机。
17、根据权利要求16所述的方法,其特征在于,所述路径包括高速印刷线的一部分。
18、根据权利要求16所述的方法,其特征在于,还包括形成导电沟槽。
19、一种将各个发射应答机应用到至少一个电导部件以形成多个电路元件的焊接机,所述至少一个电导部件持续移动下线,每个电路元件具有第一导电部分、第二导电部分、第一导电部分与第二导电部分之间的导电沟槽,所述发射应答机设置为被固定到第一导电部分和第二导电部分,所述第一导电部分和第二导电部分桥接在导电沟槽之间,该焊接机包括:
当至少一个电导部件移下所述路径时,确定在多个电路元件之一的导电沟槽的位置的测量站;
当至少一个电导部件移下所述路径时,基于所述导电沟槽的确定位置,在导电沟槽附近放置各个发射应答机的放置站;所述放置站适于将各发射应答机的各部分电连接到跨越导电沟槽的第一和第二导电部分以固定各个发射应答机。
20、根据权利要求19所述的焊接机,其特征在于,所述路径包括高速印刷线的一部分。
CNB2005800275465A 2004-06-24 2005-06-24 芯片连接区快速切割方法和设备 Expired - Fee Related CN100511578C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58274104P 2004-06-24 2004-06-24
US60/582,741 2004-06-24
US60/634,190 2004-12-08

Publications (2)

Publication Number Publication Date
CN101027750A true CN101027750A (zh) 2007-08-29
CN100511578C CN100511578C (zh) 2009-07-08

Family

ID=38744884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800275465A Expired - Fee Related CN100511578C (zh) 2004-06-24 2005-06-24 芯片连接区快速切割方法和设备

Country Status (1)

Country Link
CN (1) CN100511578C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109822236A (zh) * 2019-04-04 2019-05-31 中国工程物理研究院机械制造工艺研究所 一种用于管道切割及焊接的装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013098462A1 (en) * 2011-12-29 2013-07-04 Smartrac Ip B.V. A method for producing an rfid transponder by etching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109822236A (zh) * 2019-04-04 2019-05-31 中国工程物理研究院机械制造工艺研究所 一种用于管道切割及焊接的装置
CN109822236B (zh) * 2019-04-04 2023-11-28 中国工程物理研究院机械制造工艺研究所 一种用于管道切割及焊接的装置

Also Published As

Publication number Publication date
CN100511578C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
US7709294B2 (en) Die attach area cut-on-fly method and apparatus
JP3729491B2 (ja) 非接触idカード類及びその製造方法
US7595219B2 (en) IC chip mounting method for mounting two or more IC chips by sequentially transferring the IC chips sucked onto a first roller to a second roller and mounting the IC chips transferred to the second roller on a traveling base
KR100555337B1 (ko) 테이프 캐리어
TW201503785A (zh) 於如回流錫焊之製程期間精確定位及對齊一組件
CN100511578C (zh) 芯片连接区快速切割方法和设备
TWI423351B (zh) Image identification installation method
US20070102486A1 (en) Wire embedded bridge
JP3801300B2 (ja) 半導体装置の製造方法
EP1950791B1 (en) Bonding machine for applying transponders and method
JP2833174B2 (ja) 半導体素子及びその実装方法
JPS6359595A (ja) 携帯可能媒体における実装方法
JP2008003681A (ja) 無線icタグとその製造方法
KR100501178B1 (ko) 칩 본딩 방법
TW517319B (en) Method of automatically identifying and skipping defective work pieces for wire-bonding operation
JPH04249333A (ja) Tab用テープキャリア
JP2003037240A (ja) ハイブリット型icカードおよびその製造方法
JP2005301738A (ja) 電子タグ用インレットの製造方法
TWI291731B (en) Chip carrier and chip package structure thereof
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JP2006185039A (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JPH02271545A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20110624