CN101026151A - 具内藏式电容结构的芯片封装体 - Google Patents

具内藏式电容结构的芯片封装体 Download PDF

Info

Publication number
CN101026151A
CN101026151A CN 200610007882 CN200610007882A CN101026151A CN 101026151 A CN101026151 A CN 101026151A CN 200610007882 CN200610007882 CN 200610007882 CN 200610007882 A CN200610007882 A CN 200610007882A CN 101026151 A CN101026151 A CN 101026151A
Authority
CN
China
Prior art keywords
sheet metal
opening
mentioned
integrated circuit
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610007882
Other languages
English (en)
Inventor
彭锦星
吴仕先
李明林
赖信助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN 200610007882 priority Critical patent/CN101026151A/zh
Publication of CN101026151A publication Critical patent/CN101026151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种具内藏式电容结构的芯片封装体，其包括集成电路元件、电容元件、封装架体以及封装胶体。电容元件设置于集成电路元件上。电容元件包括第一金属片、第二金属片以及介电层，其中介电层设置于第一金属片与第二金属片之间。封装架体设置于第二金属片的远离介电层的表面上。第一金属片与封装架体电连接、第二金属片与封装架体电连接、集成电路元件与封装架体电连接、集成电路元件与第一金属片电连接以及集成电路元件与第二金属片电连接。封装胶体设置于封装架体上，以固定集成电路元件、电容元件以及封装架体。

Description

具内藏式电容结构的芯片封装体
技术领域
本发明涉及一种芯片封装体，且特别涉及一种具有抑制噪声的功能的具内藏式电容结构的芯片封装体。
背景技术
半导体工业是近年来发展极为快速的高科技工业之一，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并且朝向更为轻、薄、短、小的趋势迈进。目前在半导体工艺当中，芯片上引线封装(lead on chip，LOC)的芯片封装体即为一种兼具薄型化尺寸、高电性表现与高散热率的芯片封装体。
请参照图1，其为公知的在芯片上搭载导线架的芯片封装体示意图。芯片封装体100包括芯片110、粘着层130、导线架(lead frame)120、多条导线140以及封装胶体150。导线架120具有多个引脚122，并且这些引脚122通过粘着层130而搭载于芯片110上，其中粘着层130具有开口132以暴露出芯片110的部分区域。粘着层130是一种双面均具有黏性胶体的双面胶带(double-sided adhesive tape)，因此粘着层130可以固定芯片110与导线架120之间的相对位置。这些导线140通过开口132将芯片110电连接于导线架120。封装胶体150设置于导线架120上，以进一步地将芯片110固定于导线架120上，其中封装胶体的材质为塑料。
由于这种芯片上引线封装的芯片封装体具有可以将封装胶体的面积缩小、制造步骤简单、容易大量生产以及制造成本较为低廉等优点，因此这样的芯片封装体已经成为目前存储器构装的主流之一。
发明内容
本发明的目的就是提供一种具有抑制噪声的功能的具内藏式电容结构的芯片封装体。
本发明提出一种具内藏式电容结构的芯片封装体，其包括集成电路元件、电容元件、封装架体以及封装胶体。集成电路元件具有主动表面。电容元件设置于主动表面上。此电容元件包括第一金属片、第二金属片以及介电层，其中介电层设置于第一金属片与第二金属片之间。封装架体设置于第二金属片的远离介电层的表面上，其中第一金属片与封装架体电连接、第二金属片与封装架体电连接、集成电路元件与封装架体电连接、集成电路元件与第一金属片电连接以及集成电路元件与第二金属片电连接。封装胶体设置于封装架体上，以固定集成电路元件、电容元件以及封装架体。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括第一粘着层，其设置于集成电路元件与第一金属片之间。此外，还包括第二粘着层，设置于封装架体与第二金属片之间。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中封装架体包括至少一个接地端子以及至少一个电源端子，这些接地端子与第一金属片电连接，这些电源端子与第二金属片电连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中封装架体包括至少一个接地端子以及至少一个电源端子，这些接地端子与第二金属片电连接，这些电源端子与第一金属片电连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括焊罩层位于封装架体的远离电容元件的表面。焊罩层具有多个开口，其暴露出封装架体的部分区域。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括多个外部端子，其设置于上述这些开口内并且与封装架体电连接。
本发明提出一种具内藏式电容结构的芯片封装体，其包括集成电路元件、电容元件、封装架体、多条导线以及封装胶体。集成电路元件具有主动表面。电容元件设置于主动表面上。电容元件包括第一金属片、介电层以及第二金属片。第一金属片位于主动表面上，并且第一金属片具有第一开口，其中第一开口暴露出集成电路元件的部分区域。介电层位于第一金属片的一表面上，并且介电层具有第二开口，其与第一开口连通。第二金属片位于介电层的远离第一金属片的表面上。第二金属片具有第三开口，其与第二开口连通，并且共同暴露出第一金属片的部分区域。封装架体具有多个引脚，并且封装架体设置于第二金属片的远离介电层的表面上。多条导线电连接于第一金属片与这些引脚之间、第二金属片与这些引脚之间、集成电路元件与这些引脚之间、集成电路元件与第一金属片之间以及集成电路元件与第二金属片之间。封装胶体设置于封装架体上，以固定集成电路元件、电容元件以及封装架体。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括第一粘着层，设置于第一金属片与集成电路元件之间。第一粘着层具有第四开口，其中第四开口与第一开口连通并且第四开口与第一开口共同暴露出集成电路元件的部分区域。此外，还包括第二粘着层，其设置于第二金属片与封装架体之间。第二粘着层具有第五开口，其中第五开口与第三开口连通，并且第五开口暴露出第二金属片的部分区域。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中这些引脚包括至少一个接地引脚以及至少一个电源引脚。这些接地引脚通过这些导线与第一金属片连接。这些电源引脚通过这些导线与第二金属片连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中这些引脚包括至少一个接地引脚以及至少一个电源引脚，这些接地引脚通过这些导线与第二金属片连接，这些电源引脚通过这些导线与第一金属片连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括焊罩层位于封装架体的远离第二粘着层的表面，焊罩层具有多个第六开口，其暴露出这些引脚的部分区域。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括多个外部端子，其设置于这些第六开口，并且这些第六开口与这些引脚电连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中封装胶体还填于第一开口、第二开口、第三开口、第四开口以及第五开口内，以包覆这些导线。
本发明提出一种具内藏式电容结构的芯片封装体，其包括集成电路元件、电容元件、封装架体、多条导线以及封装胶体。集成电路元件具有主动表面。电容元件设置于主动表面上。电容元件包括第一金属片、介电层以及第二金属片。第一金属片位于主动表面上，并且第一金属片具有第一开口，其中第一开口暴露出电路元件的部分区域。介电层位于第一金属片的一表面上，并且介电层具有与第一开口连通的第二开口。第二金属片位于介电层的远离第一金属片的另一表面上。第二金属片具有第三开口，其与第二开口连通，并且第三开口与第二开口共同暴露出该第一金属片的部分。封装架体设置于第二金属片的远离介电层的表面上。封装架体包括基材以及图案化线路层。基材设置于第二金属片的远离介电层的表面上。图案化线路层设置于基材的远离第二金属片的表面上。这些导线电连接于第一金属片与图案化线路层之间、第二金属片与图案化线路层之间、集成电路元件与图案化线路层之间、集成电路元件与第一金属片之间以及集成电路元件与第二金属片之间。封装胶体设置于封装架体上，以固定集成电路元件、电容元件以及封装架体。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，第一粘着层设置于第一金属片与集成电路元件之间。第一粘着层具有第四开口，其中第四开口与第一开口连通并且第四开口与第一开口共同暴露出集成电路元件的部分区域。此外，还包括第二粘着层，设置于第二金属片与封装架体之间。第二粘着层具有第五开口，其中第五开口与第三开口连通，并且第五开口暴露出第二金属片的部分区域。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中图案化线路层包括至少一个接地焊垫以及至少一个电源焊垫。接地焊垫通过这些导线与第一金属片连接。这些电源焊垫通过这些导线与第二金属片连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中图案化线路层包括至少一个接地焊垫以及至少一个电源焊垫。这些接地焊垫通过这些导线与第二金属片连接，这些电源焊垫通过这些导线与第一金属片连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括焊罩层位于图案化线路层的远离基材的表面。焊罩层具有多个第六开口，其暴露出图案化线路层的多个焊垫。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，还包括多个外部端子，其设置于这些第六开口内，并且与该图案化线路层电连接。
依照本发明的实施例所述的具内藏式电容结构的芯片封装体，其中封装胶体还填于第一开口、第二开口、第三开口、第四开口以及第五开口内，以包覆这些导线。
本发明是将电容元件设置于封装架体以及集成电路元件之间，因此本发明所披露的具内藏式电容结构的芯片封装体具有去耦合的效果。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为公知的在芯片上搭载导线架的具内藏式电容结构的芯片封装体示意图。
图2为本发明一实施例的具内藏式电容结构的芯片封装体的示意图。
图3为本发明另一实施例的具内藏式电容结构的芯片封装体的示意图。
图4为本发明的又一实施例的具内藏式电容结构的芯片封装体的示意图。
主要元件标记说明
100：芯片封装体
110：芯片
120：导线架
122：引脚
130：粘着层
132：开口
140：导线
150：封装胶体
200：芯片封装体
200’：芯片封装体
200”：芯片封装体
210：集成电路元件
212：主动表面
214：接点
220：电容元件
222：第一金属片
222a：第一开口
222b：表面
224：介电层
224a：第二开口
224b：表面
226：第二金属片
226a：第三开口
226b：表面
230：封装架体
232：引脚
234：表面
240：导线
250：封装胶体
260：第一粘着层
260a：第四开口
264：第二粘着层
264a：第五开口
270：焊罩层
272：第六开口
280：外部端子
290：封装架体
292：基材
294：图案化线路层
294a：焊垫
具体实施方式
请参照图2，其为本发明一实施例的具内藏式电容结构的芯片封装体的示意图。芯片封装体200主要包括集成电路元件210、电容元件220、封装架体230、多条导线240以及封装胶体250。集成电路元件210具有主动表面212以及多个接点214。电容元件220设置于主动表面212上。并且电容元件220主要包括第一金属片222、介电层224以及第二金属片226，其中第一金属片222位于主动表面212上，并且第一金属片222具有第一开口222a，其中第一开口222a暴露出这些接点214。这些接点214包括多个信号接点、接地接点以及电源接点。
承上述，介电层224位于第一金属片222的表面222b上，并且介电层224具有第二开口224a，其中第二开口224a与第一开口222a连通。第二金属片226位于介电层224的远离第一金属片222的表面224b上，并且具有第三开口226a。第三开口226a与第二开口224a连通，其中第二开口224a与第三开口226a共同暴露出第一金属片222的邻近于第一开口222a的区域。
在本实施例中，电容元件220的第一金属片222通过第一粘着层260而设置于集成电路元件210的主动表面212上，其中第一粘着层260的材质例如是粘着胶体、双面胶带或是其它种类的粘着材料。第一粘着层260具有第四开口260a，其中第四开口260a与第一开口222a连通，并且第四开口260a与第一开口222a共同暴露出集成电路元件210的多个接点214。
封装架体230设置于第二金属片226的远离介电层224的表面226b上，其中封装架体230具有多个信号端子、多个接地端子以及多个电源端子。在本实施例中，封装架体230是一个导线架，其具有多个引脚232。这些引脚232包括多个信号引脚、多个接地引脚以及多个电源引脚，其中信号引脚、接地引脚以及电源引脚分别对应于上述信号端子、接地端子以及电源端子。
另外，在本实施例中封装架体230通过第二粘着层264而搭载于第二金属片226上，其中第二粘着层264的材质例如可以是粘着胶体、双面胶带或是其它种类的粘着材料。第二粘着层264具有第五开口264a，其中第五开口264a与第三开口226a连通，并且第五开口264a暴露出第二金属片226的邻近于第三开口226a的区域。换句话说，上述第一开口222a、第二开口224a、第三开口226a、第四开口260a以及第五开口264是相互连通并且共同暴露出集成电路元件210的多个接点214。
在这些导线240中，部分的导线240电连接于第一金属片222与引脚232之间以及第二金属片226与引脚232之间。更详细地说，在这些导线240中，第一金属片222通过导线240电连接于引脚232的接地引脚上，并且第二金属片226通过导线240电连接于引脚232的电源引脚上。其余的导线240电连接于集成电路元件210与引脚232之间、集成电路元件210与第一金属片222之间以及集成电路元件210与该第二金属片226之间。值得注意的是，没有导线240会电连接于第一金属片222与第二金属片226之间。
如此一来，当芯片封装体200处于工作的状态时，集成电路元件210除了可以通过其与引脚232的接地引脚的电连接而获得接地电位外，还可以通过其与第一金属片222的电连接而获得此接地电位。此外，集成电路元件210除了可以通过其与引脚232的电源引脚的电连接而获得电源电位外，还可以通过其与第二金属片226的电连接而获得此电源电位。
当然，本实施例并非用以限定本发明，在本发明的其它实施例中，第一金属片222可以通过导线240而电连接于引脚232的电源引脚上，并且第二金属片226可以通过导线240电连接于引脚232的接地引脚上。如此一来，当芯片封装体200处于工作的状态时，集成电路元件210除了可以通过其与引脚232的电源引脚的电连接而获得电源电位外，还可以通过其与第一金属片222的电连接而获得此电源电位。此外，集成电路元件210除了可以通过其与引脚232的接地引脚的电连接而获得接地电位外，还可以通过其与第二金属片226的电连接而获得此接地电位。
封装胶体250设置于封装架体230上，以固定集成电路元件210、电容元件220以及封装架体230。此外，封装胶体250还可以填入第一开口222a、第二开口224a、第三开口226a、第四开口260a以及第五开口264a内，以包覆这些导线240。
值得注意的是，本实施例并非用以限定本发明的电容元件的个数，在本发明的其它实施例中，芯片封装体还可以具有多个电容元件，其中这些电容元件彼此堆叠于封装架体与集成电路元件之间，并且两相邻的电容元件通过粘着层来固定彼此之间的相对位置。
图3为本发明另一实施例的具内藏式电容结构的芯片封装体的示意图。芯片封装体200’与芯片封装体200之间主要的差异在于芯片封装体200’还包括焊罩层270以及多个外部端子280，其设置于封装架体230的远离第二粘着层264的表面234上。焊罩层270具有多个第六开口272，其暴露出这些引脚232的部分区域。这些外部端子280设置于这些第六开口272内，并且与相对应的引脚232电连接，其中这些外部端子280例如是焊球(solder ball)或者是其它导电体。如此一来，芯片封装体200’便可以通过这些外部端子280与其它的电子元件电连接。
另外，上述实施例并非用以限定本发明的芯片封装体的封装架体的种类。本发明的芯片封装体所采用的封装架体除了可以是导线架外，还可以由基材以及图案化线路层所组成。请参照图4，其为本发明的又一实施例的具内藏式电容结构的芯片封装体的示意图。由于芯片封装体200”与芯片封装体200相似，在此便不再对各部元件进行说明。芯片封装体200”的封装架体290主要包括基材292以及图案化线路层294。基材292设置在第二金属片226的远离介电层224的表面234上。图案化线路层294设置在基材292的远离介电层224的表面上。图案化线路层294具有多个焊垫294a，这些焊垫294a包括多个信号焊垫、多个接地焊垫以及多个电源焊垫，其中信号焊垫、接地焊垫以及电源焊垫分别为封装架体的信号端子、接地端子以及电源端子。
在芯片封装体200”的这些导线240中，部分的导线240电连接于第一金属片222与焊垫294a之间以及第二金属片226与焊垫294a之间。更详细地说，在这些导线240中，第一金属片222通过导线240电连接于焊垫294a的接地焊垫上，并且第二金属片226通过导线240电连接于焊垫294a的电源焊垫上。其余的导线240电连接于集成电路元件210与焊垫294a之间、集成电路元件210与第一金属片222之间以及集成电路元件210与该第二金属片226之间。值得注意的是，没有导线240会电连接于第一金属片222与第二金属片226之间。
如此一来，当芯片封装体200”处于工作的状态时，集成电路元件210除了可以通过其与焊垫294a的接地焊垫的电连接而获得接地电位外，还可以通过其与第一金属片222的电连接而获得此接地电位。此外，集成电路元件210除了可以通过其与焊垫294a的电源焊垫的电连接而获得电源电位外，还可以通过其与第二金属片226的电连接而获得此电源电位。
当然，本实施例并非用以限定本发明，在本发明的其它实施例中，第一金属片222可以通过导线240而电连接于焊垫294a的电源焊垫上，并且第二金属片226可以通过导线240电连接于焊垫294a的接地焊垫上。如此一来，当芯片封装体200”处于工作的状态时，集成电路元件210除了可以通过其与焊垫294a的电源焊垫的电连接而获得电源电位外，还可以通过其与第一金属片222的电连接而获得此电源电位。此外，集成电路元件210除了可以通过其与焊垫294a的接地焊垫的电连接而获得接地电位外，还可以通过其与第二金属片226的电连接而获得此接地电位。
当然，芯片封装体200”还包括焊罩层270以及多个外部端子280，其设置于封装架体290的远离第二粘着层264的表面上。焊罩层270具有多个第六开口272，其暴露出图案化线路层294的部分区域。这些外部端子280设置于这些第六开口272内，并且与图案化线路层294电连接，其中这些外部端子280例如是焊球(solder ball)或者是其它导电体。
综上所述，本发明是将电容元件设置于封装架体以及集成电路元件之间，因此本发明所披露的具内藏式电容结构的芯片封装体具有去耦合的效果。
另外，当本发明的具内藏式电容结构的芯片封装体处于工作状态时，由于集成电路元件可以通过其与第一金属片与第二金属片的电连接而获得接地电位以及电源电位，因此本发明的具内藏式电容结构的芯片封装体具有良好的电源分布路径。
再者，由于第一金属片以及第二金属片是热的良导体。因此，当本发明的具内藏式电容结构的芯片封装体处于工作状态时，芯片所产生的热量可以通过第一金属片以及第二金属片而传递到具内藏式电容结构的芯片封装体的其它部份。因此本发明的具内藏式电容结构的芯片封装体的与公知技术的芯片封装体相比具有更均匀的温度分布。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (20)

1.一种具内藏式电容结构的芯片封装体，其特征是包括：
集成电路元件，具有主动表面；
电容元件，设置于该主动表面上，该电容元件包括：
第一金属片，设置于该主动表面上；
第二金属片；以及
介电层，设置于该第一金属片与该第二金属片之间；
封装架体，设置于该第二金属片的远离该介电层的表面上，其中该第一金属片与该封装架体电连接、该第二金属片与该封装架体电连接、该集成电路元件与该封装架体电连接、该集成电路元件与该第一金属片电连接以及该集成电路元件与该第二金属片电连接；以及
封装胶体，设置于该封装架体上，以固定该集成电路元件、该电容元件以及该封装架体。
2.根据权利要求1所述的具内藏式电容结构的芯片封装体，其特征是还包括第一粘着层以及第二粘着层，该第一粘着层设置于该集成电路元件与该第一金属片之间，该第二粘着层设置于该封装架体与该第二金属片之间。
3.根据权利要求1所述的具内藏式电容结构芯片封装体，其特征是封装架体包括至少一个接地端子以及至少一个电源端子，上述这些接地端子与该第一金属片电连接，上述这些电源端子与该第二金属片电连接。
4.根据权利要求1所述的具内藏式电容结构的芯片封装体，其特征是封装架体包括至少一个接地端子以及至少一个电源端子，上述这些接地端子与该第二金属片电连接，上述这些电源端子与该第一金属片电连接。
5.根据权利要求1所述的具内藏式电容结构的芯片封装体，其特征是还包括焊罩层位于该封装架体的远离该电容元件的表面，该焊罩层具有多个开口，其暴露出该封装架体的部分区域。
6.根据权利要求5所述的具内藏式电容结构的芯片封装体，其特征是还包括多个外部端子，设置于上述这些开口内，并且与该封装架体电连接。
7.一种具内藏式电容结构的芯片封装体，其特征是包括：
集成电路元件，具有主动表面；
电容元件，设置于该主动表面上，该电容元件包括：
第一金属片，位于该主动表面上，该第一金属片具有第一开口，其中该第一开口暴露出该集成电路元件的部分区域；
介电层，位于该第一金属片的表面上，该介电层具有第二开口，其与该第一开口连通；
第二金属片，位于该介电层的远离该第一金属片的表面上，该第二金属片具有第三开口，其与该第二开口连通，并且共同暴露出该第一金属片的部分区域；
封装架体，具有多个引脚，该封装架体设置于该第二金属片的远离该介电层的表面上；
多条导线，电连接于该第一金属片与上述这些引脚之间、该第二金属片与上述这些引脚之间、该集成电路元件与上述这些引脚之间、该集成电路元件与该第一金属片之间以及该集成电路元件与该第二金属片之间；以及
封装胶体，设置于该封装架体上，以固定该集成电路元件、该电容元件以及该封装架体。
8.根据权利要求7所述的具内藏式电容结构的芯片封装体，其特征是还包括第一粘着层以及第二粘着层，该第一粘着层设置于该第一金属片与该集成电路元件之间，该第一粘着层具有第四开口，该第四开口与该第一开口连通并且共同暴露出该集成电路元件的部分区域，该第二粘着层设置于该第二金属片与该封装架体之间，该第二粘着层具有第五开口，该第五开口与该第三开口连通，并且该第五开口暴露出该第二金属片的部分区域。
9.根据权利要求7所述的具内藏式电容结构的芯片封装体，其特征是上述这些引脚包括至少一个接地引脚以及至少一个电源引脚，该接地引脚通过上述这些导线与该第一金属片连接，上述这些电源引脚通过上述这些导线与该第二金属片连接。
10.根据权利要求7所述的具内藏式电容结构的芯片封装体，其特征是上述这些引脚包括至少一个接地引脚以及至少一个电源引脚，上述这些接地引脚通过上述这些导线与该第二金属片连接，上述这些电源引脚通过上述这些导线与该第一金属片连接。
11.根据权利要求7所述的具内藏式电容结构的芯片封装体，其特征是还包括焊罩层位于该封装架体的远离该第二粘着层的表面，该焊罩层具有多个第六开口，其暴露出上述这些引脚的部分区域。
12.根据权利要求7所述的具内藏式电容结构的芯片封装体，其特征是还包括多个外部端子，设置于上述这些第六开口，并且与上述这些引脚电连接。
13.根据权利要求7所述的具内藏式电容结构的芯片封装体，其特征是该封装胶体还填于该第一开口、该第二开口、该第三开口、该第四开口以及该第五开口内，以包覆上述这些导线。
14.一种具内藏式电容结构的芯片封装体，其特征是包括：
集成电路元件，具有主动表面；
电容元件，设置于该主动表面上，该电容元件包括：
第一金属片，位于该主动表面上，该第一金属片具有第一开口，其中该第一开口暴露出该电路元件的部分区域；
介电层，位于该第一金属片的表面上，该介电层具有第二开口，其与该第一开口连通；
第二金属片，位于该介电层的远离该第一金属片的另一表面上，该第二金属片具有第三开口，其与该第二开口连通，并且共同暴露出该第一金属片的部分；
封装架体，设置于该第二金属片的远离该介电层的表面上，该封装架体包括：
基材，设置于该第二金属片的远离该介电层的表面上；
图案化线路层，设置于该基材的远离该第二金属片的表面上；
多条导线，电连接于该第一金属片与该图案化线路层之间、该第二金属片与该图案化线路层之间、该集成电路元件与该图案化线路层之间、该集成电路元件与该第一金属片之间以及该集成电路元件与该第二金属片之间；以及
封装胶体，设置于该封装架体上，以固定该集成电路元件、该电容元件以及该封装架体。
15.根据权利要求14所述的具内藏式电容结构的芯片封装体，其特征是还包括第一粘着层以及第二粘着层，该第一粘着层设置于该第一金属片与该集成电路元件之间，该第一粘着层具有第四开口，该第四开口与该第一开口连通并且共同暴露出该集成电路元件的部分区域，该第二粘着层设置于该第二金属片与该封装架体之间，该第二粘着层具有第五开口，该第五开口与该第三开口连通，并且该第五开口暴露出该第二金属片的部分区域。
16.根据权利要求14所述的具内藏式电容结构的芯片封装体，其特征是该图案化线路层包括至少一个接地焊垫以及至少一个电源焊垫，该接地焊垫通过上述这些导线与该第一金属片连接，上述这些电源焊垫通过上述这些导线与该第二金属片连接。
17.根据权利要求14所述的具内藏式电容结构的芯片封装体，其特征是该图案化线路层包括至少一个接地焊垫以及至少一个电源焊垫，上述这些接地焊垫通过上述这些导线与该第二金属片连接，上述这些电源焊垫通过上述这些导线与该第一金属片连接。
18.根据权利要求14所述的具内藏式电容结构的芯片封装体，其特征是还包括焊罩层位于该图案化线路层的远离该基材的表面，该焊罩层具有多个第六开口，其暴露出该图案化线路层的多个焊垫。
19.根据权利要求14所述的具内藏式电容结构的芯片封装体，其特征是还包括多个外部端子，设置于上述这些第六开口内，并且与该图案化线路层电连接。
20.根据权利要求14所述的具内藏式电容结构的芯片封装体，其特征是该封装胶体还填于该第一开口、该第二开口、该第三开口、该第四开口以及该第五开口内，以包覆上述这些导线。
CN 200610007882 2006-02-23 2006-02-23 具内藏式电容结构的芯片封装体 Pending CN101026151A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610007882 CN101026151A (zh) 2006-02-23 2006-02-23 具内藏式电容结构的芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610007882 CN101026151A (zh) 2006-02-23 2006-02-23 具内藏式电容结构的芯片封装体

Publications (1)

Publication Number Publication Date
CN101026151A true CN101026151A (zh) 2007-08-29

Family

ID=38744254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610007882 Pending CN101026151A (zh) 2006-02-23 2006-02-23 具内藏式电容结构的芯片封装体

Country Status (1)

Country Link
CN (1) CN101026151A (zh)

Similar Documents

Publication Publication Date Title
US7511371B2 (en) Multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
US6515356B1 (en) Semiconductor package and method for fabricating the same
CN101228625B (zh) 具有镀金属连接部的半导体封装
CN100527412C (zh) 电子电路模块及其制造方法
JPH11233683A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
US6242283B1 (en) Wafer level packaging process of semiconductor
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN206059388U (zh) 半导体器件
CN201490179U (zh) 电路板结构
KR100913171B1 (ko) 스택 패키지의 제조방법
US20060274497A1 (en) Electronic apparatus with thermal module
JP4435756B2 (ja) 半導体装置
CN100459123C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN101026151A (zh) 具内藏式电容结构的芯片封装体
CN105280603A (zh) 电子封装组件
CN218039190U (zh) 一种双面封装产品
CN108650788A (zh) 一种电路模组及终端设备
US20070164395A1 (en) Chip package with built-in capacitor structure
CN214203674U (zh) 一种具有四组esd保护通道的集成元器件
CN215815865U (zh) 一种半导体模块及封装结构
CN217655869U (zh) 半导体封装组件
JP2001024139A (ja) 半導体装置およびその製造方法
KR100212392B1 (ko) 반도체 패키지
US20080179721A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication