CN101018059A - 采用高阶无源网络的总和增量调制器 - Google Patents
采用高阶无源网络的总和增量调制器 Download PDFInfo
- Publication number
- CN101018059A CN101018059A CN 200710020385 CN200710020385A CN101018059A CN 101018059 A CN101018059 A CN 101018059A CN 200710020385 CN200710020385 CN 200710020385 CN 200710020385 A CN200710020385 A CN 200710020385A CN 101018059 A CN101018059 A CN 101018059A
- Authority
- CN
- China
- Prior art keywords
- order
- network
- input
- output
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
采用高阶无源网络的总和增量调制器,属于信号处理和通信装置技术领域,由减法器、判决器、1位数模转换器和一个高阶无源网络构成,减法器的被减数输入端是本调制器的输入端,减法器的减数输入端接1位数模转换器的输出端;高阶无源网络的输入端、输出端分别对应连接减法器的输出端和判决器的输入端,判决器的输出端分别接1位数模转换器的输入端和本调制器的输出端。该调制器解决了现有技术中的积分器以及开关电容电路,对总和增量调制器信号处理速度的限制,实现了总和增量调制器的单环高阶、超高速运行。整个系统易于实现、结构简单、功耗小、稳定性好,能够实现总和增量调制器在超高速系统中的应用。
Description
技术领域
本发明涉及一种采用高阶无源网络的总和增量调制器,属于信号处理和通信装置技术领域。
背景技术
目前,总和增量调制器——俗称∑-Δ调制器,已经被广泛地应用于音频编码、小数频率合成、ADC设计、数字功率放大器等多种应用场合,发挥着重要作用。现有技术中使用的总和增量调制器系统,依然采用积分器结构,在实际系统中理想积分器的较难实现。虽然在理论上可以用运算放大器电路来实现积分器,然而由于运算放大器的非理想特性的影响,特别是在超高速信号处理的情况下,接近理想特性的运算放大器同样难以实现,很大程度上影响了积分器的实现,从而大大降低了总和增量调制器的性能。为了提高总和增量调制器的性能,可以提高总和增量调制器的阶数,常规的二阶或高阶总和增量调制器往往采用双环或多环的形式,二阶或高阶系统虽然在性能上有了提高,但是复杂性程度比一阶系统大了很多,系统的系数设置上也有比较高的要求,否则会引起系统的不稳定,尤其对系统中的各个部分都有同样的速度要求,在高速信号处理的场合实现难度更为加大。目前,还有很多实际使用中的总和增量调制器,是通过开关电容网络构成的离散系统来实现的,这种形式的电路可控制性强,可以达到很高的精度,但是其中的延时器等电路所涉及到的开关电容网络,依然需要高增益的运算放大器,所以在高速应用场合也受到了和连续总和增量调制器一样的限制,而且其中大量开关、电容的充放电时间也对系统速度的提高造成极大地限制。总之,在现有技术中,无论是连续形式的总和增量调制器,还是离散形式的总和增量调制器,由于对运算放大器以及开关、电容的高度依赖,使得其信号处理速度的提高受到了很大的限制,影响了总和增量调制器在高速信号处理系统中的应用。
发明内容
技术问题:本发明的目的是提供一种采用高阶无源网络的总和增量调制器,突破现有技术中运算放大器以及开关电容电路对总和增量调制器的处理速度的限制,提高总和增量调制器的信号处理速度。
技术方案:为达到上述目的,本发明的采用高阶无源网络的总和增量调制器,由减法器、判决器、1位数模转换器和一个高阶无源网络构成,其中:减法器的被减数输入端是本调制器的输入端,减法器的减数输入端接1位数模转换器的输出端;减法器的输出端接高阶无源网络的输入端,高阶无源网络的输出端接判决器的输入端,判决器的输出端接1位数模转换器的输入端,判决器的输出端为本总和增量调制器的输出端。本发明用可实现的高阶无源网络,替代常见的连续时间总和增量调制器中的积分器,避免了现有技术在总和增量调制器设计中,由于积分器实现上的问题而带来的困难,突破运算放大器以及开关电容电路对调制器的限制,使总和增量调制器的速度不再受制于运算放大器的性能,提高了总和增量调制器的处理速度。同时在结构上也比常规的二阶总和增量调制器要简单得多,其效果要远远高于单个积分器构成的一阶调制器,实现了单环高阶。在实际使用时,还可在电路中串接一般简单的放大器来提高高阶无源网络的输出电压,以保证后面的判决器的工作,确保系统可以在超高速下工作。本发明的总和增量调制器调制器的输出可以表示为:
其中第一部分为系统对信号的传输函数,第二部分为系统对噪声的传输函数。
本发明所述的高阶无源网络可以采用简单的二阶RLC或RC网络,当所述高阶无源网络是二阶RLC网络时,所述二阶RLC网络的输入端与地之间顺序串接电感、电阻和电容,电感与电阻的连接点是所述二阶RLC网络的输出端。当所述高阶无源网络是二阶RC网络时,所述二阶RC网络的输入端与地之间顺序串接第一电阻,、第二电阻、第三电阻,与第二电容,在第一电阻和第二电阻的连接点与地之间连接有第一电容,第二电阻与第三电阻的连接点是所述二阶RC网络的输出端。
无源网络中的电路元件的参数计算方法可以采用等效传输函数法,也可以采样计算机数值仿真优化搜索以得到最佳系统参数。
有益效果:本发明的采用高阶无源网络的总和增量调制器,通过用简单、易于实现的无源网络,替代常规的总和增量调制器中的积分器系统,摆脱了现有技术中积分器、运算放大器及开关电容电路对总和增量调制器信号处理速度的限制,实现了总和增量调制器的单环高阶、超高速运行,而且整个系统结构简单、易于实现,功耗小、稳定性好,能够实现总和增量调制器在超高速系统的应用。
附图说明:
图1为常见一阶总和增量调制器系统框图。
图2为常见二阶总和增量调制器系统框图。
图3为本发明的原理框图。
图4为本发明的二阶RLC网络实现形式。
图5为本发明的二阶R C网络实现形式。
图6为本发明采用二阶RLC无源网络时仿真得到的输出功率谱密度图。
图7为本发明采用二阶R C无源网络时仿真得到的输出功率谱密度图。
以上的图中有:减法器1、高阶无源网络2、判决器3、1位数模转换器4。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述。
参见图1、图2。图1所示的常见一阶总和增量调制器由减法器、积分器、判决器和1位数字-模拟转换器组成;图2所示的常见二阶总和增量调制器也由减法器、积分器、判决器和1位数模转换器组成,该调制器采用双环的形式。
参见图3。图3为本发明的原理框图,本发明的采用高阶无源网络的总和增量调制器,包括减法器1、判决器3、1位数模转换器4和高阶无源网络2,其中:减法器1的被减数输入端接本总和增量调制器的输入端IN0,减法器1的减数输入端接1位数模转换器4的输出端;减法器1的输出端接高阶无源网络2的输入端,高阶无源网络2的输出端接判决器3的输入端,判决器3的输出端分别接1位数模转换器4的输入端,判决器3的输出端为本总和增量调制器的输出端OUT0。
参见图4和图6。图4为本发明的一个具体实施例的电路图,在本实施例中所述高阶无源网络采用二阶RLC网络,该二阶RLC网络的输入端IN1和地之间,顺序串接电感L、电阻R和电容C,电感L与电阻R的连接点是所述网络的输出端OUT1,该网络的输入端IN1接减法器1的输出端,该网络的输出端OUT2接判决器3的输入端。在该网络中,电阻R和电容C的位置可以交换。该网络的传输函数为:
二阶RLC网络的电路元件的参数确定方法,可以采用传输函数等效法,根据图2所示的常见二阶总和增量调制器系统的信号传输函数,得到本实施例的等效高阶无源网络的理想化的传输函数为:
本实施例中的参数选取原则是,尽量接近理想化的传输函数,以达到近似最佳效果。作为本实施例的优选方案,所述二阶RLC网络工作于1GHz时钟状态的元件参数为:R=15Ω,C=100pF,L=10μH。图6为本优选方案在处理1.7MHz信号时仿真得到的输出功率谱密度图,图中,横坐标为频率,纵坐标为信号的强度,可以看出在1.7MHz处有一个非常强的信号分量,而低频端的噪声电平得到了明显的压制,在超采样率为50倍的条件下,10MHz以下的频段中计算信号的信噪比可以达到67dB,完全达到了二阶调制的效果。
参见图5和图7。图5为本发明的另一个具体实施例电路图,在该实施例中,所述高阶无源网络采用二阶RC网络,其中:所述高阶无源网络采用二阶RC网络,其中:所述二阶RC网络的输入端IN2和地之间,顺序串接第一电阻R1、第二电阻R2、第三电阻R3与第二电容C2,在第一电阻R1和第二电阻R2的连接点与地之间连接有第一电容C1,第二电阻R2与第三电阻R3的连接点是所述二阶RC网络的输出端OUT2。在该网络中,第三电阻R3和第二电容C2的位置可以交换。该网络的传输函数为:
在这一实施例中电路元件的参数确定方法,采用计算机数值仿真优化搜索法,将总和增量调制器系统的输出的信噪比作为目标函数,同时考虑到实际工程中的一些制约因素,通过计算机数值仿真最优搜寻,寻找合适的系统参数。这种形式的无源网络更加适合于在集成电路片内实现全集成化的结构。作为这一实施例的优选方案,所述二阶RC网络工作于1GHz时钟状态的元件参数为:R1=10kΩ,R2=750Ω,R3=20kΩ,C1=10pF,C2=2pF。图7为这一优选方案在处理1.7MHz信号时仿真得到的输出功率谱密度图,图中的坐标含义同图6,从图中可以看出在1.7MHz处有一个非常强的信号分量,而低频端的噪声电平得到了明显的压制,在超采样率50倍的条件下,10MHz以下的频段中计算信号的信噪比也达到了65dB,也完全达到了二阶调制的效果。
本发明的电路的制作工作,可以通过现有技术的CMOS工艺实现。
Claims (5)
1、一种采用高阶无源网络的总和增量调制器,包括减法器(1)、判决器(3)和1位数模转换器(4),其特征在于,它还包括高阶无源网络(2),其中:本调制器的输入端(INO)是减法器(1)的被减数输入端,减法器(1)的减数输入端接1位数模转换器(4)的输出端,减法器(1)的输出端接高阶无源网络(2)的输入端,高阶无源网络(2)的输出端接判决器(3)的输入端,判决器(3)的输出端接1位数模转换器(4)的输入端,判决器(3)的输出端是本调制器的输出端(OUT0)。
2、如权利要求1所述的采用高阶无源网络的总和增量调制器,其特征在于,所述高阶无源网络(2)是二阶RLC网络,其中:所述二阶RLC网络的输入端(IN1)与地之间顺序串接电感(L)、电阻(R)和电容(C),电感(L)与电阻(R)的连接点是所述二阶RLC网络的输出端(OUT1)。
3、如权利要求1所述的采用高阶无源网络的总和增量调制器,其特征在于,所述高阶无源网络(2)是二阶RC网络,其中:所述二阶RC网络的输入端(IN2)与地之间顺序串接第一电阻(R1)、第二电阻(R2)、第三电阻(R3)与第二电容(C2),在第一电阻(R1)和第二电阻(R2)的连接点与地之间连接有第一电容(C1),第二电阻(R2)与第三电阻(R3)的连接点是所述二阶RC网络的输出端(OUT2)。
4、如权利要求2所述的采用高阶无源网络的总和增量调制器,特征在于,所述二阶RLC网络工作于1GHz时钟状态的参数为:R=15Ω,C=100pF,L=l0μH。
5、如权利要求3所述的采用高阶无源网络的总和增量调制器,特征在于,所述二阶RC网络工作于1GHz时钟状态的参数为:R1=10kΩ,R2=750Ω,R3=20kΩ,C1=10pF,C2=2pF。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710020385 CN101018059A (zh) | 2007-02-16 | 2007-02-16 | 采用高阶无源网络的总和增量调制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710020385 CN101018059A (zh) | 2007-02-16 | 2007-02-16 | 采用高阶无源网络的总和增量调制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101018059A true CN101018059A (zh) | 2007-08-15 |
Family
ID=38726852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710020385 Pending CN101018059A (zh) | 2007-02-16 | 2007-02-16 | 采用高阶无源网络的总和增量调制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101018059A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762980A (zh) * | 2014-01-26 | 2014-04-30 | 东南大学 | 一种高稳定性噪声抑制增强σδ调制器结构 |
CN105471505A (zh) * | 2016-01-25 | 2016-04-06 | 中国人民解放军信息工程大学 | 一种信号调制方法、装置及可见光通信系统 |
-
2007
- 2007-02-16 CN CN 200710020385 patent/CN101018059A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762980A (zh) * | 2014-01-26 | 2014-04-30 | 东南大学 | 一种高稳定性噪声抑制增强σδ调制器结构 |
CN103762980B (zh) * | 2014-01-26 | 2017-05-03 | 东南大学 | 一种高稳定性噪声抑制增强σδ调制器结构 |
CN105471505A (zh) * | 2016-01-25 | 2016-04-06 | 中国人民解放军信息工程大学 | 一种信号调制方法、装置及可见光通信系统 |
CN105471505B (zh) * | 2016-01-25 | 2018-03-23 | 中国人民解放军信息工程大学 | 一种信号调制方法、装置及可见光通信系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7403144B1 (en) | Pulse domain encoder and filter circuits | |
CN104954018B (zh) | ∑‑δ模数转换器 | |
CN1223755A (zh) | 开关电流δ-σ调制器 | |
CN102545901B (zh) | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 | |
CN107852164A (zh) | 抑制前馈δς转换器中的信号传递函数峰化 | |
CN103081363A (zh) | 德尔塔西格玛调制器、积分器、及无线通信装置 | |
US9118342B2 (en) | Low power excess loop delay compensation technique for delta-sigma modulators | |
CN101919163A (zh) | 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器 | |
CN103762990A (zh) | 一种噪声抑制能力增强的σδ调制器结构 | |
CN103326728A (zh) | 一种噪声抑制增强σδ调制器结构 | |
Vardhini | Analysis of integrator for continuous time Digital sigma Delta ADC on Xilinx FPGA | |
CN101599767B (zh) | 一种四阶单环局部负反馈Sigma-Delta调制器 | |
CN103107813B (zh) | 一种带Class-AB输出的音频DAC电路 | |
CN101018059A (zh) | 采用高阶无源网络的总和增量调制器 | |
CN203278797U (zh) | 零点优化积分器电路 | |
CN103762980A (zh) | 一种高稳定性噪声抑制增强σδ调制器结构 | |
EP1483834A1 (en) | Delta-sigma modulator with feed-forward path | |
CN104883189B (zh) | 包含级间路径的级联结构Sigma-Delta调制器 | |
Ziquan et al. | The design of a multi-bit quantization sigma-delta modulator | |
Khazaeili et al. | MASH ΣΔ modulator with highly reduced in‐band quantisation noise | |
CN107171671A (zh) | 一种两级多位量化器及模数转换器 | |
Farsi et al. | Design and simulation of high precision second-order sigma-delta modulator for bluetooth applications | |
Gerasta et al. | 2-1, 2-2 and 2-1-1 MASH Delta-sigma modulator for 18-bit audio digital to analog converter | |
Cornelissens et al. | Design Considerations for Cascade $\Delta\Sigma $ ADC's | |
CN118611676B (zh) | 调制器电路及模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |