CN101005348B

CN101005348B - 一种长线传输帧头的方法及其实现装置

Info

Publication number: CN101005348B
Application number: CN2006100016490A
Authority: CN
Inventors: 米小兵; 查卫民; 陈永铭
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2006-01-20
Filing date: 2006-01-20
Publication date: 2011-07-13
Anticipated expiration: 2026-01-20
Also published as: CN101005348A

Abstract

本发明公开了一种长线传输帧头的方法，应用于包括发射系统、内嵌有时钟信号处理部件的接收系统的通信系统，包括如下步骤：时钟信号处理部件接收来自发射系统的比特时钟信号和帧头信号，并且对比特时钟信号进行锁相且去除其上毛刺，由此得到工作时钟信号；利用对工作时钟信号进行计数的方式，时钟信号处理部件产生与帧头信号同频的输出帧头信号；时钟信号处理部件对帧头信号进行检测，判断其是否正常，若正常，使输出帧头信号同步于帧头信号，并将输出帧头信号发送至接收系统的数据处理部件。本发明还公开了一种可实现上述方法的时钟信号处理部件。采用本发明，能够有效地消除因长线传输帧头上出现毛刺而造成对通信系统的影响。

Description

一种长线传输帧头的方法及其实现装置

技术领域

本发明涉及通信领域中时钟传输技术，尤其是涉及一种长线传输帧头的方法及其实现装置。

背景技术

在通信系统中，为了实现传输数据同步，通常需要传输一个帧同步时钟(即称之为帧头信号)作为传输数据的定界基准。同时，还需要传输比特时钟作为位同步基准。然而，由于在实际工作中通信设备的不共地或者电路中存在的杂散电容、电感的耦合、传输线引起的串绕、反射等因素的影响，使得传输的帧头信号容易受到干扰而产生毛刺，如此毛刺会引起至少一帧数据的丢失，严重时甚至会造成通信系统的中断。

现有通信系统中，由于传输的帧头距离一般都比较短，传输帧头信号上产生毛刺的可能性还比较小，所以并没有针对这种情况的解决方案。但是，从严格的意义上说，目前这种直接传送帧头信号的方式，在现场某些突发异常情况下，也是存在着一定的潜在危险。而且，随着通信产业的迅速发展，通信设备体积的不断变大，不可避免地会出现长线传输帧头信号情况；而传输帧头信号上产生毛刺的可能性，也将随着传输距离地增加而迅速增大，因此如何消除毛刺对通信系统的影响，将成为实现长线传输帧头信号的首要问题。

发明内容

本发明需要解决的技术问题是提供一种长线传输帧头的方法及其装置，采用本发明，能够有效地消除因长线传输帧头上出现毛刺而造成对通信系统的影响。

为了解决上述技术问题，本发明提供了一种长线传输帧头的方法，应用于包括发射系统、内嵌有时钟信号处理部件的接收系统的通信系统中，包括如下步骤：

(a1)时钟信号处理部件接收来自发射系统的比特时钟信号和帧头信号，并且对比特时钟信号进行锁相且去除其上毛刺，由此得到工作时钟信号；

(a2)利用第一个计数器对工作时钟信号进行计数，时钟信号处理部件产生与所述帧头信号的频率相同、低电平脉冲宽度相同的输出帧头信号；

(a3)时钟信号处理部件对所述帧头信号进行检测，判断其是否正常，具体包括：利用工作时钟信号对帧头信号进行采样，第二个计数器对采样结果进行计数，若检测到在连续若干帧的帧头信号为低电平时计数值相同且为设定值，则判定帧头信号为正常，其中，所述设定值根据工作时钟信号频率和帧头信号频率设定；如果判定帧头信号为正常，使输出帧头信号同步于该帧头信号，并将输出帧头信号发送至接收系统的数据处理部件，具体包括：判断所述第一个计数器的当前计数值是否等于所述设定值，若相等，时钟信号处理部件直接将输出帧头信号发送到接收系统的数据处理部件，否则将第一个计数器的计数值设置为0，然后时钟信号处理部件将输出帧头信号发送到接收系统的数据处理部件。

进一步地，本方法还具有如下特点，步骤(a2)进一步可分为如下步骤：

(b1)时钟信号处理部件将第一个计数器初始化，计数初始值设置为0，其中第一个计数器用于对工作时钟信号进行计数；

(b2)当工作时钟信号的上升沿到来时，第一个计数器的计数值加1；

(b3)判断第一个计数器的计数值是否达到第一个设定值，若是，执行步骤(b5)，否则执行步骤(b4)；其中，第一个设定值根据工作时钟信号频率和帧头信号频率设定；

(b4)将输出帧头信号设置为高电平，返回步骤(b2)；

(bS)第一个计数器的计数值加1，同时将输出帧头信号设置为一个工作时钟信号周期的低电平，然后返回步骤(b1)。

进一步地，本方法还具有如下特点，步骤(a3)进一步可分为如下步骤：

(c1)时钟信号处理部件分别将第二个、第三个计数器初始化，计数初始值均设置为0，其中第二个计数器用于对帧头信号进行检测，第三个计数器用于记录帧头信号连续正常次数；

(c2)当工作时钟信号的上升沿到来时，对帧头信号进行采样；

(c3)判断采样得到的帧头信号是否为高电平，若是，第二个计数器的计数值加1，返回步骤(c2)，否则执行步骤(c4)；

(c4)判断第二个计数器的计数值是否达到第二个设定值，若是，将第二个计数器的计数值设置为0，执行步骤(c5)，否则返回步骤(c1)；其中，第二个设定值根据工作时钟信号频率和帧头信号频率设定；

(c5)判断第三个计数器的计数值是否达到第三个设定值，若是，执行步骤(c6)，否则第三个计数器的计数值加1，执行步骤(c2)；其中，第三个设定值可根据实际情况灵活设定；

(c6)判断第一个计数器的当前计数值是否等于第二个设定值，若是，时钟信号处理部件将输出帧头信号发送到接收系统的数据处理部件，否则将第一个计数器的计数值设置为0，然后时钟信号处理部件将输出帧头信号发送到接收系统的数据处理部件。

进一步地，本方法还具有如下特点：第三个设定值的取值范围为3～5。

为了解决上述技术问题，本发明还提供了一种可实现上述方法的时钟信号处理部件，它包括有锁相环模块、帧头信号检测模块和输出帧头信号产生模块，锁相环模块用于将接收到的比特时钟信号经锁相且去除毛刺后转换为工作时钟信号，并将工作时钟信号分别发送至帧头信号检测模块和输出帧头信号产生模块；输出帧头信号产生模块用于产生与帧头信号的频率相同、低电平脉冲宽度相同的输出帧头信号，利用第一个计数器对工作时钟信号进行计数；帧头信号检测模块用于对帧头信号进行检测，判断其是否正常，具体包括：利用工作时钟信号对帧头信号进行采样，第二个计数器对采样结果进行计数，若检测到在连续若干帧的帧头信号为低电平时计数值相同且为设定值，则判定帧头信号为正常，其中，所述设定值根据工作时钟信号频率和帧头信号频率设定；如果判定帧头信号为正常，使输出帧头信号同步于该帧头信号，并将输出帧头信号发送至接收系统的数据处理部件，具体包括：判断所述第一个计数器的当前计数值是否等于所述设定值，若相等，时钟信号处理部件直接将输出帧头信号发送到接收系统的数据处理部件，否则将第一个计数器的计数值设置为0，然后时钟信号处理部件将输出帧头信号发送到接收系统的数据处理部件。

进一步地，本发明还具有如下特点：所述锁相环模块为模拟锁相环电路。

进一步地，本发明还具有如下特点：所述帧头信号检测模块和输出帧头信号产生模块由复杂可编程逻辑器件实现。

进一步地，本发明还具有如下特点：所述帧头信号检测模块分别设置有用于对帧头信号进行检测的第二个计数器，以及用于记录帧头信号连续正常次数的第三个计数器。

与现有技术相比，本发明具有以下优点：

A、由于本发明采用与输入的帧头信号同频同相的输出帧头信号发送至接收系统，因此当来自发射系统的帧头信号出现毛刺时，不会对系统通信产生影响，从而达到去除帧头信号上毛刺的目的；

B、由于本发明中时钟处理部件的核心模块，如帧头信号检测模块和输出帧头信号产生模块，是通过对复杂可编程逻辑器件(CPLD)进行编程后产生相应的逻辑电路实现，因此设计灵活方便，并且实现成本低。

附图说明

图1是本发明所涉及的硬件系统整体原理示意图；

图2是根据本发明长线传输帧头方法的一个具体实施例中生成输出帧头信号的流程示意图；

图3是根据本发明长线传输帧头方法的一个具体实施例中判断帧头信号是否正常，以及输出帧头信号与帧头信号同步的流程示意图；

图4是根据图2的时序图；

图5是根据图3的时序图；

图6是根据本发明长线传输帧头方法的一个具体实施例，当帧头信号出现毛刺时，输入的比特时钟信号、帧头信号和输出帧头信号的时序图。

具体实施方式

为了深入了解本发明，下面结合附图及具体实施例对本发明进行详细说明。

如图1所示，以传统电路交换系统中常见的长线传输16M比特时钟信号与16M_8K帧头信号(即表示在16MHz频率的比特时钟下频率为8KHz的帧头信号)为例，虚线框部分表示时钟信号处理部件，发射系统与接收系统之间长距离通信时，来自发射系统的16M比特时钟信号和16M_8K帧头信号需要经过时钟信号处理部件的处理后，才传送至接收系统的数据处理部件进行相关运算；而数据信号直接发送至接收系统的数据处理部件。

时钟信号处理部件由锁相环模块、帧头信号检测模块和输出帧头信号产生模块，其中，锁相环模块采用高精度的模拟锁相环电路(PLL)实现，帧头信号检测模块和输出帧头信号产生模块是通过对CPLD进行编程后产生相应的逻辑电路实现。各模块之间的工作过程如下：16M比特时钟信号经高精度的模拟PLL锁定、去毛刺后输出可靠的16M工作时钟信号至CPLD；由CPLD实现的输出帧头信号产生模块通过对工作时钟信号进行计数的方式，产生与帧头信号的频率相同、低电平脉冲宽度相同的输出帧头信号；由CPLD实现的帧头信号检测模块利用工作时钟信号对帧头信号进行检测，判断其是否正常，若正常，使输出帧头信号同步于该帧头信号，并将输出帧头信号发送至接收系统的数据处理部件。此外，锁相环电路输出的16M工作时钟信号直接发送至接收系统的数据处理部件。

如图2所示，输出帧头信号产生模块中设置有用于对工作时钟信号进行计数、位宽为11位的计数器(count1)，16M_8K输出帧头信号的产生流程包括如下步骤：

步骤201，初始化count1，初始值设置为0；

步骤202，当16M工作时钟信号的上升沿到来时，count1的计数值加1；

步骤203，判断count1的计数值是否达到第一个设定值，若达到，执行步骤205，否则执行步骤204；

其中，第一个设定值为2046，由于16M_8K输出帧头信号的频率为8KHz，周期为125μs，因此在125μs内对16M工作时钟信号的上升沿可计数的个数为：125μs/16.384M＝2048，并且计数值的初始值为0，以及16M_8K输出帧头信号的低电平占有一个16M工作时钟信号周期宽度，所以需要选用2046这一计数值；

步骤204，将输出帧头信号设置为高电平，返回步骤202；

步骤205，count1的计数值加1，并将输出帧头信号设置为一个16M工作时钟信号周期宽度的低电平，然后返回步骤201。

如此循环，即当count1计数值达到2046，产生的输出帧头信号out_16M_8K输出宽度为一个16M工作时钟信号周期的低电平脉冲；count1为其他数值时，输出帧头信号out_16M_8K均为高电平，由此生成与帧头信号频率相同、低电平脉冲宽度相同的输出帧头信号，参见图4所示。

然而，输出帧头信号产生模块产生的输出帧头信号与输入的帧头信号相位并不同步，如果直接输出至接收系统的数据处理部件，会导致数据丢失。因此，输出帧头信号还必须与帧头信号进行相位同步。帧头信号的相位同步指帧头信号的低电平脉冲在时间上对齐。所以，在输出帧头信号同步于帧头信号之前，为了提高可靠性，需要对帧头信号进行正常与否检测。

类似于输出帧头信号产生模块，帧头信号检测模块也以经PLL去毛刺后产生的可靠的16M工作时钟信号作为输入时钟，采用计数方式，完成对输入的帧头信号的检测。帧头信号检测模块设置有用于对帧头信号进行检测的计数器count2，以及用于记录帧头信号连续正常次数的count3。帧头信号检测模块的工作流程如图3所示，包括如下步骤：

步骤301，初始化count2和count3，初始值均设置为0；

步骤302，当工作时钟信号的上升沿到来时，对帧头信号进行采样；并且，判断采样得到的帧头信号是否为高电平，若是，执行步骤303，否则执行步骤304；

步骤303，count2的计数值加1，返回步骤302；

步骤304，判断count2的计数值是否达到第二个设定值，若达到，执行步骤305，否则返回步骤301；

其中，第二个设定值为2047，由于16M_8K输出帧头信号的频率为8KHz，周期为125μs，当输入的帧头信号正常时，count2完成一帧计数后，在帧头信号的低电平脉冲处，其计数值应为一个固定值；在本实施例中，count2计数所用时钟为16M工作时钟信号，即在125μs内可计数个数为：125μs/16.384M＝2048；同时，计数初始值又为0，所以完成一帧计数后，在帧头低电平脉冲处该计数值为2047，因此，在帧头信号的低电平脉冲处，若检测到count2的计数值为2047，表明当前帧的帧头信号正常；

步骤305，将count2设置为0；

步骤306，判断count3的计数值是否达到第三个设定值，若达到，表明帧头信号连续若干帧都正常，允许CPLD产生的输出帧头信号与输入的帧头信号同步，执行步骤308，否则执行步骤307；

其中，第三个设定值可根据实际情况灵活设定，其取值范围一般为3～5，本实施例中设定为3；

步骤307，count3的计数值加1，返回步骤302；

步骤308，判断count1的计数值是否等于2047，若等于，表明CPLD产生的输出帧头信号与输入的帧头信号同步，不需要进行帧头信号同步，直接将输出帧头信号发送至接收系统的数据处理部件，同时保持对帧头信号的检测，返回步骤302；若不等于，表明CPLD产生的输出帧头信号与输入的帧头信号不同步，需要进行帧头信号同步，执行步骤309；

步骤309，将count1的计数值设置为0，然后将输出帧头信号发送至接收系统的数据处理部件，同时保持对帧头信号的检测，返回步骤302。

如图5所示的时序图，在输入16M工作时钟信号的每个上升沿处，通过对输入的帧头信号进行采样，当采样得到帧头信号为高电平时，count2的计数值加1；当采样得到的帧头信号为低电平时，对count2计数值进行检验且对count2赋计数初始值0，由此开始对输入的帧头信号进行下一帧检测。当用于记录帧头信号连续正常次数的count3的计数值为3时，表明连续3帧的帧头信号已正常，即可进行输出帧头信号和帧头信号的同步。图中，在关键时间点A处，count1的计数值为3，而count2的计数值为2047，表明输出帧头信号和输入的帧头信号不同步，因此需要对count1重新赋初始值，使之同步计数于count2，由此在下一帧关键时间点B处，输出帧头信号同步于输入的帧头信号。

图6表示当输入的帧头信号出现毛刺时，输入的比特时钟信号、帧头信号和输出帧头信号的时序图。某一瞬时，输入的帧头信号上出现毛刺，易知在count2完成一帧计数后，其计数值通常不为帧头信号正常时的固定值，本实施例为2047。此时，count3的计数值清0，输出帧头信号产生模块所产生输出帧头信号不与输入的帧头信号同步。

因此，在毛刺产生的时刻内，由于发送至接收系统的数据处理部件的仍是由输出帧头信号产生模块产生的且与正常输入的帧头信号同频同相的输出帧头信号，所以帧头信号上瞬时产生的毛刺对系统通讯没有任何影响，从而达到去除长线传输帧头上毛刺的目的。

在该瞬时刻过后，当检测到输入的帧头信号又变得正常、可靠时，即count3的计数值为3时，帧头信号检测模块通过再次实时检测count2的计数值是否等于输出帧头信号产生模块中count1的计数值，来决定是否需要将输出帧头信号与输入的帧头信号同步。

Claims

1.一种长线传输帧头的方法，应用于包括发射系统、内嵌有时钟信号处理部件的接收系统的通信系统，包括如下步骤：

2.根据权利要求1所述的长线传输帧头的方法，其特征在于，步骤(a2)进一步可分为如下步骤：

(b4)将输出帧头信号设置为高电平，返回步骤(b2)；

(b5)第一个计数器的计数值加1，同时将输出帧头信号设置为一个工作时钟信号周期的低电平，然后返回步骤(b1)。

3.根据权利要求2所述的长线传输帧头的方法，其特征在于：步骤(a3)进一步可分为如下步骤：

(c2)当工作时钟信号的上升沿到来时，对帧头信号进行采样；

4.根据权利要求3所述的长线传输帧头的方法，其特征在于：第三个设定值的取值范围为3～5。

5.一种如权利要求1所述的时钟信号处理部件，其特征在于：它包括有锁相环模块、帧头信号检测模块和输出帧头信号产生模块，锁相环模块用于将接收到的比特时钟信号经锁相且去除毛刺后转换为工作时钟信号，并将工作时钟信号分别发送至帧头信号检测模块和输出帧头信号产生模块；输出帧头信号产生模块用于产生与帧头信号的频率相同、低电平脉冲宽度相同的输出帧头信号，利用第一个计数器对工作时钟信号进行计数；帧头信号检测模块用于对帧头信号进行检测，判断其是否正常，具体包括：利用工作时钟信号对帧头信号进行采样，第二个计数器对采样结果进行计数，若检测到在连续若干帧的帧头信号为低电平时计数值相同且为设定值，则判定帧头信号为正常，其中，所述设定值根据工作时钟信号频率和帧头信号频率设定；如果判定帧头信号为正常，使输出帧头信号同步于该帧头信号，并将输出帧头信号发送至接收系统的数据处理部件，具体包括：判断所述第一个计数器的当前计数值是否等于所述设定值，若相等，时钟信号处理部件直接将输出帧头信号发送到接收系统的数据处理部件，否则将第一个计数器的计数值设置为0，然后时钟信号处理部件将输出帧头信号发送到接收系统的数据处理部件。

6.根据权利要求5所述的时钟信号处理部件，其特征在于：所述锁相环模块为模拟锁相环电路。

7.根据权利要求6所述的时钟信号处理部件，其特征在于：所述帧头信号检测模块和输出帧头信号产生模块由复杂可编程逻辑器件实现。

8.根据权利要求7所述的时钟信号处理部件，其特征在于：所述帧头信号检测模块分别设置有用于对帧头信号进行检测的第二个计数器，以及用于记录帧头信号连续正常次数的第三个计数器。