CN101002449A - 时钟再生电路 - Google Patents
时钟再生电路 Download PDFInfo
- Publication number
- CN101002449A CN101002449A CNA2005800272876A CN200580027287A CN101002449A CN 101002449 A CN101002449 A CN 101002449A CN A2005800272876 A CNA2005800272876 A CN A2005800272876A CN 200580027287 A CN200580027287 A CN 200580027287A CN 101002449 A CN101002449 A CN 101002449A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- equalizer
- interference
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Abstract
时钟同步对选择性衰落的抵抗力在不降低时钟相位同步控制的稳定性的情况下得到了提高。形成时钟再生PLL的一部分的时钟相位检测器7被设置在正交分量均衡器6之后,正交分量均衡器用于仅消除不影响时钟再生的正交分量干扰波,从而在不擦除时钟相位信息的情况下保证眼图的开口并且维持时钟相位检测器7的增益。因此,即使在选择性衰落等在接收到的信号中导致了符号间干扰时,部分干扰分量也可以被擦除来保持眼图开口较宽。因此可以在不降低时钟相位同步控制的稳定性的情况下提高时钟同步对选择性衰落的抵抗力。
Description
技术领域
本发明涉及用于在采用正交调制方案的数字无线电通信装置中使用的解调器的时钟再生电路,更具体地说,本发明涉及用于遵循多值正交幅度调制(QAM)方案的解调器的时钟同步电路。
背景技术
近年来,对于采用正交幅度调制方案作为调制方案的通信系统中的解调器,已采用了数字化。在这种数字化解调器中,根据从接收到的信号提取的信息再生时钟,并且所接收到的信号被利用时钟采样以转换成数字信号,然后被执行解调处理。因此,遵循正交幅度调制方案的的数字化解调器需要时钟再生电路用于再生与在发射方的时钟同步的时钟。
这种时钟再生电路一般执行涉及从经采样的数字信号中提取采样相移信息的时钟再生。在作为其一个示例的过零检测方案中,利用模拟/数字转换器采样的数据,从基带信号与作为基带信号的幅度的中值的零相交的相位提取出采样相位误差(偏移)信息。然后,通过利用该误差信息构造的PLL(锁相环)来建立时钟相位同步。
图1示出了包括这种时钟再生电路的数字无线电通信装置的传统解调器的配置。该传统解调器包括正交检测器1、振荡器2、模拟/数字转换器(模拟/数字转换器)31和32、压控振荡器4、均衡器5、时钟相位检测器7、环路滤波器8和误差计算器9。
在这里,时钟再生电路包括时钟相位检测器7、环路滤波器8、模数转换器31和32、以及压控振荡器4。
振荡器2产生正弦波,该正弦波的频率等于施加到该振荡器的IF(中频)信号的中心频率fc。正交检测器1正交检测所施加的IF信号,利用来自振荡器2的信号,以将两个通道P、Q的基带信号作为正交解调后的信号传递。
模数转换器31和32在从压控振荡器4提供的采样时钟信号确定的定时处对从正交检测器1传递来的两个经正交解调的信号进行采样,用于转换成然后被传递的数字值。
时钟相位检测器7检测从模数转换器31和32施加的信号的相位,以产生指示在模数转换器31和32等中当前采样位置处的偏移方向的信号。
环路滤波器8从产生自时钟相位检测器7的信号消除高频分量,以向压控振荡器4提供频率控制信号。环路滤波器8的配置是基于抑止高频分量的低通滤波器的。一般而言,典型的低通滤波器例如滞后滤波器(lagfilter)、滞后超前滤波器(lag lead filter)等被用于这种环路滤波器。这种滤波器的特征构成用于确定PLL的特征的关键因素,这是公知的。
压控振荡器4产生频率由来自环路滤波器8的频率控制信号控制的采样时钟信号,并将该采样时钟信号提供给模拟/数字转换器3。
均衡器5对已被模数转换器31和32转换成数字值的两个经正交解调的信号通过传输路径等接收到的波形失真进行补偿。
误差计算器9确定通过均衡器5施加的经解调信号的接收点从QAM方案的理想信号星座偏移的程度,并且将确定的结果作为误差信号传递。
在无线电通信中,传输路径由于来自各种障碍物的反射波而落入多径传输。因此,相应的传播延迟之间的差导致频率选择性衰落(下文简称为“选择性衰落”)的问题,这涉及传输波段内的频率特性失真。这导致符号间干扰,其中时间轴上的相邻符号彼此干扰,导致传输质量极大下降。为了增加对这种选择性衰落的抵抗力,在图1所示传统解调器中采用了均衡器5。
下面两个因素被设想来确定解调器对选择性衰落的抵抗力。一个是均衡器自身的能力,还一个是时钟再生PLL对衰落的抵抗力。
在传统的解调器中,由于时钟再生PLL具有比均衡器对选择性衰落的抵抗力高的抵抗力,所以均衡器的能力主导了解调器对选择性衰落的抵抗力。
近年来,然而,这种均衡器5的均衡能力已被提高来提高解调器对选择性衰落的抵抗力。然而,由于均衡器5的提高的特性,在较强的衰落发生导致选择性衰落的较深陷波(notch)时,在均衡器5达到其均衡能力的限度之前时钟同步变得不稳定了。
下面的描述将给出选择性衰落导致时钟同步变得不稳定的原因。当选择性衰落发生时,解调器电路中的眼图受到失真的影响而失稳,导致眼图具有较窄的开口和较宽的过零范围,以至于用于检测眼图的特性(例如,开口、过零点等)的时钟相位检测器7的增益降低。由于形成时钟再生PLL的一部分的时钟相位检测器7的增益降低而导致PLL的特性变得不稳定。
即使均衡器5的均衡能力已得到提高,在时钟再生PLL因此不稳定时,整个解调器对选择性衰落的抵抗力也不能得到提高。因此,需要具有对选择性衰落的更高抵抗力的时钟再生PLL。
为了稳定地再生时钟,眼图的开口必须在时钟被施加到时钟相位检测器7之前被增大。为此,设想了利用均衡器来消除阻碍眼图开口的因素(即,由选择性衰落等导致的符号间干扰)的方法。
例如,JP-A-9-130443公开了一种传统的解调器,该解调器被配置来从均衡器的输出检测时钟相位,以执行稳定的时钟相位同步控制。在这种传统配置中,但是,即使在采样时钟的相位中有偏移,从时钟相位偏移产生的符号间干扰也被均衡,结果从均衡器的输出擦除了关于时钟相位偏移的信息。结果,在包括均衡器的时钟再生电路中,再生的时钟的相位不是唯一地确定的,这导致了经受被引入到所再生的时钟中的抖动等的不稳定的电路。这样,通过从已通过均衡器的信号提取时钟相位分量不能实现稳定的时钟再生PLL电路。
另外,同样在图1所示传统解调器中,在时钟相位检测器7之前不能设置新的均衡器,并且均衡器5的输出不能被施加到时钟相位检测器7。这是因为如果采用了这种配置,如上所述,控制可能由于由均衡器执行的符号间干扰补偿操作和采样相位控制操作之间的交互而变得不稳定。
发明内容
上述现有技术由于意在提高对选择性衰落的抵抗力而在时钟相位寄存器前设置的均衡器所导致的不稳定的时钟相位同步控制,难以同时提高时钟相位同步控制的稳定性和时钟同步对选择性衰落的抵抗力。
本方面的一个目的是提供一种时钟再生电路,该时钟再生电路能够在不降低时钟相位同步控制的稳定性的情况下提高时钟同步对选择性衰落的抵抗力。
为了实现上述目的,在用于在采用正交调制方案的数字无线电通信装置中使用的解调器的时钟再生电路中,本发明的时钟再生电路的特征在于:
正交干扰分量减少装置被设置在时钟相位检测器之前,所述正交干扰分量减少装置用于对施加到其的信号从由符号间干扰引入的干扰分量中仅减少正交干扰分量,所述时钟相位检测器用于检测在模/数转换器中采样位置的偏移方向。
根据本发明,形成时钟再生PLL的一部分的时钟相位检测器被设置在正交分量均衡器之后,正交分量均衡器用于仅消除不影响时钟再生的干扰波的正交分量,来在不擦除时钟相位信息的情况下保证眼图的开口,以维持时钟相位检测器的增益。因此,即使在选择性衰落等在接收到的信号中导致了符号间干扰时,部分干扰分量也被消除来保持眼图开口较宽,从而使得可以在不降低时钟相位同步控制的稳定性的情况下提高时钟同步对选择性衰落的抵抗力。
另外,本发明的时钟再生电路是用于在采用正交调制方案的数字无线电通信装置中使用的解调器的时钟再生电路,包括:
两个模/数转换器,用于利用施加到其的采样时钟信号分别对由正交检测器正交检测出的第一和第二信道的经正交解调的信号进行采样以转换成数字值,并且传递所述数字值;
正交干扰分量减少装置,用于对来自所述两个模/数转换器的信号从由符号间干扰引入的干扰分量中仅减少正交干扰分量;
时钟相位检测器,用于对从所述正交分量减少装置传递来的信号的相位进行检测,来传递指示在所述两个模/数转换器中采样位置偏移的方向的信号;
环路滤波器,用于从自所述时钟相位检测器传递来的信号消除高频分量以作为频率控制信号传递;以及
压控振荡器,用于向所述两个模/数转换器提供时钟信号作为所述采样时钟信号,其中所述时钟信号的频率受来自所述环路滤波器的频率控制信号控制。
此外,正交干扰分量减少装置可以采用正交分量均衡器,该正交分量均衡器包括:
第一横向滤波器,用于补偿从所述模/数转换器施加的第一信道上的信号的由正交分量导致的干扰;
第一延迟调节电路,用于将与在所述第一横向滤波器的中心抽头处的延迟量相等的延迟量引入到从所述模/数转换器施加的第一信道上的信号;
第一加法器,用于将所述第一延迟调节电路的输出和来自所述第一横向滤波器的输出相加来作为所述第一信道上的信号传递到所述时钟相位检测器;
第二横向滤波器,用于补偿从所述模/数转换器施加的第二信道上的信号的由正交分量导致的干扰;
第二延迟调节电路,用于将与在所述第二横向滤波器的中心抽头处的延迟量相等的延迟量引入到从所述模/数转换器施加的第二信道上的信号;以及
第二加法器,用于将来自所述第二延迟调节电路的输出和来自所述第二横向滤波器的输出相加来作为所述第二信道上的信号传递到所述时钟相位检测器。
此外,第一和第二横向滤波器与在设置在解调器中的均衡器中使用的正交抽头系数一起被应用并且使用所述正交抽头系数。
根据本发明,由于在正交分量均衡器中无需提供抽头系数控制器,所以可以限制垂直分量均衡器的电路规模。
附图说明
图1示出了用于数字无线电通信装置的传统解调器的配置的框图。
图2是示出了根据本发明第一实施例的时钟再生电路的配置的框图。
图3是示出了图2中的均衡器5的框图。
图4是示出了图2中的正交分量均衡器6的配置的框图。
图5是用于描述时钟相位检测器7的检测方法的图。
图6是示出了在衰落发生时正交调制中的主波和干扰波之间的向量关系的图。
图7时用于描述本发明和现有技术中的时钟再生能力的限制和均衡器性能的限制之间的关系的图。
图8是示出了根据本发明第二实施例的时钟再生电路的配置的框图。
具体实施方式
接下来,将结合附图详细描述本发明的实施例。
(第一实施例)
图2是示出了根据本发明第一实施例的包括时钟再生电路的解调器的配置的框图。在图2中,与图1中的组件相同的组件由相同的标号标出,并且省略了对它们的描述。在本实施例的解调器中,本发明被应用到遵循QAM(正交幅度调制)方案的解调器。
如图2所示,本实施例的解调器包括正交检测器1、振荡器2、模拟/数字转换器(A/D)31和32、压控振荡器4、均衡器5、正交分量均衡器6、时钟相位检测器7、环路滤波器8和误差计算器9。本实施例的解调器与图1所示传统解调器多了在时钟相位检测器7之前设置的正交分量均衡器6。
在本实施例中,时钟再生电路包括时钟相位检测器7、环路滤波器8、模数转换器31和32、压控振荡器4和附加的正交分量均衡器6。
在接收到的信号中观测到的符号间干扰(其是由选择性衰落等影响所致)导致眼图的开口在解调器的标识中较小,使得如果干扰的影响可以通过补偿而被减小则眼图的开口可以被增大。
如上所述,由于在均衡器的输出中选择性衰落的影响已被均衡并被擦除,所以眼图张开较宽。然而,由于采样时钟相位的偏移导致的符号间干扰被均衡并被擦除,所以利用均衡器的输出不能检测到时钟相位。
因此,正交分量均衡器6被设置在时钟相位检测器7之前,作为正交干扰分量减少装置,用于从施加到解调器的信号中仅减少干扰波的正交分量,这不会影响时钟的再生。这样,即使由于选择性衰落等在接收到的信号中导致了符号间干扰,部分干扰分量也被消除以保持眼图的开口比较宽,从而可以保持时钟相位检测器7的增益较高,以使再生的时钟更稳定。
接下来,图3示出了图2的均衡器5内部配置的示例。图3所示的是采用横向滤波器的线性均衡器。
该均衡器5包括横向滤波器10-13、加法器14和15、以及抽头系数控制器16,如图3所示。
由于均衡器是在基带区域中被设计的,所以该均衡器包括横向滤波器10和13,分别用于补偿两路正交基带信号的由于正交分量导致的干扰。用于对由于P-信道的同相分量导致的干扰进行补偿的横向滤波器10的输出和用于对由于P-信道的正交分量导致的干扰进行补偿的横向滤波器11的输出被施加到加法器14,使得加法器14的输出作为均衡器5的P-信道输出。类似地,用于对Q-信道的同相干扰分量进行补偿的横向滤波器13的输出和用于对Q-信道的正交干扰分量进行补偿的横向滤波器12的输出被施加到加法器15,使得加法器15的输出作为均衡器的Q-信道输出。
用于各个横向滤波器10-13的抽头系数由抽头系数控制器16产生。抽头系数控制器16建立从误差计算器9施加的误差信号和在均衡器5之前或之后抽取的信号之间的关联来产生抽头系数。
经解调输出在由均衡器5对波形失真进行了补偿之后被施加到误差计算器9。从误差计算器9产生的误差信号被施加到均衡器5。误差计算器9确定在QAM方案的信号星座中经解调接收点所属的位置,并且同时从QAM方案的信号星座中的一个点传递经解调信号的误差。该误差信号包括关于诸如符号间干扰之类的干扰源的信息。
数/模转换器3的输出被提供给正交分量均衡器6,正交分量均衡器6消除干扰分量中的正交分量,然后传递所得到的信号。如图4所示,正交分量均衡器6包括正交横向滤波器31和32、加法器34和35,以及延迟调节电路37和38。图4中的横向滤波器31和32以及加法器34和35分别对应于图3所示横向滤波器11和12以及加法器14和15。
横向滤波器31补偿从模/数转换器31施加的P-信道信号的由于作为正交分量的Q-信道信号的干扰。
延迟调节电路37将与在横向滤波器31的中心抽头处的延迟量相等的延迟量施加到从模/数转换器31施加的P-信道信号。
加法器34将来自延迟调节电路37的输出和来自横向滤波器31的输出相加,以产生去往时钟相位检测器7的P-信道信号。
横向滤波器32补偿从模/数转换器32施加的Q-信道信号的由于作为正交分量的P-信道信号的干扰。
延迟调节电路38将与在横向滤波器32的中心抽头处的延迟量相等的延迟量施加到从模/数转换器32施加的Q-信道信号。
加法器35将来自延迟调节电路38的输出和来自横向滤波器32的输出相加,以产生去往时钟相位检测器7的Q-信道信号。
正交分量均衡器6与均衡器5的不同之处在于前者仅包括正交干扰分量补偿滤波器31和32,用于消除经正交解调的信号的分别自正交信号接收到的干扰。抽头的数目与均衡器5和它的一部分(中心抽头和集中在其上的那些抽头)的相同。通过将全部或部分抽头系数用于均衡器5的正交分量,抽头系数被使用。由于正交分量均衡器6不对同相干扰分量进行均衡,所以同相干扰分量补偿横向滤波器10和13被延迟调节电路37和38替换了,延迟调节电路37和38具有与中心抽头的延迟量相等的延迟量。
接下来,作为示例,将给出对时钟相位检测器7的原理的描述,时钟相位检测器7用于从眼图开口的两个采样和这两个采样之间的中间数据的一个采样检测时钟相位。
首先,图5(a)示出了在时钟刚好同相的位置处(即,在眼图张开最大的位置处)执行采样的情形。在次时刻,当两个采样值极性不同时(图5(a)中的采样点a、d或者采样点b、c),零轴从接近它们中间的位置穿过。尽管过零点依赖于前面的信号和后面的信号而变动,但是该值在两个眼位置的中间采样数据(X)平均为零。
接下来,图5(b)和图5(c)示出了异相情形。在时钟相位超前时,采样点a和采样点b之间的中间点X具有与采样点a的极性相同的极性,而采样点b和采样点c之间的中间点Y具有与采样点b的极性相同的极性,如图5(b)所示。在时钟相位落后时,采样点a和采样点b之间的中间点X具有与采样点a相反的极性,而采样点b和采样点c之间的中间点Y具有与采样点b的极性相反的极性,如图5(c)所示。这样,通过对在采样点a处的极性和在中间点X处的极性,以及在采样点b处的极性和在中间点Y处的极性进行比较,可以确定出时钟相位是超前还是落后。
接下来,将参考附图详细描述本实施例的时钟再生电路的操作。
反馈的IF信号被施加到正交检测器1,并且利用来自用于产生频率等于IF信号的中心频率fc的正弦波形的振荡器2的信号进行正交检测。正交检测器1传递作为基带信号的两路经正交解调的信号(P-信道信号、Q-信道信号)。
从正交检测器1传递来的两路经正交解调的信号分别被模/数转换器31和32采样,以转换成数字值。此时的采样定时由从压控振荡器4提供来的时钟信号确定。
被转换成数字值的两路经正交解调的信号被施加到均衡器5。均衡器5具有对在传输路径等中接收到的波形失真进行补偿的功能。
在符号间干扰是由选择性衰落等的影响在传输路径中导致的时,误差计算器9计算从干扰分量得来的误差。在均衡器5内的抽头系数控制器16中,误差信号和被施加到均衡器的信号之间的关联在相关器中被建立起来,其中相关器用于建立与与干扰分量的源相对应的具有持续时间的信号之间的关联,这导致抽头系数增大。抽头系数增大导致对干扰分量的补偿和干扰分量的减小,从而导致从误差计算器9产生的误差的减小。最终,均衡被完成达到稳定的状态。
正交干扰分量补偿横向滤波器11和12的抽头系数被从均衡器5的抽头系数中提取出,并且被施加到正交分量均衡器6。正交分量均衡器6包括用于对均衡器5的分量中仅正交干扰分量进行补偿的电路,以从由选择性衰落的影响引入的波形失真消除由正交干扰分量导致的干扰部分。
已从其消除了正交干扰分量的信号被施加到产生时钟相位迟延/超前信息的时钟相位检测器7。高频分量被环路滤波器8消除,然后结果被施加到压控振荡器4的频率控制信号输入。压控振荡器4的输出被施加到模/数转换器3的采样触发器。
模拟输入信号被包括模/数转换器3、正交分量均衡器6、时钟相位检测器7、环路滤波器8和压控振荡器4的PLL(锁相环)环路自动控制,使得在模/数转换器3中模拟输入信号在眼图具有最大开口的位置处被采样。
接下来,将给出对通过在正交分量均衡器6之前减少正交干扰分量可以提高时钟同步抵抗力的原因的详细描述。
选择性衰落是由于已通过传输路径中具有不同路线长度的多条路线的信号在接收点被组合而发生的。图6示出了正交调制中主波和干扰波之间的向量关系。在图6中,主波由P和Q表示,在无衰落发生时仅这些波被接收到。在衰落发生时,已通过与主波的路线不同的路线传递的信号被添加到主波。干扰波由P′和Q′表示。干扰分量在由于路线不同而从主波的向量旋转后的状态中被接收到。现在考虑P-信道上干扰分量对主波的干扰。第一个是来自P′的干扰分量。这是P′在P-轴方向上的分量,并且是来自相同的P-信道的干扰,所以这是对P-信道主分量的同相干扰分量。另一个是来自Q′的干扰分量。这是Q′在P-轴方向上的分量,并且是来自作为P-信道的垂直信道的Q-信道的干扰分量,所以这是对P-信道的垂直干扰分量。
这些分量对眼图造成影响使开口缩小。当在区分眼图的开口和过零点的位置时遇到的困难越多,时钟相位检测器7传递正确的确定结果的次数就越少,这导致时钟再生PLL的不稳定的操作。
均衡器的一个功能是对这些干扰分量进行补偿。均衡器具有相信号补偿符号间干扰的功能,使得当均衡器被置于时钟相位检测器7之前时,该均衡器对由模/数转换器3中的采样相移导致的符号间干扰平滑均衡,从而使得不能检测出时钟相位。由于在正交调制方案中,正交干扰分量一般是来自彼此不相关的正交信号的干扰分量,所以它们是与它们的相位的信号不相关的噪声。因此,正交干扰分量不包括再生时钟所需的信息,使得即使从时钟相位检测器7的输入消除正交干扰分量也不会影响时钟相位检测。在发生选择性衰落时使眼图的开口变窄的一个原因是由正交干扰分量导致的噪声,所以如果它们可以被消除,则眼图可以张的更开,从而稳定地再生时钟。
在本实施例的时钟再生电路中,消除正交干扰分量所额外要求的主要电路组件是两个横向滤波器31和32,它们是FIR(有限冲激响应)滤波器,如图4所示,并且实质上在均衡器5中产生的抽头系数被原样使用,使得就电路规模等来说无需太多增加成本。
接下来,将给出对通过提高时钟同步对选择性衰落的抵抗力从而可以提高整个解调器对选择性衰落的抵抗力的原因的描述。
图7示出了时钟再生能力对具有较高均衡能力和具有较低均衡能力的传统均衡器的陷波深度的信号特性和限制。当衰落在超过时钟再生能力的限制的陷波深度处发生时再生的时钟不同相。利用具有较低均衡能力的传统均衡器,该均衡器的能力限制比传统时钟再生能力低,所以解调器的信号特性仅由均衡器的能力限制主导,从而时钟再生能力限制不影响信号特性或者导致任何问题。然而,由于均衡器的能力已被提高到其均衡能力限制超过时钟再生能力限制的程度,所示解调器的信号特性被时钟再生能力限制制约,导致不能完全发挥具有较高均衡能力的均衡器的性能。
在本实施例中,通过利用用于在从时钟相位消除了正交干扰分量后检测时钟相位的时钟再生PLL电路,在时钟相位检测器的输入中保持眼图的开口尽可能宽,以维持时钟相位检测器的增益,从而在选择性衰落发生时可以在具有较高稳定性的情况下再生时钟。通过将时钟再生能力增加到或者超过高能力均衡器的均衡能力限制,该方法使得高能力均衡器能够完全发挥其特性。
(第二实施例)
接下来,将给出对根据本发明第二实施例的时钟再生电路的描述。
如图8所示,根据本发明第二实施例的解调器包括基于图2所示第一实施例的解调器的替换均衡器5的前均衡器22、判决反馈均衡器23(DFE)和加法器241和242。该实施例中的正交分量均衡器6与图2所示第一实施例的相同。
尽管在这里省略了针对判决反馈均衡器23的详细描述,但是前均衡器22和判决反馈均衡器23的正交抽头系数也反映了本实施例中的正交干扰分量的数量级,并且通过利用它们中的全部或者一部分作为正交分量均衡器6的抽头系数,时钟再生PLL可以被配置为具有较高的对选择性衰落的抵抗力。
尽管已在本发明被应用到遵循QAM方案的解调器的情形中描述了第一和第二实施例,但是对于遵循任何类型正交调制方案的的任何调制器都是有效的。另外,解调器的载波再生方案可以是同步检测方案或者准同步检测方案。本发明对在模拟电路中执行向上正交检测的基带采样方案或将IF信号转换成数字信号和通过数字处理执行正交检测的IF采样方案也都有效。
Claims (5)
1.一种用于在采用正交调制方案的数字无线电通信装置中使用的解调器的时钟再生电路,其特征在于:
正交干扰分量减少装置被设置在时钟相位检测器之前,所述正交干扰分量减少装置用于针对施加到其的信号,从由符号间干扰引入的干扰分量中仅减少正交干扰分量,所述时钟相位检测器用于检测在模/数转换器中采样位置的偏移方向。
2.一种用于在采用正交调制方案的数字无线电通信装置中使用的解调器的时钟再生电路,包括:
两个模/数转换器,用于利用施加到其的采样时钟信号分别对由正交检测器正交检测出的第一和第二信道的经正交解调的信号进行采样以转换成数字值,并且传递所述数字值;
正交干扰分量减少装置,用于针对来自所述两个模/数转换器的信号,从由符号间干扰引入的干扰分量中仅减少正交干扰分量;
时钟相位检测器,用于对从所述正交分量减少装置传递来的信号的相位进行检测,来传递指示在所述两个模/数转换器中采样位置偏移的方向的信号;
环路滤波器,用于从自所述时钟相位检测器传递来的信号中消除高频分量以作为频率控制信号传递;以及
压控振荡器,用于向所述两个模/数转换器提供时钟信号作为所述采样时钟信号,其中所述时钟信号的频率受控于来自所述环路滤波器的频率控制信号。
3.如权利要求2所述的时钟再生电路,其中所述正交干扰分量减少装置是正交分量均衡器,其包括:
第一横向滤波器,用于补偿从所述模/数转换器施加的第一信道上的信号的由正交分量导致的干扰;
第一延迟调节电路,用于将与在所述第一横向滤波器的中心抽头处的延迟量相等的延迟量赋予从所述模/数转换器施加的第一信道上的信号;
第一加法器,用于将所述第一延迟调节电路的输出和来自所述第一横向滤波器的输出相加,以作为所述第一信道上的信号传递到所述时钟相位检测器;
第二横向滤波器,用于补偿从所述模/数转换器施加的第二信道上的信号的由正交分量导致的干扰;
第二延迟调节电路,用于将与在所述第二横向滤波器的中心抽头处的延迟量相等的延迟量赋予从所述模/数转换器施加的第二信道上的信号;以及
第二加法器,用于将来自所述第二延迟调节电路的输出和来自所述第二横向滤波器的输出相加,以作为所述第二信道上的信号传递到所述时钟相位检测器。
4.如权利要求3所述的时钟再生电路,其中所述第一和第二横向滤波器被提供以在布置在解调器中的均衡器中使用的正交抽头系数并且使用所述正交抽头系数。
5.如权利要求4所述的时钟再生电路,其中所述均衡器包括前均衡器和判决反馈均衡器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP250067/2004 | 2004-08-30 | ||
JP2004250067 | 2004-08-30 | ||
PCT/JP2005/014914 WO2006025212A1 (ja) | 2004-08-30 | 2005-08-15 | クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101002449A true CN101002449A (zh) | 2007-07-18 |
CN101002449B CN101002449B (zh) | 2010-06-09 |
Family
ID=35999870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800272876A Expired - Fee Related CN101002449B (zh) | 2004-08-30 | 2005-08-15 | 时钟再生电路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7924962B2 (zh) |
EP (1) | EP1786165B1 (zh) |
JP (1) | JP4389934B2 (zh) |
CN (1) | CN101002449B (zh) |
DE (1) | DE602005024573D1 (zh) |
WO (1) | WO2006025212A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104052694A (zh) * | 2013-03-14 | 2014-09-17 | 阿尔特拉公司 | 使用裸片上仪器的数字均衡器适配 |
TWI561012B (en) * | 2014-09-18 | 2016-12-01 | Realtek Semiconductor Corp | Clock-data recovery circuit and method thereof |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1976109A1 (en) * | 2007-03-31 | 2008-10-01 | Sony Deutschland Gmbh | Demodulator, method and receiver for demodulation |
EP2375603B1 (en) | 2010-02-05 | 2018-05-23 | Xieon Networks S.à r.l. | Clock recovery method and clock recovery arrangement for coherent polarisation multiplex receivers |
WO2020094232A1 (en) * | 2018-11-08 | 2020-05-14 | Huawei Technologies Co., Ltd. | Clock extraction in systems affected by strong intersymbol interference |
US11038549B1 (en) * | 2020-06-08 | 2021-06-15 | Ciena Corporation | Receiver noise loading for control loop stability |
US11736144B2 (en) * | 2020-11-12 | 2023-08-22 | Texas Instruments Incorporated | Decomposed real-imaginary equalizer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4468786A (en) * | 1982-09-21 | 1984-08-28 | Harris Corporation | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system |
JPS6052147A (ja) | 1983-09-01 | 1985-03-25 | Nec Corp | タイミング同期方式 |
JPS6474830A (en) | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Automatic amplitude equalization circuit |
DE69535087T2 (de) * | 1994-03-11 | 2006-12-21 | Fujitsu Ltd., Kawasaki | Schaltungsanordnung zur Taktrückgewinnung |
JPH09130443A (ja) | 1995-10-31 | 1997-05-16 | Toshiba Corp | ディジタル復調装置 |
JP3130794B2 (ja) | 1996-05-27 | 2001-01-31 | 日本電気株式会社 | 復調器 |
JP3404228B2 (ja) | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
KR100241890B1 (ko) * | 1997-01-10 | 2000-03-02 | 윤종용 | 디지털 통신 시스템에서 간섭 제거 회로 |
JPH1174942A (ja) * | 1997-08-29 | 1999-03-16 | Fujitsu Ltd | 無線受信装置 |
JPH11331300A (ja) | 1998-05-19 | 1999-11-30 | Nec Corp | 復調装置 |
JP2000270038A (ja) | 1999-03-15 | 2000-09-29 | Nec Corp | クロック同期回路およびその同期方法 |
-
2005
- 2005-08-15 US US11/660,782 patent/US7924962B2/en not_active Expired - Fee Related
- 2005-08-15 DE DE602005024573T patent/DE602005024573D1/de active Active
- 2005-08-15 WO PCT/JP2005/014914 patent/WO2006025212A1/ja active Application Filing
- 2005-08-15 JP JP2006531794A patent/JP4389934B2/ja not_active Expired - Fee Related
- 2005-08-15 EP EP05780288A patent/EP1786165B1/en not_active Expired - Fee Related
- 2005-08-15 CN CN2005800272876A patent/CN101002449B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104052694A (zh) * | 2013-03-14 | 2014-09-17 | 阿尔特拉公司 | 使用裸片上仪器的数字均衡器适配 |
CN104052694B (zh) * | 2013-03-14 | 2018-03-27 | 阿尔特拉公司 | 使用裸片上仪器的数字均衡器适配 |
TWI561012B (en) * | 2014-09-18 | 2016-12-01 | Realtek Semiconductor Corp | Clock-data recovery circuit and method thereof |
Also Published As
Publication number | Publication date |
---|---|
EP1786165A1 (en) | 2007-05-16 |
DE602005024573D1 (de) | 2010-12-16 |
JPWO2006025212A1 (ja) | 2008-05-08 |
JP4389934B2 (ja) | 2009-12-24 |
CN101002449B (zh) | 2010-06-09 |
WO2006025212A1 (ja) | 2006-03-09 |
US7924962B2 (en) | 2011-04-12 |
EP1786165A4 (en) | 2007-11-07 |
EP1786165B1 (en) | 2010-11-03 |
US20070253515A1 (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101002449B (zh) | 时钟再生电路 | |
US9973328B2 (en) | Receiver with enhanced clock and data recovery | |
EP0920759A1 (en) | Symbol timing recovery based on complex sample magnitude | |
CN100586032C (zh) | 稳定接收电话线上分组数据的突发模式接收机及其方法 | |
US11831747B2 (en) | Systems and methods for timing recovery with bandwidth extension | |
CN106603217B (zh) | 一种无线综测仪蓝牙信号的采样频偏抑制方法 | |
CN102437978B (zh) | 数字微波均衡方法和装置 | |
US6243431B1 (en) | Symbol timing recovery apparatus | |
US6175591B1 (en) | Radio receiving apparatus | |
US7664210B2 (en) | Non-coherent synchronous direct-conversion receiving apparatus for compensating frequency offset | |
EP0205378A2 (en) | Method and device for timing pull-in of receiving equipment | |
WO2011030740A1 (ja) | クロック再生回路及びクロック再生方法 | |
JPH0813011B2 (ja) | アダプテイブトランスバ−サル等化器 | |
US6430243B1 (en) | Symbol sign directed phase detector | |
KR20060015982A (ko) | 타이밍 복구 장치 및 방법 | |
EP1340348B1 (en) | Method and apparatus for increasing the quality of the receiver synchronization of qam or cap modulated modem connection | |
WO2013174304A1 (en) | Method with improved phase robustness in coherent detected optical system | |
Higashi et al. | Dual‐mode equalization for digital mobile radio | |
EP0334587B1 (en) | Signal processing system | |
JP4438581B2 (ja) | 復調装置及び復調方法 | |
KR100330236B1 (ko) | 무선통신시스템에서 수신단의 타이밍 복구회로 | |
JP4101777B2 (ja) | タイミング同期回路 | |
Schober et al. | Adaptive noncoherent linear minimum ISI equalization for MDAPSK signals | |
JPH09130442A (ja) | π/4シフトQPSK復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20150815 |
|
EXPY | Termination of patent right or utility model |