CN104052694B - 使用裸片上仪器的数字均衡器适配 - Google Patents

使用裸片上仪器的数字均衡器适配 Download PDF

Info

Publication number
CN104052694B
CN104052694B CN201410093081.4A CN201410093081A CN104052694B CN 104052694 B CN104052694 B CN 104052694B CN 201410093081 A CN201410093081 A CN 201410093081A CN 104052694 B CN104052694 B CN 104052694B
Authority
CN
China
Prior art keywords
receiver
output
gains
eye pattern
pattern aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410093081.4A
Other languages
English (en)
Other versions
CN104052694A (zh
Inventor
T·T·黄
N·V·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN104052694A publication Critical patent/CN104052694A/zh
Application granted granted Critical
Publication of CN104052694B publication Critical patent/CN104052694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria
    • H04L5/006—Quality of the received signal, e.g. BER, SNR, water filling

Abstract

本发明的各实施方式总体上涉及使用裸片上仪器的数字均衡器适配。具体地，提供了用于调节接收器增益的系统和方法。适配电路可操作用于：基于从接收器的输出的水平扫描和竖直扫描生成的接收器的输出的矩阵表征，标识接收器的输出的眼图开度。该适配电路还可操作用于确定是否需要改变眼图开度的大小。当确定需要改变眼图开度的大小时，该适配电路可操作用于生成数字信号以改变接收器的增益设置。当在接收器的输出处的信号均衡不足时，增大接收器的AC增益。当在接收器的输出处的信号过度均衡时，减小接收器的AC增益。

Description

使用裸片上仪器的数字均衡器适配
相关申请的交叉引用
本专利文档要求2013年3月14日提交的、美国临时申请号61/782,855的利益和优先权，通过参考而将其全部公开内容在此并入。
技术领域
本公开涉及用于调节具有数字适配电路和裸片上仪器（ODI）的通信系统中的接收器增益的系统和方法。
背景技术
随着数据速率在背板中的增大，所传输的信号会经历衰减、反射和耦合。数据速率通常会快到使得传输的信号可能达到传输介质（例如，线缆）的带宽极限，导致信道损耗、以及在该信号到达接收器时信号眼图开度（eye opening）的下降。
接收器执行接收输入信号以及“加强（boost up）”该信号（即，增大眼图开度的大小）使得数据可得以恢复（例如，由读出放大器或锁存器执行）的双重功能。接收器可以向输入信号提供DC增益和AC增益两者。增大DC增益可以将所有频率分量加强至Nyquist频率（即，数据速率的一半），包括串音和噪声在内。增大所接收输入信号的AC增益会加强特定频率分量，诸如数据速率的频率，这可能已经在该信号于传输介质中传输时、归因于信道损耗而衰减了。信道损耗越大，接收器不得不向输入信号供应的AC增益就会越多，以便补偿该损耗。如果接收器不能供应足够的AC增益，输入信号的眼图开度大小对于准确恢复数据而言可能过小，这会导致较高的误码率（BER）。然而，如果AC增益水平过高，则输入信号可能会过度均衡，这也可能导致较高的BER。由此，重要的是：找到并设置针对任何给定背板的正确AC增益和DC增益，以实现足够低的BER。
用于查找针对收发器的适当AC增益和DC增益的模拟适配能力是公知的。然而，模拟适配电路可能容易受到工艺（process）变化和分量失配的影响，并且可能不容易迁移到新的工艺。另外，模拟适配开销较大，需要较大的硅面积，并消耗大量的功率。
发明内容
鉴于上文，本公开涉及用于通信系统中数字适配块（“数字块”）的系统和方法。数字块可以容易地迁移至任何工艺节点，并且较之于其模拟对等物、也可以消耗更少的功率并占据较少的裸片面积。此外，数字块可以针对不同工艺缩放，并且不需要针对模拟部件进行优化。
根据本公开的实施方式，提供了一种适配电路，其可操作用于基于从接收器的输出的水平扫描和竖直扫描生成的接收器的输出的矩阵表征，标识接收器的输出的眼图开度。生成的矩阵表征的元素可具有存在眼图开度的第一值，和不存在眼图开度的第二值。该适配电路可以操作用于控制接收器的输出的水平扫描和竖直扫描，以及查找接收器的输出的包络极限。该适配电路也可以操作用于确定是否需要改变眼图开度的大小。当确定需要改变眼图开度的大小时，适配电路可操作用于生成数字信号以改变接收器的增益设置。
根据本公开的附加实施方式，该适配电路进一步可操作用于计算标识的眼图开度的竖直高度，以及将计算的竖直高度与预定义的竖直包络或最优竖直眼图开度进行比较。
根据本公开的附加实施方式，该适配电路进一步可操作于确定接收器的输出是均衡不足还是过度均衡。当确定接收器的输出均衡不足时，该适配电路可操作用于生成数字信号以增大接收器的AC增益，如果接收器的AC增益未处于最大设置的话。如果接收器的AC增益处于最大设置，该适配电路可操作用于生成数字信号以减小接收器的DC增益，以及将接收器的AC增益设置为实质上等于0。当确定接收器的输出过度均衡时，该适配电路可操作用于生成数字信号以减小接收器的AC增益，如果接收器的AC增益未处于最小设置的话。如果接收器的AC增益处于最小设置，该适配电路可操作用于生成数字信号以增大接收器的DC增益，以及将接收器的AC增益设置为实质上等于0。还提供了对应于上述系统的方法。
根据本公开的附加实施方式，提供了一种通信系统，包括：接收器，具有至少一个放大器；和裸片上仪器（ODI），配置用于对接收器的输出进行采样。该通信系统还包括第一数字适配单元，配置用于分析ODI的输出，控制接收器的输出的水平扫描和竖直扫描，这些扫描用于生成接收器的输出的矩阵表征，以及生成数字信号的第一集合，用于调节接收器中至少一个放大器的增益设置。
根据本公开的附加实施方式，该通信系统进一步包括决策反馈均衡器（DFE），配置用于放大接收器的输出；以及耦合至DFE的输出的时钟数据恢复（CDR）单元，配置用于向ODI发送数据。该通信系统可以具有用于旁路（bypass）DFE的电路，使得该CDR单元耦合至接收器的输出。该通信系统还可以包括第二数字适配单元，配置用于生成数字信号的第二集合，用于调节DFE的增益设置。
根据本公开的附加实施方式，该通信系统还可以包括数模转换器，配置用于基于数字信号的第一集合，生成偏置信号，用于设置接收器中至少一个放大器的增益设置。该接收器可以具有多个放大器。数模转换器可以基于数字信号的第一集合，生成第一多个偏置信号，用于设置多个放大器的AC增益。数模转换器也可以基于数字信号的第一集合，生成第二多个偏置信号，用于设置多个放大器的DC增益。
附图说明
在结合附图阅读了下述具体描述后，本公开的其他特征、其本质及各种优势将变得显然，在附图中，类似的附图标记贯穿附图指代类似部件，以及在附图中：
图1是根据示意性实施方式、具有可调节增益接收器的通信系统的框图；
图2是根据示意性实施方式、具有可调节增益接收器和可调节增益DFE的通信系统的框图；
图3是根据示意性实施方式、具有多级放大器作为接收器的通信系统的框图；
图4A示出了根据示意性实施方式、均衡不足的信号的眼图；
图4B示出了根据示意性实施方式、过度均衡的信号的眼图；
图4C示出了根据示意性实施方式、适当均衡的信号的眼图；
图5示出了根据示意性实施方式、用于调节接收器增益的过程的示意流程图；
图6示出了根据示意性实施方式、用于确定如何调节接收器的AC和/或DC增益的过程的示意流程图。
图7示出了根据示意性实施方式、用于查找眼图包络的过程的示意流程图；
图8示出了根据示意性实施方式、用于确定信号是均衡不足和/或过度均衡的过程的示意流程图；以及
图9示出了可以用于实现本公开某些实施方式的示意系统。
具体实施方式
为了提供本发明的整体理解，现在将描述某些示意实施方式。然而本领域技术人员将会理解，可以对此处描述的系统和方法进行调整和修改，因为其对于提出的本申请是适当的，并且此处描述的系统和方法可以在其他适当应用中采用，以及这种其他增加和修改将不会脱离本发明的范围。
此处描述的附图示出了示意性实施方式；然而，附图可以不是必须地示出、以及可以不是意在示出包含在实施方式中硬件组件的准确布局。提供附图仅是用于示出实施方式的高层原理布局。此处公开的实施方式可以利用根据本领域中已知原理的、任何适当数量的部件以及任何适当的部件布局来实现。
图1示出了根据示意性实施方式的通信系统100的示意框图，其具有可调节增益接收器102。接收器102接收并放大输入信号。尽管在图1中将接收器102示出为接收单个输入信号，但是应该理解，该接收器102可以接收任何数量的输入信号，诸如差分输入信号。在某些实施方式中，接收器102可以具有多个放大器级，如下文针对图3所讨论的。接收器102每级的AC和DC增益可以利用从数模块120接收的数字信号进行调节。
接收器102的输出传递至决策反馈均衡器（DFE）104，其过滤输入信号并且提供附加增益。在某些实施方式中，DFE104可以是接收器102的部分。在某些实施方式中，DFE104可以仅具有无源部件。在某些实施方式中，DFE104可以具有有源部件。DFE104的输出被传递至时钟数据恢复（CDR）块106。在某些实施方式中，DFE104的附加增益可能不是必须的，以及开关（switch）108可以用于旁路DFE104，使得接收器102的输出直接传递至时钟数据恢复（CDR）块106。
CDR块106恢复并采样来自传入数据流的时钟。CDR块106可以包括读出放大器、相位监测器、充电泵和电压受控的振荡器（VCO）。CDR块106的输出被传递至裸片上仪器（ODI）110，其可以使用来自CDR块106的数据来分析DFE104的输出，或者如果旁路了DFE104，则分析接收器102的输出。应当理解，在DFE104被旁路时，分析接收器102的输出，以及当未旁路DFE104时，分析DFE104的输出。应当理解，此处对于接收器（例如，接收器102）的输出的分析的所有讨论适用于DFE（例如DFE104）的输出的分析。
ODI110可以通过生成接收器的输出的矩阵表征、以及基于生成的矩阵表征测量接收器的输出的眼图开度，来分析接收器102的输出。ODI110可以包括相位插补器112、采样器114和误码校验器116，所有这些可以用于生成接收器102的输出的矩阵表征。相位插补器112可以扫视接收器102的输出的相位，以执行接收器的输出的水平扫描。相位跃变之间的时间可以由ODI计数器延迟控制位确定。水平相位跃变数据可以由采样器114采样，以及将其发送至误码校验器116、以执行接收器的输出的竖直扫描。在存在信号信息的情况下，误码校验器116可以输出第一符号（例如，逻辑‘0’），用于接收器的输出的眼图开度中的采样，以及可以在其他情况下输出第二符号（例如，逻辑‘1’）。ODI110生成的矩阵表征由此类似于接收器102的输出的眼图，其中，例如，0位于对应于眼图开度的区域中，以及1位于其他区域中。矩阵的大小可以由误码校验器116和相位插补器112的粒度确定。例如，如果相位插补器112扫视64个水平相位跃变，以及误码校验器116是128位比较器，则将创建128ⅹ64矩阵。
ODI110生成的矩阵表征可以由数字适配块118进行分析，以确定位于接收器102的输出处的眼图开度是否适用于准确的数据恢复。在某些实施方式中，数字适配块118可以基于生成的矩阵表征、例如通过计算在相同栏中具有逻辑0的连续行的数量来计算竖直眼图开度。数字适配块118可以基于生成的矩阵表征确定输出是均衡不足、过度均衡，还是适当均衡。均衡不足、过度均衡，或适当均衡的信号的示意眼图将针对图4A至图4C进一步讨论。
如果数字适配块118确定接收器102的输出未适当均衡（例如，均衡不足或过度均衡），则数字适配块118生成数字信号、以改变接收器102的一个或多个增益设置。在某些实施方式中，数字信号可以是比特串（string）。生成的数字信号被传递至数模块120，其可以基于数字信号生成改变接收器102中一个或多个增益设置的一个或多个偏置信号。数模块120生成的偏置信号可以改变接收器102的AC增益或DC增益，或二者。用于确定应当如何改变接收器的AC和/或DC增益的示意过程进一步针对图6进行讨论。增益的改变将改变接收器102的输出的（和如果DFE104未被旁路的话，DFE104的输出的）眼图开度。
数字适配块118可以选择针对接收器的输出的最佳采样点，以及可以控制ODI110执行的水平扫描和竖直扫描，以生成接收器的输出的另一矩阵表征。作为迭代过程（例如，针对图6讨论的过程）的一部分，可以改变接收器102的增益设置，生成并分析接收器的输出的对应矩阵表征，直到接收器102的输出的眼图开度适于准确的数据恢复为止。
在某些实施方式中，DFE104的增益可以调节。图2示出了根据示意实施方式、具有可调节增益接收器202和可调节增益DFE206的通信系统200的示意框图。图2的接收器202，开关210，时钟数据恢复（CDR）块208，裸片上仪器（ODI）212，数字适配块214和数模块220分别与图1的接收器102，开关108，CDR块106，ODI110，数字适配块118和数模块120类似。应当理解，此处使用的术语“类似”意思是在形式和功能上是类似的。在某些实施方式中，通信系统100和/或200的至少某些元素（例如，数字适配块118和214，ODI110和212）可以实现在集成电路（IC）或可编程逻辑器件（PLD）的电路上。
在某些实施方式中（例如，如果不需要DFE206提供的增益的话），DFE206可以由开关210旁路，使得接收器202的输出直接传递到CDR块208。在某些实施方式中，DFE206的增益可以由数字适配块（未示出）控制，该数字适配块与数字适配块214类似但不相同，以及可以包括与数模块220类似的数模块。在某些实施方式中，数字适配电路可以构建在DFE206中。
控制DFE206增益的数字适配电路可以分析来自ODI212的数据（诸如DFE206的输出的矩阵表征），以确定DFE206的输出处的眼图开度是否适于准确数据恢复。DFE206的输出的矩阵表征的生成、内容和分析可以与接收器102的输出的矩阵表征的那些（如之前针对图1讨论的）类似。基于DFE的输出的矩阵表征的分析，控制DFE206的增益的数字适配电路可以生成一个或多个数字信号，以使用例如与针对图6讨论的过程类似的过程、改变DFE206的AC增益、DC增益或二者。这种数字适配电路可以执行与针对图1讨论的过程类似的迭代过程，直到DFE206的输出的眼图开度适于准确数据恢复。
通信系统200包括复用器216和复用器218，其中的每一个都允许在手动设置的情况下、旁路数字适配块214。复用器216允许在来自数字适配块214的输出与手动设置之间进行选择，以作为去往ODI212的输入。使用复用器216选择手动设置允许系统200的用户手动地控制ODI212执行的水平扫描和竖直扫描及其他功能。复用器218允许从来自数字适配块214的输出与手动设置之间进行选择，以作为针对数模块220的输入。使用复用器218选择手动设置将允许系统200的用户手动地设置接收器202的AC增益和DC增益。在DFE206的增益受控于单独的数字适配块的实施方式中，复用器（未示出）可以放置在数字适配块和DFE206之间，以允许在手动设置的情况下、旁路数字适配块。
系统200的用户可以通过设置旁路配置位来在数字适配块和手动设置之间进行选择。在某些实施方式中，手动设置可以从作为系统200一部分的存储器（未示出）进行读取。在某些实施方式中，系统200可以从用户或者经由I/O电路（例如，图9的I/O电路950）从系统200外部的电路接收手动设置。
在某些实施方式中，图2的接收器202或图1的接收器102可以具有带有可调节增益的不止一个放大器。图3示出了根据示意性实施方式、具有作为接收器的多级放大器的通信系统300的示意框图。在某些实施方式中，通信系统300可以作为图1的通信系统100的一部分实现，其中图3的数模块322和数字适配块324分别与图1的数模块120和数字适配块118类似，以及图3中用虚线框标记的“接收器330”（此处称为“接收器330”）是图1中接收器102的更详细示意。在某些实施方式中，通信系统300可以实现为图2的通信系统200的一部分，其中图3的数模块322和数字适配块324分别与图2的数模块220和数字适配块214类似，以及图3的接收器330是图2的接收器202的更详细示意。
图3的接收器330包括第一放大器302，第二放大器304，和第三放大器306，每个具有可调节的AC和DC增益控制。在某些实施方式中，第二放大器304和第三放大器306可以由闭合开关308旁路。第一放大器302的AC增益水平可以由AC增益控制310设置，以及第一放大器302的DC增益水平可以由DC增益控制312进行设置。第二放大器304的AC增益水平可以由AC增益控制314设置，以及第二放大器304的DC增益水平可以由DC增益控制316设置。第三放大器306的AC增益水平可以由AC增益控制318设置，以及第三放大器306的DC增益水平可以由DC增益控制320来设置。AC增益控制310、314和318以及DC增益控制312、316和320可以从数模块322接收偏置信号，其继而可以从数字适配块324接收用于增益调节的数字信号。
在某些实施方式中，用于增益调节的数字信号可以采用比特串的形式。在某些实施方式中，数字适配块324的输出可以是6位串，其允许64个增益跃变。每个跃变可以对应于例如接收器整体增益中的15mV改变，其可由放大器302、304和306之一实现。在某些实施方式中，增益增量可以分散在放大器302、304和306中，使得第一放大器302的增益大于或等于第二放大器304的增益，以及第二放大器304的增益大于或等于第三放大器306的增益。AC和DC增益在放大器302、304和306间增大的顺序可以使用增益配置位确定。
可以基于接收器的输出的眼图开度（如眼图中呈现的）的大小来设置接收器的AC和DC增益水平，诸如图1的接收器102，图2的接收器202或图3的接收器330。接收器的输出的眼图可以随着AC和DC增益的改变而改变。理想情况下，眼图具有在水平和竖直方向都比较宽的眼图开度，以及在信号包络中不存在过冲（overshoot）和下冲（undershoot）。对信号进行采样的理想位置位于眼图开度的中心（在水平和竖直方向上都是）。
图4A至图4C示出了接收器的输出处的信号眼图。在图4A至图4C中，竖直轴测量信号的幅度（例如，以电压或功率为单位），以及水平轴测量经过的时间。
图4A示出了根据示意性实施方式、均衡不足的信号的示意眼图400。在均衡不足信号的眼图中（诸如眼图400），在信号包络内不存在可辨别的眼图开度。缺乏眼图开度或眼图开度非常小指示信号波形的严重失真，这可能由符号间干扰和信道噪声所引起。
图4B示出了根据示意性实施方式、过度均衡的信号的示意眼图430。过度均衡信号的眼图（诸如，眼图430）由信号包络的过冲或下冲表征。在眼图430中，信号包络可以视作两个平行的水平线。信号的局部最小值和局部最大值分别明显地低于或超过包络。过冲和下冲可能由信号路径中的中断引起。
图4C示出了根据示意性实施方式、适当均衡的信号的示意眼图460。在眼图460中，眼图开度在水平和竖直方向上都是宽的，并且在信号包络中不存在明显的过冲或下冲。与眼图460类似的眼图指示数据可以由接收器准确恢复。
为了获得与眼图460类似的眼图，接收器的AC和DC增益必须适当设置。图5至图6示出了用于调节接收器的增益的示意性过程。尽管此处针对图5至图6的讨论涉及分析接收器的输出以及调节接收器的增益设置，但是应当理解，图5至图6的过程也可以适用于分析DFE的输出以及调节DFE的增益设置。
图5示出了根据示意性实施方式、用于调节接收器的增益的示意过程500。过程500的元素可以由集成电路器件的电路执行，如下文针对图9所讨论的。过程500开始于502处，以及在504处，接收器的输出的矩阵表征可以基于接收器的输出的水平和竖直扫描生成。矩阵表征可以由ODI（诸如ODI110）生成，如上文针对图1讨论的。
在506，可以基于504处生成的矩阵表征、标识接收器的输出的眼图开度。如上文针对图1所讨论的，眼图开度可以标识为由ODI生成的矩阵表征中为0的簇（cluster）。已标识眼图开度的竖直高度可以基于生成的矩阵表征进行计算。
在508，可以确定在506处标识的眼图开度的大小是否需要改变。用于做出这种决策的过程进一步针对图6讨论。通常，眼图开度的大小可能需要改变，如果接收器的输出处的信号均衡不足（如上文图4A中所示）或过度均衡（如上文图4B中所示）的话。眼图开度的大小可能不需要改变，如果接收器的输出处的信号适当均衡的话（如上文图4C中所示）。进一步针对图8讨论用于确定信号是均衡不足还是过度均衡的过程。
如果在508处确定需要改变眼图开度，则过程500前进到510。在510处，可以生成数字信号以改变接收器的增益设置。通常，如果接收器的输出处的信号均衡不足，则接收器的AC增益应当增大，或者如果AC增益已经处于最大水平，则DC增益应当减小，以及AC增益设置为等于其最小水平（例如，实质上（substantially）为0）以进行再次扫描。如果接收器的输出处的信号过度均衡，则接收器的AC增益应当减小，或者如果AC增益已经位于最小水平，则DC增益应当增大，以及AC增益设置为等于其最小水平（例如，实质上为0）以进行再次扫描。
在某些实施方式中，AC增益可以设置为等于其最大水平（而不是其最小水平）以在DC增益增大或减小之后进行再次扫描。是从最小向最大扫描AC增益、还是从最大向最小扫描AC增益，可取决于AC扫描控制位的值。AC扫描控制位可以从用于实现过程500的本地电路接收，或者经由I/O电路从外部电路或用户接收。
在于510处生成改变增益设置的数字信号之后，过程500可以循环回508。在某些实施方式中，在每次改变了AC增益之后，可以允许在再次于508处分析眼图开度的大小之前、逝去由一个或多个增益计数器延迟控制位设置的时段。
如果在508处确定在506处标识的眼图开度的大小不需要改变，则过程500在512处结束。确定了不需要改变眼图开度的大小可指示在接收器的输出处的信号进行了适当均衡，并且数据可以使用接收器的当前增益设置、进行准确恢复。
图6示出了根据示意性实施方式、用于确定如何调节接收器的AC和/或DC增益的示意过程600。过程600包括用于标识接收器的输出处的眼图开度的元素，以及用于确定是否需要改变眼图开度的大小以便准确恢复数据的元素。如果在过程600期间、确定眼图开度的大小需要改变，则生成数字信号以调节接收器的AC和/或DC增益。
过程600可以由通信系统（诸如通信系统100或通信系统200）执行，该通信系统包括接收器、CDR块、ODI和数字适配块。在某些实施方式中，过程600可以针对接收的输入信号执行一次。在某些实施方式中，过程600可以连续执行，只要接收到输入信号即可。通信系统的用户可以通过设置适配配置位来在一次性适配和连续适配之间进行选择。如果选择了一次性适配，则可以在过程600的结论处、将数字适配块置于备用（standby）模式，直到接收到重置信号。在某些实施方式中，数字适配块可以通过设置适配重启位而进行重置。
过程600的元素可以由集成电路器件的电路执行，如针对图9在下文所讨论的。过程600开始于602，以及在604处，将CDR块的lock_to_reference（锁定至参考）位设置为第一值（例如，1），使得接收器的输出的眼图的包络极限可得以确定。当lock_to_reference位设置为例如1时，CDR块可以锁定至参考频率，并且可以忽略所接收数据中的相位信息。在606，查找接收器的输出的包络极限。可以使用与过程700（将参考图7在下文进行讨论）类似的过程查找包络极限。
眼图开度的包络极限描绘了不带有衰减的眼图开度的最大大小。由于高（例如，AC）频较之于低（例如，DC）频会经历更多的信道损耗，可以基于什么类型的部件位于执行过程600的系统中的DFE中、来在604和606处设置AC和DC增益水平。在某些实施方式中，过程600可以由具有DFE（具有全无源部件）的通信系统执行。为了降低这种实施方式中的峰值，在元素604和606执行时，接收器的DC增益可以设置为最大水平以及AC增益设置为最小水平。对于过程600由具有DFE（具有有源部件）的通信系统执行的实施方式中，DC增益可以在元素604和606执行时、设置为最小水平，因为有源部件可以关闭。
在于606处找到包络极限之后，过程600前进到608，在该处可以将CDR块的lock_to_reference位设置为第二值（例如，0）。当lock_to_reference位设置为例如0时，CDR块可以处理接收的信号（包括其相位信息）。ODI和数字适配块继而可以标识并分析包络极限内的眼图开度。
应当理解，CDR针对其忽略所接收信号的lock_to_reference位的值可以取决于用户实现。例如，在某些实施方式中，CDR块可以当lock_to_reference位设置为第二值（例如，0）时忽略所接收的信号，以及当lock_to_reference位设置为第一值（例如，1）时处理所接收的信号。
在610，可以标识接收器的输出的眼图开度。眼图开度例如可以基于接收器的输出的已生成矩阵表征来标识，如上文针对图1讨论的。具体地，眼图开度可以表征为由ODI生成的矩阵表征中第一符号（例如，0）的簇。已标识眼图开度的竖直高度可以基于已生成的矩阵表征来计算。
在612，可以确定在610处标识的眼图开度的大小是否需要改变。在某些实施方式中，已标识眼图开度的竖直高度可以与预定义的竖直包络进行比较，其中，如果其竖直高度明显过冲或下冲预定义竖直包络不止某个预先确定的阈值，则可能需要改变已标识眼图开度的大小。
在某些实施方式中，眼图开度的竖直高度可以与最优竖直眼图开度进行比较，该最优竖直眼图开度由矩阵表征（基于ODI的误码校验器的输出生成）向其收敛的值确定。在这种实施方式中，已标识眼图开度的大小可能需要改变，如果其竖直高度与最优竖直眼图开度相差不止某个预先确定的阈值的话。通过设置配置位，用户可以在与预定义的竖直包络的比较和与最优竖直眼图开度的比较之间进行选择。在某些实施方式中，针对适配收敛计数过滤器的控制位可以用于设置在确定眼图开度的竖直高度与预先确定的或最优的眼图开度的竖直高度匹配之前、数字适配块需要等待多长时间。控制位可以从用于实现过程600的本地电路接收，或者经由I/O电路从外部电路或用户接收。
如果在612处确定在610处标识的眼图开度的大小不需要改变，则过程600结束于632。确定不需要改变眼图开度的大小可指示在接收器的输出处的信号进行了适当均衡，以及数据可以使用接收器的当前增益设置进行准确恢复。确定需要改变眼图开度的大小可指示接收器的输出处的信号或者是均衡不足或者是过度均衡。进一步针对图8来讨论用于确定信号是均衡不足还是过度均衡的过程。
如果在612处确定眼图开度的大小需要改变，则过程600前进到614。在614，可以确定接收器的输出是否是均衡不足。如果是，则过程600前进到624，在该处可以确定接收器的AC增益是否处于最大设置。如果在624确定接收器的AC增益未处于最大设置，则过程600前进到626，在该处可以生成数字信号以增大接收器的AC增益。增大接收器的AC增益可以具有增大眼图开度大小的效果。用于增大AC增益的数字信号可以例如由数字适配块118或数字适配块214生成。在626处生成的数字信号可以由数模块（诸如数模块120或数模块220）使用，以生成增大接收器AC增益的偏置信号。过程600继而前进至610。
如果在624确定接收器的AC增益处于最大设置，则过程600前进至628。在628处，可以确定接收器的DC增益是否处于最小设置。如果是，可能不能进一步改善接收器的眼图开度，即使该眼图开度不适于准确数据恢复，以及过程600循环回604以重新开始。如果在628处确定接收器的DC增益未处于最小设置，则过程600前进到630。
在630，可以生成数字信号以减小接收器的DC增益，以及将接收器的AC增益设置为实质上等于0。减小接收器的DC增益可允许较大范围的AC增益。在630处生成的数字信号可以例如由数字适配块118或数字适配块214生成。数字信号可以由数模块（诸如，数模块120或数模块220）使用，以生成减小接收器的DC增益并设置AC增益实质上等于0的偏置信号。过程600继而可以循环回610。
如果在614处确定接收器的输出并未均衡不足，则接收器的输出是过度均衡的（即，由于在612处确定需要改变眼图开度的大小，输出可能不是适当均衡的，以及如果未适当均衡的输出不是均衡不足的，则其可能是过度均衡的），并且过程600前进至616。
在616处，确定接收器的AC增益是否位于最小设置。如果否，则过程600前进至620，在该处可以生成数字信号以减小接收器的AC增益。数字信号可以例如由数字适配块118或数字适配块214生成。在620处生成的数字信号可以由数模块（诸如数模块120或数模块220）使用，以生成减小接收器AC增益的偏置信号。过程600继而可以循环回610。
如果在616处确定接收器的AC增益位于最小设置，则过程600前进至618。在618处，确定接收器的DC增益是否处于最大设置。如果是，则不可能再进一步改进过度均衡的信号，以及过程600在632处结束。如果在618处确定接收器的DC增益未处于最大设置，则过程600前进至622。
在622处，可以生成数字信号以增大接收器的DC增益以及将接收器的AC增益设置为实质上等于0。数字信号例如可以由数字适配块118或数字适配块214生成。在622处生成的数字信号可以由数模块（诸如，数模块120或数模块220）使用，以生成增大接收器的DC增益并将AC增益设置为实质上等于0的偏置信号。过程600继而可以循环回610。
在某些实施方式中，用于查找眼图包络的过程可以在每次调节DC增益时执行。在这种实施方式中，过程600可以在元素622或630执行之后、循环回606而不是610。通过设置控制位，用户可以选择是在每次调节DC增益时查找包络，还是仅在lock_to_reference位设置为特定值（例如，1）之后查找包络。
图7示出了根据示意性实施方式、用于查找眼图包络的示意过程700。在过程700期间，电压标记Vrefp和Vrefn分别开始于最大电压轨和最小电压轨，并且彼此靠近，直到水平相位扫描的结果指示Vrefp和Vrefn分别标记包络的最大电压和最小电压。过程700的元素可以由集成电路器件的电路执行，如下文针对图9所讨论的。
过程700可以开始于702，以及在704处，Vrefp标记可以设置为最大电压轨的水平，Vhigh。在706处，Vrefn标记可以设置为最小电压轨的水平，Vlow。在708，接收器的输出的水平相位可被扫描。水平相位可以由例如ODI110或ODI212进行扫描，并且由数字适配块118或数字适配块214进行控制。
在710，可以基于708的扫描、确定是否已经找到符号的组合（例如，逻辑1和0）。710的确定可以通过校验其输入是来自708处扫描的数据的误码校验器（例如，比较器）的输出来实施。在某些实施方式中，710的确定可以基于逻辑1和0的数量是否超过预先确定的阈值。如果在710处确定未找到符号的组合（例如，逻辑1和0），则过程700可以前进至712，在该处可以减小Vrefp标记，以及可以增大Vrefn标记。缺乏符号的组合（例如，逻辑1和0）可指示未找到包络极限，所以Vrefp和Vrefn标记可以更贴近。过程700继而可以循环回708。
如果在710处确定已找到符号的组合（例如，逻辑1和0），则已经找到包络极限，以及过程700可以前进到714。在714处，可以将Venvelope,p标记设置为等于Vrefp标记。在716处，Venvelope,n标记可以设置为等于Vrefn标记。过程700继而可以在718处结束。
在过程700或类似过程用于查找接收器的输出的眼图包络之后，则可以标识并分析眼图开度。需要如何改变眼图开度的大小可以取决于接收器的输出处的信号是均衡不足还是过度均衡。
图8示出了根据示意性实施方式、用于确定信号是均衡不足和/或过度均衡的示意过程800。过程800可以在针对图6在上文讨论的614的确定期间使用。过程800的元素可以由集成电路器件的电路实施，如下文针对图9所讨论的。
过程800开始于802，以及在804处，Vrefp标记可以设置为等于Venvelope,p标记。在806，Vrefn标记可以设置为等于Venvelope,n标记。在808，接收器的输出的水平相位可被扫描。水平相位可以由例如ODI110或ODI212扫描，并且由数字适配块118或数字适配块214控制。
在810，可以确定808的扫描的误码是否等于第一值（例如，1）。810的确定可以通过校验其输入是来自808处的扫描的误码校验器（例如，比较器）的输出而实施。如果在810处确定误码等于第一值（例如，1），则过程800在812处得到结论，其中在该处确定信号是均衡不足的，以及过程800在816处结束。信号是均衡不足的这一结论可以导致增大接收器的AC增益，以便增大眼图开度的竖直高度。在过程800在过程600的元素614的确定期间使用的实施方式中，信号均衡不足的结论可能引起过程600从614前进至624。
如果在810处确定误码不等于第一值（例如，不等于1），过程800在814处得到结论，在该处，确定该信号是均衡不足的，以及过程800在816处结束。信号均衡不足的结论可能导致减小接收器的AC增益，以便减小包络的过冲和下冲。在过程800在过程600的元素614的确定期间使用的实施方式中，信号过度均衡的结论可能引起过程600从614前进至616。
在某些实施方式中，可以确定过程800的808的扫描的误码等于第二值（例如，0）而不是第一值（例如，1）。在这种实施方式中，过程800的元素804可以替换为将Vrefp标记设置在高于Venvelope,p标记以上的电压处，以及元素806可以替换为将Vrefn标记设置在低于Venvelope,n标记以下的电压处。如果误码等于第二值（例如，0），则过程800可以在814处得出结论，即，该信号是过度均衡的。如果误码未等于第二值（例如，不等于0），过程800可以在812处得到结论，即该信号是均衡不足的。
应当理解，过程500、600、700或800中示出的一个或多个元素可以与其他元素组合，以任何适当顺序执行，并行执行（例如，同时或实质上同时），或者被移除。例如，过程700的元素704和706可以同时执行，或者以不同于图7所示的顺序执行。过程500、600、700和800可以使用以任何适当形式的软件和/或硬件的任何适当组合来实现。
图9示出了可以用于实现本公开某些实施方式的示意系统900。例如，系统900可以用于实现上文针对图5至图8讨论的过程500、600、700或800。系统900可以是或者可以包括电路或其他器件（例如，处理块、集成电路、专用标准产品（ASSP）、专用集成电路（ASIC）、可编程逻辑器件（PLD）、全定制芯片、专用芯片）。系统900可以包括下述部件的一个或多个：处理器970、存储器980、I/O电路950、电路960和外围设备940。系统900的部件通过系统总线或其他互联930连接在一起，并且布置在包含于最终用户系统910中的电路板920上。
电路960可以是集成电路、ASSP、ASIC、PLD或任何其他适当电路。电路960可以包含处理电路（诸如，PLD的核心电路）的一个或多个块。在某些实施方式中，电路960可以用于实现通信系统100和/或200的一个或多个元素。在某些实施方式中，电路960可以包括执行过程500、600、700和/或800的电路（诸如，处理电路或核心电路）。
系统900可以在各种应用中使用，诸如计算机联网、数据联网、仪器、视频处理、数字信号处理，或在该处期望得到使用可编程或重新可编程逻辑的优势的任何其他应用。电路960可以用于执行各种不同逻辑功能和/或计算各种不同数学功能。例如，电路960可以配置为与处理器970合作工作的处理块的群组或控制器。电路960也可以用于执行信号处理。在另一示例中，电路960可以配置作为处理器970和系统900中其他部件之一之间的接口。应当注意，系统900仅是示意性的，并且实施方式的真实范围和精神应当由所附权利要求指示。
前文仅是实施方式原理的示意，并且本领域技术人员在不脱离此处公开实施方式的范围和精神的前提下、可以做出各种修改。本公开的上述实施方式是出于示意而非限制的目的给出的，以及本发明仅受随后权利要求的限制。

Claims (19)

1.一种用于调节具有输出的接收器的增益的方法，所述方法包括：
扫视所述接收器的输出，以执行所述接收器的输出的水平扫描和竖直扫描；
基于所述接收器的输出的所述水平扫描和竖直扫描，生成所述接收器的输出的矩阵表征；
基于所述生成的矩阵表征，标识所述接收器的输出的眼图开度；
使用裸片上仪器(ODI)电路，确定是否需要改变所述眼图开度的竖直高度；以及
当确定需要改变所述眼图开度的所述竖直高度时，使用耦合至所述ODI电路的适配电路，生成数字信号以改变所述接收器的AC增益设置和DC增益设置。
2.根据权利要求1所述的方法，进一步包括：计算所述标识的眼图开度的所述竖直高度。
3.根据权利要求2所述的方法，其中确定是否需要改变所述眼图开度的所述竖直高度包括：将所述计算的竖直高度与预定义的竖直包络进行比较。
4.根据权利要求2所述的方法，其中确定是否需要改变所述眼图开度的所述竖直高度包括：将所述计算的竖直高度与最优竖直眼图开度进行比较。
5.根据权利要求1所述的方法，其中所述生成的矩阵表征的元素具有存在眼图开度的第一值，以及不存在眼图开度的第二值。
6.根据权利要求1所述的方法，进一步包括：在标识所述接收器的输出的眼图开度之前，查找所述接收器的输出的包络极限。
7.根据权利要求1所述的方法，进一步包括：确定所述接收器的输出是均衡不足还是过度均衡，以及其中生成所述数字信号以改变所述接收器的所述AC增益设置和所述DC增益设置包括：
当确定所述接收器的输出均衡不足时，如果所述接收器的所述AC增益未处于最大设置，则生成数字信号以增大所述接收器的AC增益；以及
当确定所述接收器的输出过度均衡时，如果所述接收器的所述AC增益未处于最小设置，则生成数字信号以减小所述接收器的所述AC增益。
8.根据权利要求7所述的方法，其中生成所述数字信号以改变所述接收器的所述增益设置包括：
当确定所述接收器的输出均衡不足以及所述接收器的所述AC增益处于所述最大设置时，生成数字信号以减小所述接收器的DC增益，以及将所述接收器的所述AC增益设置为实质上等于0；以及
当确定所述接收器的输出过度均衡以及所述接收器的所述AC增益处于所述最小设置时，生成数字信号以增大所述接收器的所述DC增益，以及将所述接收器的AC增益设置为实质上等于0。
9.一种集成电路中的适配电路，可操作用于：
扫视接收器的输出，以执行所述接收器的输出的水平扫描和竖直扫描；
基于从所述接收器的输出的水平扫描和竖直扫描生成的所述接收器的输出的矩阵表征，标识所述接收器的输出的眼图开度；
确定是否需要改变所述眼图开度的竖直高度；以及
当确定需要改变所述眼图开度的所述竖直高度大小时，生成数字信号以改变所述接收器的AC增益设置和DC增益设置。
10.根据权利要求9所述的适配电路，进一步可操作用于：
计算所述标识的眼图开度的所述竖直高度；以及
将所述计算的竖直高度与预定义的竖直包络进行比较。
11.根据权利要求9所述的适配电路，进一步可操作用于：
计算所述标识的眼图开度的所述竖直高度；以及
将所述计算的竖直高度与最优竖直眼图开度进行比较。
12.根据权利要求9所述的适配电路，进一步可操作用于控制所述接收器的输出的所述水平扫描和所述竖直扫描。
13.根据权利要求9所述的适配电路，进一步可操作用于查找所述接收器的输出的包络极限。
14.根据权利要求9所述的适配电路，进一步可操作用于：
确定所述接收器的输出是均衡不足还是过度均衡；
当确定所述接收器的输出均衡不足时：
如果所述接收器的所述AC增益未处于最大设置，则生成数字信号以增大所述接收器的AC增益；以及
如果所述接收器的所述AC增益处于所述最大设置，则生成数字信号以减小所述接收器的DC增益，以及将所述接收器的所述AC增益设置为实质上等于0；以及
当确定所述接收器的输出过度均衡时：
如果所述接收器的所述AC增益未处于最小设置，则生成数字信号以减小所述接收器的所述AC增益，以及
如果所述接收器的所述AC增益处于所述最小设置，则生成数字信号以增大所述接收器的所述DC增益，以及将所述接收器的所述AC增益设置为实质上等于0。
15.一种通信系统，包括：
接收器，具有至少一个放大器；
裸片上仪器(ODI)，配置用于对所述接收器的输出进行采样，以生成输出采样；以及
第一数字适配单元，配置用于：
分析所述ODI的所述输出采样，以生成所述接收器的输出的矩阵表征；
控制所述接收器的输出的水平扫描和竖直扫描，所述扫描被用于生成所述输出采样；以及
生成数字信号的第一集合，用于调节所述接收器中至少一个放大器的增益设置；
决策反馈均衡器(DFE)，配置用于放大所述接收器的所述输出；以及
时钟数据恢复(CDR)单元，直接耦合至所述DFE的输出并且配置用于向所述ODI发送数据。
16.根据权利要求15所述的系统，进一步包括第二数字适配单元，配置用于生成数字信号的第二集合，用于调节所述DFE的增益设置。
17.根据权利要求15所述的系统，进一步包括用于旁路所述DFE的电路，使得所述CDR单元耦合至所述接收器的所述输出。
18.根据权利要求15所述的系统，进一步包括数模转换器，配置用于：基于所述数字信号的第一集合，生成偏置信号，所述偏置信号用于设置所述接收器中至少一个放大器的所述增益设置。
19.根据权利要求18所述的系统，其中：
所述接收器具有多个放大器；
所述数模转换器基于所述数字信号的第一集合，生成第一多个偏置信号，用于设置所述多个放大器的AC增益；以及
所述数模转换器基于所述数字信号的第一集合，生成第二多个偏置信号，用于设置所述多个放大器的DC增益。
CN201410093081.4A 2013-03-14 2014-03-13 使用裸片上仪器的数字均衡器适配 Active CN104052694B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361782855P 2013-03-14 2013-03-14
US61/782,855 2013-03-14
US13/974,297 2013-08-23
US13/974,297 US9001943B2 (en) 2013-03-14 2013-08-23 Digital equalizer adaptation using on-die instrument

Publications (2)

Publication Number Publication Date
CN104052694A CN104052694A (zh) 2014-09-17
CN104052694B true CN104052694B (zh) 2018-03-27

Family

ID=50231013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410093081.4A Active CN104052694B (zh) 2013-03-14 2014-03-13 使用裸片上仪器的数字均衡器适配

Country Status (3)

Country Link
US (4) US9001943B2 (zh)
EP (1) EP2779550B1 (zh)
CN (1) CN104052694B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10063397B1 (en) * 2010-12-22 2018-08-28 Integrated Device Technology, Inc. Method and apparatus for novel adaptive equalization technique for serializer/deserializer links
US9130792B2 (en) * 2013-06-10 2015-09-08 Texas Instruments Incorporated Closed-loop high-speed channel equalizer adaptation
US9160576B1 (en) * 2014-04-08 2015-10-13 Arris Enterprises, Inc. Conditional use of feedback equalization
US9166846B1 (en) * 2014-09-26 2015-10-20 Phytrex Technology Corporation Eye diagram construction display apparatus
TWI580215B (zh) * 2015-07-31 2017-04-21 群聯電子股份有限公司 訊號調變方法、可適性等化器及記憶體儲存裝置
US9674062B1 (en) 2015-12-17 2017-06-06 International Business Machines Corporation Memory array to generate a data eye diagram
US9749162B1 (en) 2016-03-29 2017-08-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Receiver bandwidth adaptation
US10209276B2 (en) * 2016-08-15 2019-02-19 Tektronix, Inc. Jitter and eye contour at BER measurements after DFE
US9882707B1 (en) * 2017-03-24 2018-01-30 Xilinx, Inc. System and method for characterizing a receiver of a communication signal
US10177945B1 (en) 2017-07-26 2019-01-08 Apple Inc. Joint adaptation of high and low frequency gains of a linear equalizer
US20190095308A1 (en) * 2017-09-26 2019-03-28 Intel Corporation Registering clock driver controlled decision feedback equalizer training process
EP3721561B1 (en) * 2017-12-07 2024-04-17 Kandou Labs S.A. Decision feedback equalization correction of eye scope measurements
US10298422B1 (en) * 2018-01-04 2019-05-21 Nvidia Corporation Multi-path peaking technique for equalization and supply noise compensation
US10469292B1 (en) * 2018-06-29 2019-11-05 Keysight Technologies, Inc. Apparatus and method for characterizing amplifiers in decision feedback equalizers
US10720910B1 (en) * 2019-05-30 2020-07-21 Asmedia Technology Inc. Eye diagram observation device
US11411781B2 (en) 2020-07-24 2022-08-09 Lg Electronics Inc. Signal receiving apparatus and signal processing method thereof
CN112019225B (zh) * 2020-08-27 2022-07-05 群联电子股份有限公司 信号接收电路、存储器存储装置及均衡器电路的校准方法
CN112462121B (zh) * 2020-10-13 2022-04-15 中国科学院微电子研究所 一种眼图示波器系统及眼图测试方法
CN112436852B (zh) * 2020-12-07 2022-04-26 海光信息技术股份有限公司 一种用于搜索接收机模拟前端电路参数的方法以及装置
CN112713906B (zh) * 2020-12-22 2022-07-22 北京奕斯伟计算技术有限公司 噪声滤除电路以及噪声滤除方法
US11153135B1 (en) * 2021-01-11 2021-10-19 Texas Instruments Incorporated Methods and systems for adaptive equalization with wide range of signal amplitudes
US11637587B2 (en) 2021-07-29 2023-04-25 Dell Products L.P. In situ common-mode noise measurement in high-speed data communication interfaces

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002449A (zh) * 2004-08-30 2007-07-18 日本电气株式会社 时钟再生电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534273A (en) * 1967-12-18 1970-10-13 Bell Telephone Labor Inc Automatic threshold level selection and eye tracking in digital transmission systems
US6901108B2 (en) * 2001-05-04 2005-05-31 Lucent Technologies Inc. Apparatus and method for adaptive control
JP3856101B2 (ja) * 2001-09-03 2006-12-13 日本電気株式会社 受信波形整形機能を有する光受信装置
US7688887B2 (en) 2003-09-02 2010-03-30 Gennum Corporation Precision adaptive equalizer
GB2420717A (en) 2004-12-06 2006-06-07 Biomet Uk Ltd Surgical Instrument
KR100795724B1 (ko) * 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US7738605B2 (en) * 2005-12-23 2010-06-15 Agere Systems Inc. Method and apparatus for adjusting receiver gain based on received signal envelope detection
US7640463B2 (en) * 2006-06-30 2009-12-29 Lsi Corporation On-chip receiver eye finder circuit for high-speed serial link
TWI322588B (en) * 2006-07-18 2010-03-21 Sunplus Technology Co Ltd Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
US7916780B2 (en) * 2007-04-09 2011-03-29 Synerchip Co. Ltd Adaptive equalizer for use with clock and data recovery circuit of serial communication link
KR101107417B1 (ko) 2008-04-14 2012-01-19 가부시키가이샤 어드밴티스트 반도체 시험장치 및 시험방법
US8098724B2 (en) * 2008-10-02 2012-01-17 Altera Corporation Automatic calibration in high-speed serial interface receiver circuitry
US8369470B2 (en) 2008-11-25 2013-02-05 Agere Systems, LLC Methods and apparatus for adapting one or more equalization parameters by reducing group delay spread
US8149907B2 (en) * 2009-01-07 2012-04-03 Mediatek Inc. Adaptive equalization apparatus with equalization parameter setting adaptively adjusted according to edges of equalizer output monitored in real-time manner and related method thereof
US8180310B2 (en) * 2009-04-07 2012-05-15 Intel Mobile Communications GmbH Filtering using impedance translator
US20100290515A1 (en) 2009-05-18 2010-11-18 Xingdong Dai Multi-Band Gain Adaptation for Receiver Equalization Using Approximate Frequency Separation
JP2010278720A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 信号処理装置、信号処理方法、及び信号処理プログラム
US8184757B2 (en) 2010-06-21 2012-05-22 Synopsys, Inc. Pattern agnostic on-die scope
US8532240B2 (en) * 2011-01-03 2013-09-10 Lsi Corporation Decoupling sampling clock and error clock in a data eye
US8908816B2 (en) * 2012-12-19 2014-12-09 Lsi Corporation Receiver with distortion compensation circuit
US20140281071A1 (en) * 2013-03-15 2014-09-18 Jianping Jane Xu Optical memory extension architecture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002449A (zh) * 2004-08-30 2007-07-18 日本电气株式会社 时钟再生电路

Also Published As

Publication number Publication date
US20170214557A1 (en) 2017-07-27
US20140269890A1 (en) 2014-09-18
EP2779550A3 (en) 2014-11-12
US20150207480A1 (en) 2015-07-23
US9001943B2 (en) 2015-04-07
US9628304B2 (en) 2017-04-18
EP2779550B1 (en) 2018-08-15
EP2779550A2 (en) 2014-09-17
US20160308694A1 (en) 2016-10-20
US9847893B2 (en) 2017-12-19
US9379682B2 (en) 2016-06-28
CN104052694A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104052694B (zh) 使用裸片上仪器的数字均衡器适配
CN103873403B (zh) 用于均衡器适配的装置和方法
US11121893B2 (en) Equalizing transmitter and method of operation
Stojanovic et al. Autonomous dual-mode (PAM2/4) serial link transceiver with adaptive equalization and data recovery
Poulton et al. A 14-mW 6.25-Gb/s transceiver in 90-nm CMOS
CN104378321B (zh) 自适应均衡参数调整、传输性能测试的集成方法和电路
CN102457285B (zh) 用于多个并行数据通信线路的校准的通信接口和方法
Mansuri et al. A scalable 0.128–1 Tb/s, 0.8–2.6 pJ/bit, 64-lane parallel I/O in 32-nm CMOS
JP4064630B2 (ja) スキューの影響を受けない低電圧差動受信器
CN101552749B (zh) 用于恢复和重新定时电磁耦合数据的方法、系统和集成电路
Han et al. Design techniques for a 60 Gb/s 173 mW wireline receiver frontend in 65 nm CMOS technology
Aprile et al. An eight-lane 7-Gb/s/pin source synchronous single-ended RX with equalization and far-end crosstalk cancellation for backplane channels
CN103944651A (zh) 确定奈奎斯特频率色散通信信道中信道损耗的系统和方法
Kim et al. A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator
US7889785B2 (en) Method, system and apparatus for quantifying the contribution of inter-symbol interference jitter on timing skew budget
EP1625718B1 (en) High-speed serial link receiver with centrally controlled offset cancellation
US10491367B2 (en) Clock and data recovery (CDR) circuit
US7924911B2 (en) Techniques for simulating a decision feedback equalizer circuit
Zhang et al. A 1.4× FO4 self-clocked asynchronous serial link in 0.18 µm for intrachip communication
TWI799309B (zh) 通訊系統的接收器與眼圖量測方法
US20220286159A1 (en) Spread spectrum clock converter
Yokoyama-Martin et al. A multi-standard low power 1.5-3.125 Gb/s serial transceiver in 90nm CMOS
US20060140320A1 (en) Mechanism to adjust a clock signal based on embedded clock information
WO2020082456A1 (zh) 适用于外设互联标准PCIe传送端系数均衡机制的方法
Kim et al. IDEC Journal of Integrated Circuits And Systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant