CN101000569A - 一种对多重扇区进行错误修正编码的方法 - Google Patents

一种对多重扇区进行错误修正编码的方法 Download PDF

Info

Publication number
CN101000569A
CN101000569A CNA200610157783XA CN200610157783A CN101000569A CN 101000569 A CN101000569 A CN 101000569A CN A200610157783X A CNA200610157783X A CN A200610157783XA CN 200610157783 A CN200610157783 A CN 200610157783A CN 101000569 A CN101000569 A CN 101000569A
Authority
CN
China
Prior art keywords
flash memory
byte
ecc
data
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610157783XA
Other languages
English (en)
Other versions
CN100458718C (zh
Inventor
林清益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUZHAO TECHNOLOGY (SHENZHEN) Co Ltd
Original Assignee
FUZHAO TECHNOLOGY (SHENZHEN) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUZHAO TECHNOLOGY (SHENZHEN) Co Ltd filed Critical FUZHAO TECHNOLOGY (SHENZHEN) Co Ltd
Priority to CNB200610157783XA priority Critical patent/CN100458718C/zh
Publication of CN101000569A publication Critical patent/CN101000569A/zh
Priority to PCT/CN2007/003895 priority patent/WO2008083557A1/zh
Application granted granted Critical
Publication of CN100458718C publication Critical patent/CN100458718C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种在闪存记忆体存储设备进行资料存取时新的ECC编码存放方式，突破传统闪存记忆体一个扇区只可以用16字节存放ECC编码的限制，将512字节(扇区大小)+16字节(ECC编码)的架构提升为(N*512+N*16)字节的架构。当N为1时，根据Reed－Solomon的ECC算法理论，最多可以修正到6字节的错误。当N为2时，便具备11字节的修正能力，依此类推，当N越大时，ECC(错误侦错修正)的能力也越强，通过应用此架构，既可以提升闪存记忆体存储设备的稳定性，也可以满足同时存取多颗闪存记忆体时的要求。

Description

一种对多重扇区进行错误修正编码的方法
技术领域  本发明属于闪存记忆体领域，提出的一种新的ECC架构，可应用在目前市面上所有闪存记忆体存储设备上，此方法不再局限于传统ECC编码的储存方式，可以提升错误修正码(ECC)的修正能力，特别是应用于采用多颗且需要同时存取的闪存记忆体时，闪存记忆体存储设备的容量也不会减少。此方法可以满足闪存记忆体在未来如SSD(Solid State Disk)固态硬盘上的应用。
背景技术  由于现阶段众多电子产品都朝小型化、个人化、便携式等方向发展。除此类小型电子装置的存储媒体使用闪存记忆体，其它电子装置的存储媒体也已经渐渐的从早期的磁带、磁盘片转变成省电轻巧的闪存记忆体所做成的产品。闪存记忆体最主要的优点在于省电、具有较小的体积，其可存储的容量也日益增加。目前市场上的USB存储盘、MP3多媒体播放器、PMP个人多媒体播放器与记忆卡等绝大部分都是以闪存记忆体作为存储的媒介。也因为闪存记忆体有上述的优点，市场的接受度与需求量正快速扩大。
在存储市场上，确保资料在存取过程能够保持其可靠性，是目前存储装置业者相当重要的一环。其最主要的考虑是数据在存取的过程中，有可能因为闪存记忆体的本身或是外在的因素造成数据的完整性受影响。于是为了防止在数据存取的过程中有任何的错误数据产生，通常在闪存记忆体内部，除了一般数据之外，另外还会有一个备用(Spare)区，存放错误修正码(Error Correction Code；ECC)的编码(如图2所示)，如此不仅具有侦错的功能，并且能修复错误的数据资料，此技术被大量的应用在闪存记忆体存储装置上，以提升产品的可靠性与稳定性。
闪存记忆体的容量目前正以超越摩尔定律的速度，以一年两倍的速度在成长着。早期，闪存记忆体半导体技术主要是以单层次单元(Single Level Cell；SLC)为主，其容量的提升是利用半导体制程工艺的进步。但是目前各家闪存记忆体厂商已经不像之前只重视制程工艺上的发展。如同硬盘的发展历程一般，各家闪存记忆体厂商开始把技术着重在多层次单元(Multiple Level Cell；MLC)，将原本一个Cell单元只能表示0与1的技术，提升为00、01、10与11。在未来，甚至可以表示000到111，有八种变化。如此未来容量的提升不会仅靠制程工艺技术上的进步，还可以靠着一些模拟的技术，两方面来增加容量。
但是当利用MLC技术来提升容量时，便会面临一个严峻的问题，因为牵涉到了Multi-Level(多阶层)的问题，所以此时便需要加强数据的可靠性。而且目前市面上的MLC闪存记忆体一个单元只有00、01、10以及11四种变化。未来的发展可以预见地，一个单元将可以表示更多种组合，所以需要更强的错误修正能力。
目前市面上的闪存记忆体中以一个512字节的扇区(Sector)而言提供16字节的备用(Sparse)空间，用来存放磨平理论(Wearleveling)以及ECC错误修正码。根据Reed-Solomon ECC算法理论，如果备用空间不存放磨平理论所需要的资料，则Reed-Solomon ECC最多可以有6字节的错误修正能力。依照目前MLC的规格，一个扇区(512字节)需要有4字节的错误修正能力，就现阶段而言传统ECC编码存放的方式是足够的。但当要加速闪存记忆体存取的效率时，一个扇区的数据是散布在2颗闪存记忆体内，因此需要同时存取2颗闪存记忆体，所以必须有8字节的错误修正能力，以此类推，若同时存取4颗闪存记忆体，则需要有16字节的错误修正能力。由此可知，这是传统ECC存放的方式所无法满足的。
发明内容  故本发明利用新的ECC编码存放方式，突破传统闪存记忆体一个扇区只可以用16字节存放ECC编码的限制，将512字节(扇区大小)+16字节(ECC编码)的架构提升为(N*512+N*16)字节的架构。此架构让N个扇区共享一组ECC编码，增加ECC编码的长度，来提升ECC的错误修正能力。当N＝2时，如图3所示，闪存记忆体对每一个扇区都提供16字节的Spare区域，所以两个扇区的Spare区域最多可以有32字节。根据Reed-Solomon ECC算法理论，32字节对两个扇区的资料可以提供11字节的错误修正能力。当N＝3时，如图4所示，可以有48字节存放ECC编码的空间，可以提供17字节的错误修正能力。所以当N愈大时，可以提供的错误修正能力也越强。当扇区为N时，如图5所示，最多可以提供6*N-log2N□字节的错误修正能力。依此类推，当N越大时，ECC(错误侦错修正)的能力也越强，此方法也可以满足同时存取多颗闪存记忆体时的要求。
当扇区长度为2，而且数据将被存放在两颗闪存记忆体时，如图6所示，资料第一字节会被写入第一颗闪存记忆体，资料第二字节写入第二颗闪存记忆体，第三字节会被写入第一颗闪存记忆体，第四字节会被写入第二颗闪存记忆体，直到所有的数据写入完成为止。ECC错误修正码的第一字节会被写入第一颗闪存记忆体，ECC错误修正码的第二字节会被写入第二颗闪存记忆体，第三字节会被写入第一颗闪存记忆体，第四字节会被写入第二颗闪存记忆体，直到所有的ECC错误修正码被写入完成为止。
依此类推当扇区长度为N且数据存放在M颗闪存记忆体时，如图8所示，资料第一字节会被写入第(1％M)颗闪存记忆体，资料第二字节会被写入第(2％M)颗闪存记忆体，第三字节会被写入第(3％M)颗闪存记忆体，第N字节会被写入第(N％M)颗闪存记忆体，直到所有的数据(长度为512*N字节)写入完成为止。ECC错误修正码的第一字节会被写入第(1％M)颗闪存记忆体，ECC错误修正码的第二字节会被写入第(2％M)颗闪存记忆体，第三字节会被写入第(3％M)颗闪存记忆体，第N字节会被写入第(N％M)颗闪存记忆体，直到所有的ECC错误修正码(长度为16*N字节)写入完成为止。
附图说明
图1：系统架构图。
图2：传统的ECC编码摆放方式。
图3：N＝2改良ECC编码摆放方式。
图4：N＝3改良ECC编码摆放方式。
图5：N扇区的示意图。
图6：扇区为2且闪存记忆体数目为2的ECC编码摆放方式。
图7：扇区为3且闪存记忆体数目为3的ECC编码摆放方式。
图8：N扇区且闪存记忆体数目为M时，ECC编码摆放方式。
图9：读取闪存记忆体时的流程。
图10：写入闪存记忆体时的流程。
【主要组件符号说明】
120：闪存记忆体控制器。工作的中心，协调所有的动作。
140：数据总线。DMA控制器将数据由缓冲区搬移到闪存记忆体，或是由闪存记忆体搬移到缓冲区，而不需要CPU的介入，可以省下系统的资源，增加效能。
150：设定DMA数据搬移的长度。当扇区为N时，DMA数据搬移的长度为N*512字节。
160：闪存记忆体。数据存储的空间，为非挥发性永久保存的内存。
165：ECC控制器对闪存记忆体的处理动作。读取时，将ECC数据读出判断数据的完整性。写入时，将ECC编码写入闪存记忆体中。
170：当DMA控制器将一般数据搬移结束时，闪存记忆体控制器通知ECC控制器接手DMA，进行ECC编码的控制。
180：缓冲区。读取或是写入时，数据存放的空间，其大小为系统最大的N*512字节。
85：ECC控制器对缓冲区的处里动作。当读取时，会将闪存记忆体内ECC编码的数据读出判断数据的完整性，当侦测缓冲区内数据有错时，会进行错误修正的工作，将数据修正。写入时不动作。
190：ECC控制器。进行ECC编码、侦测以及修正的动作。
具体实施方式  为达成上面的目的和功效，本发明的方法以及流程利用绘图并加以详述。
当N个扇区的数据在M颗闪存记忆体读取时，如图9所示，首先ECC控制器清除内部的检查码为0，此一检查码的英文名称为Syndrome Bits。系统然后启动DMA控制器，将数据从闪存记忆体中读出，第一个字节由第一颗闪存记忆体读出，第二个字节由第二颗闪存记忆体读出，依此类推，第X个字节由第X/M颗闪存记忆体读出。总共的读取的长度为N*(512+16)字节，但是只有N*512字节会被搬移到缓冲存储器(Buffer)，剩余的N*16字节只是检查用的错误修正码，所以不必被搬移到缓冲存储器(Buffer)中。在数据读取的同时ECC控制器内的侦测电路会实时监视数据总线上所有的数据，并及时更新内部的检查码。
当DMA数据读取的动作完成后，ECC控制器检查内部的检查码是否为0，若为0则表示所有传输的数据是正确的，通知闪存记忆体控制器，读取动作已经成功。如果结果不为0，则启动内部的修正电路，透过修正电路寻找错误的数据，当找到错误的数据时则加以修复，并将利用找到错误的位置以及正确的数据，修改缓冲区内的数据。如果无法修复，则通知闪存记忆体控制器，数据错误而且无法修复。
当N个扇区的资料要写到M颗闪存记忆体时，如图10所示，首先ECC控制器清除内部的检查码为0，此一检查码的英文名称为Parity Bits。DMA控制器将缓冲区内(N*512)字节的数据，透过数据总线传送到闪存记忆体。数据的第一个字节会被传送到第一颗闪存记忆体，数据的第二个字节会被传送到第二颗闪存记忆体，依此类推，数据的第X个字节会被传送到第X％M颗闪存记忆体。在数据写入的同时，ECC控制器也实时的监视数据总线上的数据并且更新控制器内部的检查码。当DMA将缓冲区内的数据传输完毕时，ECC控制器便将ECC内部的检查码写入闪存记忆体。第一个检查码写入第一颗闪存记忆体，第二个检查码写入第二颗闪存记忆体，依此类推，第X个检查码写入第X％M颗闪存记忆体。当ECC将最多(N*16)字节的检查码写入闪存记忆体后，便完成了写入的动作。

Claims (9)

1、一种新的ECC架构，可应用于各种闪存记忆体存储装置，并对多重扇区进行统一编码的方法。具体来说是将传统的512字节(扇区大小)+16字节(ECC编码)的架构提升为(N*512+N*16)字节的架构。此架构让N个扇区共享一组ECC编码，增加ECC编码的长度，来提升ECC的错误修正能力。
2、如权利要求1所述的(N*512+N*16)字节的新的ECC架构，其特征在于：
当N＝2时，闪存记忆体对每一个扇区都提供16字节的Spare区域，所以两个扇区的Spare区域最多可以有32字节。根据Reed-Solomon ECC算法理论，32字节对两个扇区的资料可以提供0到11字节的错误修正能力。当N＝3时，可以有48字节存放ECC编码的空间，可以提供0到17字节的错误修正能力。当扇区为N时，可以提供0到6*N-□log2N□字节的错误修正能力。依此类推，当N越大时，ECC(错误侦错修正)的能力也越强。
3、如权利要求1所述的闪存记忆体存储装置，可以拥有一颗或多颗闪存记忆体。
4、如权利要求1所述的(N*512+N*16)字节的新的ECC架构，其特征还在于：
该架构可以保存在一颗闪存记忆体该区内，也可以保存在多颗闪存记忆体内。
5、如权利要求4所述，当新的ECC架构(N*512+N*16)字节保存在一颗闪存记忆体内时，其ECC码摆放方式为：在同一颗闪存记忆体里面的N个扇区里面，前面摆放N*512字节的资料，在N个扇区里面最后的N*16字节的空间里面摆放ECC编码。
6、如权利要求4所述，当新的ECC架构(N*512+N*16)字节保存在M颗闪存记忆体内时，其ECC码摆放方式为：资料(N*512字节)里的第一字节会被摆放在第(1％M)颗闪存记忆体内，资料(N*512字节)里的第二字节会被摆放在第(2％M)颗闪存记忆体内，第三字节会被摆放在第(3％M)颗闪存记忆体内，第N字节会被摆放在第(N％M)颗闪存记忆体内，直到所有的资料(长度为512*N字节)摆放完成为止。ECC错误修正码的第一字节会被摆放在第(1％M)颗闪存记忆体内，ECC错误修正码的第二字节会被摆放在第(2％M)颗闪存记忆体内，第三字节会被摆放在第(3％M)颗闪存记忆体内，第N字节会被摆放在第(N％M)颗闪存记忆体内，直到所有的ECC错误修正码(长度为16*N字节)摆放完成为止。
7、如权利要求6所述，当新的ECC架构(N*512+N*16)字节保存在M颗闪存记忆体内时，其读取的流程如下：当N个扇区的资料在M颗闪存记忆体读取时，首先ECC控制器清除内部的检查码为0，此一检查码的英文名称为Syndrome Bits。系统然后启动DMA控制器，将数据从闪存记忆体中读出，第一个字节由第一颗闪存记忆体读出，第二个字节由第二颗闪存记忆体读出，依此类推，第X个字节由第X/M颗闪存记忆体读出。总共的读取的长度为N*(512+16)字节，但是只有N*512字节会被搬移到缓冲存储器(Buffer)，剩余的N*16字节只是检查用的错误修正码，所以不必被搬移到缓冲存储器(Buffer)中。在数据读取的同时ECC控制器内的侦测电路会实时监视数据总线上所有的数据，并及时更新内部的检查码。当DMA数据读取的动作完成后，ECC控制器检查内部的检查码是否为0，若为0则表示所有传输的数据是正确的，通知闪存记忆体控制器，读取动作已经成功。如果结果不为0，则启动内部的修正电路，透过修正电路寻找错误的数据，当找到错误的数据时则加以修复，并将利用找到错误的位置以及正确的数据，修改缓冲区内的数据。如果无法修复，则通知闪存记忆体控制器，数据错误而且无法修复。
8、如权利要求6所述，当新的ECC架构(N*512+N*16)字节保存在M颗闪存记忆体内时，其写入的流程如下：当N个扇区的资料要写到M颗闪存记忆体时，首先ECC控制器清除内部的检查码为0，此一检查码的英文名称为ParityBits。DMA控制器将缓冲区内(N*512)字节的数据，透过数据总线传送到闪存记忆体。数据的第一个字节会被传送到第一颗闪存记忆体，数据的第二个字节会被传送到第二颗闪存记忆体，依此类推，数据的第X个字节会被传送到第X％M颗闪存记忆体。在数据写入的同时，ECC控制器也实时的监视数据总线上的数据并且更新控制器内部的检查码。当DMA将缓冲区内的数据传输完毕时，ECC控制器便将ECC内部的检查码写入闪存记忆体。第一个检查码写入第一颗闪存记忆体，第二个检查码写入第二颗闪存记忆体，依此类推，第X个检查码写入第X％M颗闪存记忆体。当ECC将最多(N*16)字节的检查码写入闪存记忆体后，便完成了写入的动作。
9、如权利要求1至8所述的对多重扇区进行错误修正编码的方法适用于任何的闪存记忆体存储装置，包含但不限于：U盘(包含但不限于USB Pendriver1.1/2.0)、Solid State Disk、PMP Player、存储卡和MP3 Player等。
CNB200610157783XA 2006-12-29 2006-12-29 一种闪存存储装置及其数据读取和写入方法 Expired - Fee Related CN100458718C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB200610157783XA CN100458718C (zh) 2006-12-29 2006-12-29 一种闪存存储装置及其数据读取和写入方法
PCT/CN2007/003895 WO2008083557A1 (fr) 2006-12-29 2007-12-29 Procédé de correction d'erreur de codage pour secteurs multiples

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610157783XA CN100458718C (zh) 2006-12-29 2006-12-29 一种闪存存储装置及其数据读取和写入方法

Publications (2)

Publication Number Publication Date
CN101000569A true CN101000569A (zh) 2007-07-18
CN100458718C CN100458718C (zh) 2009-02-04

Family

ID=38692551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610157783XA Expired - Fee Related CN100458718C (zh) 2006-12-29 2006-12-29 一种闪存存储装置及其数据读取和写入方法

Country Status (2)

Country Link
CN (1) CN100458718C (zh)
WO (1) WO2008083557A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008083557A1 (fr) * 2006-12-29 2008-07-17 Fortune Spring Technology (Shenzhen) Corporation Procédé de correction d'erreur de codage pour secteurs multiples
CN101246742B (zh) * 2008-03-25 2010-06-16 威盛电子股份有限公司 电子装置与其数据传输方法
CN102063342A (zh) * 2010-12-28 2011-05-18 深圳市江波龙电子有限公司 一种闪存存储设备数据的管理方法及系统
CN102081970A (zh) * 2010-12-31 2011-06-01 成都市华为赛门铁克科技有限公司 纠错处理的方法、装置及固态硬盘设备
CN101853212B (zh) * 2009-03-30 2012-11-14 芯邦科技（深圳）有限公司 数据写入方法、数据读取方法和数据存储器
CN101752010B (zh) * 2008-12-01 2013-01-09 创惟科技股份有限公司 闪存控制器及设定闪存的错误修正码容量的方法
CN101996688B (zh) * 2009-08-31 2013-03-06 银灿科技股份有限公司 应用可变动错误更正码容量的快闪存储器控制方法
CN101889267B (zh) * 2007-12-06 2013-07-31 桑迪士克以色列有限公司 存储器阵列中的差错校正
CN103329103A (zh) * 2010-10-27 2013-09-25 Lsi公司 用于基于闪存的数据存储的自适应ecc技术
CN106612157A (zh) * 2015-10-23 2017-05-03 发那科株式会社 通信系统
WO2019136970A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种闪存坏列表压缩方法
CN111863080A (zh) * 2020-07-08 2020-10-30 上海威固信息技术股份有限公司 一种基于层间差异的3d闪存读性能优化方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214028A (ja) * 1995-02-03 1996-08-20 Toshiba Corp データ形成方法、データ再生方法、データ形成再生方法、データ形成装置、データ再生装置およびディスク
US5793724A (en) * 1996-01-22 1998-08-11 Sony Corporation Optical disk error-correcting code system correlating error correction with sector address
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
EP1223578A3 (en) * 2000-12-12 2008-07-16 Kabushiki Kaisha Toshiba Data processing method using error-correcting code and an apparatus using the same method
JP4386615B2 (ja) * 2002-02-21 2009-12-16 三洋電機株式会社 データ処理装置
CN100458980C (zh) * 2004-06-28 2009-02-04 浪潮齐鲁软件产业有限公司 金融税控数据可靠存储方法
JP4723265B2 (ja) * 2005-03-17 2011-07-13 富士通株式会社 エラー検出訂正装置の制御方法、エラー検出訂正装置、情報処理システム、エラー検出訂正装置の制御プログラム、データ処理装置
WO2007137013A2 (en) * 2006-05-17 2007-11-29 Sandisk Corporation Error correction coding for multiple-sector pages in flash memory devices
CN100458718C (zh) * 2006-12-29 2009-02-04 福昭科技（深圳）有限公司 一种闪存存储装置及其数据读取和写入方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008083557A1 (fr) * 2006-12-29 2008-07-17 Fortune Spring Technology (Shenzhen) Corporation Procédé de correction d'erreur de codage pour secteurs multiples
CN101889267B (zh) * 2007-12-06 2013-07-31 桑迪士克以色列有限公司 存储器阵列中的差错校正
CN101246742B (zh) * 2008-03-25 2010-06-16 威盛电子股份有限公司 电子装置与其数据传输方法
CN101752010B (zh) * 2008-12-01 2013-01-09 创惟科技股份有限公司 闪存控制器及设定闪存的错误修正码容量的方法
CN101853212B (zh) * 2009-03-30 2012-11-14 芯邦科技（深圳）有限公司 数据写入方法、数据读取方法和数据存储器
CN101996688B (zh) * 2009-08-31 2013-03-06 银灿科技股份有限公司 应用可变动错误更正码容量的快闪存储器控制方法
CN103329103A (zh) * 2010-10-27 2013-09-25 Lsi公司 用于基于闪存的数据存储的自适应ecc技术
CN103329103B (zh) * 2010-10-27 2017-04-05 希捷科技有限公司 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
CN102063342A (zh) * 2010-12-28 2011-05-18 深圳市江波龙电子有限公司 一种闪存存储设备数据的管理方法及系统
CN102081970B (zh) * 2010-12-31 2012-12-19 成都市华为赛门铁克科技有限公司 纠错处理的方法、装置及固态硬盘设备
CN102081970A (zh) * 2010-12-31 2011-06-01 成都市华为赛门铁克科技有限公司 纠错处理的方法、装置及固态硬盘设备
CN106612157A (zh) * 2015-10-23 2017-05-03 发那科株式会社 通信系统
WO2019136970A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种闪存坏列表压缩方法
CN111863080A (zh) * 2020-07-08 2020-10-30 上海威固信息技术股份有限公司 一种基于层间差异的3d闪存读性能优化方法

Also Published As

Publication number Publication date
WO2008083557A1 (fr) 2008-07-17
CN100458718C (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
CN100458718C (zh) 一种闪存存储装置及其数据读取和写入方法
US8046528B2 (en) Data writing method for flash memory, and flash memory controller and storage device thereof
TWI381390B (zh) 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器
US8533385B2 (en) Method for preventing read-disturb happened in non-volatile memory and controller thereof
TWI479314B (zh) 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
CN104750571A (zh) 用以进行错误纠正的方法、存储装置与存储装置的控制器
TWI435329B (zh) 快閃記憶體管理方法、快閃記憶體控制器與儲存系統
CN101848000A (zh) 解码方法、编码方法及启动控制系统
CN101567220B (zh) 闪存的损坏区块辨识方法、储存系统及其控制器
CN104765568A (zh) 数据存储方法、存储器控制电路单元与存储器存储装置
CN104699413A (zh) 数据管理方法、存储器存储装置及存储器控制电路单元
CN104423888A (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN103699491A (zh) 数据储存方法、存储器控制器与存储器储存装置
CN105005450A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN103514096A (zh) 数据储存方法、存储器控制器与存储器储存装置
CN103631670A (zh) 存储器储存装置、存储器控制器与数据处理方法
CN102890645B (zh) 存储器储存装置、存储器控制器与数据写入方法
CN104636267A (zh) 存储器控制方法、存储器存储装置与存储器控制电路单元
CN103678162B (zh) 系统数据储存方法、存储器控制器与存储器储存装置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
CN105022695A (zh) 数据存储方法、存储器控制电路单元与存储器存储装置
CN102567221B (zh) 数据管理方法、存储器控制器与存储器储存装置
CN104252317B (zh) 数据写入方法、存储器控制器与存储器存储装置
CN102789813B (zh) 一种控制存储设备内非最低有效位页使用的方法及装置
CN101645026B (zh) 根据错误更正码更新闪存页面的储存装置与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20111229