CN101645026B - 根据错误更正码更新闪存页面的储存装置与方法 - Google Patents

根据错误更正码更新闪存页面的储存装置与方法 Download PDF

Info

Publication number
CN101645026B
CN101645026B CN2008101459160A CN200810145916A CN101645026B CN 101645026 B CN101645026 B CN 101645026B CN 2008101459160 A CN2008101459160 A CN 2008101459160A CN 200810145916 A CN200810145916 A CN 200810145916A CN 101645026 B CN101645026 B CN 101645026B
Authority
CN
China
Prior art keywords
page
correcting code
error correcting
flash memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101459160A
Other languages
English (en)
Other versions
CN101645026A (zh
Inventor
陈如芃
林志荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesys Logic Inc
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to CN2008101459160A priority Critical patent/CN101645026B/zh
Publication of CN101645026A publication Critical patent/CN101645026A/zh
Application granted granted Critical
Publication of CN101645026B publication Critical patent/CN101645026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种更新闪存页面的储存装置及方法。所述储存装置包含闪存、错误更正码侦测器以及控制器。闪存的每一页面用来储存数据以及对应所述数据的错误更正码。错误更正码侦测器用来侦测每一页面之备用区段的错误更正码使使用之比特数。控制器用来于所述等页面之第一页面的错误更正码使用之比特数大于一预定值时,将所述第一页面储存的数据以及所述错误更正码储存至第二页面,其中所述第二页面的错误更正码使用之比特数小于所述预定值。本发明同时提供一种更新一闪存的数据区块的方法,本发明同时也提供一种保护一闪存储存装置存取的方法。

Description

根据错误更正码更新闪存页面的储存装置与方法
技术领域
本发明有关一种更新闪存页面的储存装置以及方法,更具体来说,是关于一种依据判读错误更正码来更新闪存页面的储存装置以及方法。
背景技术
闪存(Flash Memory)为一非挥发性(non-volatile)之内存,在电源关闭时仍可保存先前写入的资料。与其它储存媒体(如硬盘、软盘或磁带等)比较,闪存有体积小、重量轻、防震动、存取时无机械动作延迟与低耗电等特性。由于闪存的这些特性,因此近年来消费性电子产品、嵌入式系统或可携式计算机等数据储存媒体皆大量采用。
闪存主要可分两种:NOR型闪存与NAND型闪存。NOR型闪存的优点为低电压、存取快且稳定性高,因此已被大量应用于可携式电子装置及电子通讯装置,诸如个人计算机(Personal Computer,PC)、行动电话、个人数字助理(Personal Digital Assistance,PDA)以及转频器(Set-top Box,STB)等。NAND型闪存是专门为数据储存用途而设计的闪存,通常应用于储存并保存大量的数据的储存媒介,如可携式记忆卡(SD Memory Card,Compact Flash Card,Memory Stick等等)。
闪存内部由若干个区块(block)所组成。每一区块包含若干个页面(page),每一页面则可分为数据储存区段以及备用区段(spare area),数据储存区段的数据容量可为2048个字节,用来储存使用数据,备用区段的数据容量可为64个字节,用来储存负责更正数据错误的错误更正码(Error Correction Code,ECC)。
然而,闪存本身无法原地直接更新数据(update-in-place),也就是说,当对已写过数据位置再次写入数据时,必须先执行抹除的动作。而且NAND闪存写入单位为页,而抹除单位为区块。所以当向芯片发出写入请求时,必须先抹除一整个区块,才能把资料写入至所述区块的页。而且一般来说一个区块抹除动作需要的时间约为一个页写入动作时间的10~20倍。如果当一个抹除的单位大于写入的单位,这表示若要执行区块抹除动作,必须先将欲抹除区块中的有效页搬移至其它区块后才可进行。
再者,闪存的抹除次数(limited erase counts)有限制。这是因为当闪存在执行写入或读取运作时,由于现实中的电容皆具有漏电的现象,因此当闪存重复写入或读取超过十万次之后,就会导致所述电容所储存的电位差不足以使得漂浮柵所储存的电荷不足,进而造成所述闪存所储存的数据遗失,严重者更可能会使所述闪存开始衰减且无法执行读取的运作。也就是说,当某一区块经常被抹除而超过可用次数的话,会造成此区块写入/抹除动作错误。当一个闪存区块因为抹除次数过多,而造成无法正确读出数据时,即称此区块被写穿。
由于闪存有此种寿命限制,因此如何确保在闪存页面被写穿的情况下,仍能正确存取数据,便成为一个重要的课题。目前习知的解决方法是在存取资料之前,先判断页面之前被存取的次数,再将数据写入至使用次数较少的页面内,以确保每一页面被使用的次数较为平均。然而,使用次数越多的页面表示被写穿的机率较高,但并不一定表示下一次写入资料时一定会发生写穿的现象,相对地,使用次数越少的页面表示被写穿的机率较低,但并不一定表示下一次存取数据时一定不会发生写穿的现象。故依据使用次数决定写入页面的机制仍有其缺点,因此仍有改善之必要。
发明内容
有鉴于此,本发明是提供一种依据判读错误更正码来更新闪存的页面的储存装置以及方法,以改善先前技术之缺点。
本发明之目的是提供一种更新闪存的页面的储存装置,其包含闪存、错误更正码侦测器以及控制器。所述闪存包含若干个页面,每一页面包含储存区段以及备用区段,所述储存区段是用来储存数据,所述备用区段是用来记录所述数据对应的错误更正码。所述错误更正码侦测器用来侦测每一页面之备用区段的错误更正码使用的比特数。所述控制器耦接于所述错误更正码侦测器,用来于所述等页面的第一页面的错误更正码使用的比特数大于第一预定值时,将所述第一页面储存的数据以及所述错误更正码储存至第二页面,其中所述第二页面的错误更正码使用的比特数小于所述第一预定值。
依据本发明的实施例,所述闪存是NAND闪存。
依据本发明的实施例,所述储存装置另包含缓存器,用来暂存自所述闪存之所述等页面读取除出来的数据。所述缓存器是先进先出缓存器。
依据本发明的实施例,所述控制器用来于所述错误更正码侦测器侦测到所述等页面的第三页面的错误更正码使用的比特数大于一第二预定值时,将所述第三页面记录为写穿。其中所述第二预定值是大于所述第一预定值。所述第二页面是一未使用的数据区块。
本发明之另一目的是提供一种更新闪存区块的方法,所述闪存包含若干个页面,每一页面包含储存区段以及备用区段,所述储存区段是用来储存数据,所述备用区段是用来记录所述数据对应的错误更正码,所述方法包含:侦测每一页面之备用区段的错误更正码使用的比特数;以及当所述等页面之第一页面的错误更正码使用的比特数大于第一预定值时,将所述第一页面储存的数据以及所述错误更正码储存至第二页面,其中所述第二页面的错误更正码使用的比特数小于所述第一预定值。
为让本发明的上述内容能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1是本发明用来更新闪存的页面的储存装置的功能方块图。
图2是图1的闪存的示意图。
图3是本发明更新闪存页面的方法流程图。
具体实施方式
请参阅图1以及图2,图1是本发明用来更新闪存的页面的储存装置10的功能方块图,图2是图1的闪存20的示意图。储存装置10包含闪存20、错误更正码侦测器30、控制器40以及缓存器50。闪存20可为NAND闪存,其包含若干个区块22,每一区块22包含若干个页面24,储存区段(data area)26以及备用区段(spare area)28,储存区段26的数据容量可为2048字节,是用来储存数据。备用区段28的数据容量可为64字节,是用来记录所述数据对应的错误更正码。一般来说,每512个字节的储存区段26对应到16字节的备用区段28。当储存区段(data sector)26所储存的错误字节越多,则备用区段28所储存的错误更正码使用的比特(bit)数也越多。缓存器50可以是先进先出(First-In First-Out,FIFO)缓存器。当从闪存20读取出数据时,会先将若干个页面24储存的数据以及对应的错误更正码依序存入缓存器50,再透过错误更正码侦测器30依据错误更正码以及原先页面读取出的数据译码成为正确数据。
请一同参阅图1以及图3,图3是本发明更新闪存20页面的方法流程图。如图3所示,本发明的方法步骤如下:
步骤300:开始。
步骤302:侦测每一页面24之备用区段28的错误更正码使用的比特数。
步骤304:判断页面24的错误更正码使用的比特数是否大于第一预定值。若是,执行步骤304,若否,执行步骤308。
步骤306:判断页面24的错误更正码使用的比特数是否大于第二预定值。若是,执行步骤310,若否,执行步骤306。
步骤308:控制器40将页面24记录为写穿(worn-out)。
步骤310:将页面24的数据以及错误更正码储存至另一未使用的页面24。
步骤312:结束。
当储存装置10接收一读取指令时,控制器40会依据所述读取命令决定读取闪存20内若干个页面24的资料。接下来,若干个页面24储存的数据以及对应的错误更正码会依序存入缓存器50,再透过错误更正码侦测器30依据错误更正码将原先页面读取出的数据译码成为所要数据。同时,错误更正码侦测器30侦测每一页面24之备用区段28内错误更正码使用的比特数(步骤302)。一般来说,储存在储存区段26的512个字节的数据对应到16字节的备用区段28。如果有一第一页面的备用区段28储存的错误更正码使用的比特数大于第一预定值(步骤304),表示所述第一页面储存数据的错误比特数过多,亦即第一页面写穿的机率较大,较佳地,第一预定值可为4个字节。接下来,控制器40会将第一页面储存的数据以及错误更正码一块储存至一第二页面,其中所述第二页面的错误更正码使用的比特数小于所述第一预定值,较佳地,所述第二页面是一未使用的页面(步骤310)。如果页面的备用区段28储存的错误更正码使用的比特数小于第一预定值,则表示页面仍属正常,可继续储存数据以及错误更正码。
如果错误更正码侦测器30判断一第三页面的错误更正码使用的比特数大于第二预定值(步骤306),表示所述第三页面储存数据的错误比特数已达到写穿的标准,所以控制器40用来将所述第三页面记录为写穿(步骤308)。第二预定值可设定为8个字节。
相较于先前技术,本发明的储存装置是依据判读错误更正码来更新闪存的页面。由于错误更正码使用的比特数越多表示所述页面需要更正的数据越多,也表示所述页面被写穿的机会越大,因此比先前技术依据每个页面的使用次数决定是否更新页面的机制可以更加可靠地更新页面。如此一来,可以改善先前技术依据使用次数决定写入页面的缺点。
综上所述,虽然本发明已以较佳实施例揭露如上,但所述较佳实施例并非用以限制本发明,所述领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

Claims (12)

1.一种更新闪存页面的储存装置,其包含:
一闪存,包含若干个页面,每一页面包含一储存区段以及一备用区段,所述储存区段是用来储存数据,所述备用区段是用来记录所述数据对应的错误更正码;其特征在于:所述的储存装置包含:
一错误更正码侦测器,用来侦测每一页面之备用区段的错误更正码使用的比特数;以及
一控制器,耦接于所述错误更正码侦测器,用来于所述若干个页面的第一页面的错误更正码使用的比特数大于一第一预定值且小于第二预定值时,将所述第一页面储存的数据以及所述错误更正码储存至一第二页面,其中所述第二页面的错误更正码使用的比特数小于所述第一预定值。
2.根据权利要求1所述的储存装置,其特征在于:所述闪存是一NAND闪存。
3.根据权利要求1所述的储存装置,其特征在于:所述储存装置另包含一缓存器,用来暂存自所述闪存之所述若干个页面读取出来的数据。
4.根据权利要求3所述的储存装置,其特征在于:所述缓存器是一先进先出缓存器。
5.根据权利要求1所述的储存装置,其特征在于:所述控制器用来于所述错误更正码侦测器侦测到所述若干个页面的第三页面的错误更正码使用的比特数大于一第二预定值时,将所述第三页面记录为写穿。 
6.根据权利要求5所述的储存装置,其特征在于:所述第二预定值是大于所述第一预定值。
7.根据权利要求1所述的储存装置,其特征在于:所述第二页面是一未使用的数据区块。
8.一种更新一闪存的数据区块的方法,所述闪存包含若干个页面,每一页面包含一储存区段以及一备用区段,所述储存区段是用来储存数据,所述备用区段是用来记录所述数据对应的错误更正码,其特征在于:所述方法包含:
侦测每一页面之备用区段的错误更正码使用的比特数;以及
当所述若干个页面的第一页面的错误更正码使用的比特数大于一第一预定值且小于第二预定值时,将所述第一页面储存的数据以及所述错误更正码储存至一第二页面,其中所述第二页面的错误更正码使用的比特数小于所述第一预定值。
9.根据权利要求8所述的方法,其特征在于:所述闪存是一NAND闪存。
10.根据权利要求8所述的方法,其特征在于:所述方法另包含:
当所述错误更正码侦测器侦测到所述若干个页面的第三页面的错误更正码使用的比特数大于一第二预定值时,将所述第三页面记录为写穿。
11.根据权利要求10所述的方法,其特征在于:所述第二预定值是大于所述第一预定值。
12.根据权利要求8所述的方法,其特征在于:所述第二页面是一未使用的数据区块。 
CN2008101459160A 2008-08-07 2008-08-07 根据错误更正码更新闪存页面的储存装置与方法 Active CN101645026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101459160A CN101645026B (zh) 2008-08-07 2008-08-07 根据错误更正码更新闪存页面的储存装置与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101459160A CN101645026B (zh) 2008-08-07 2008-08-07 根据错误更正码更新闪存页面的储存装置与方法

Publications (2)

Publication Number Publication Date
CN101645026A CN101645026A (zh) 2010-02-10
CN101645026B true CN101645026B (zh) 2011-11-16

Family

ID=41656920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101459160A Active CN101645026B (zh) 2008-08-07 2008-08-07 根据错误更正码更新闪存页面的储存装置与方法

Country Status (1)

Country Link
CN (1) CN101645026B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970852A (zh) * 2016-01-14 2017-07-21 钰创科技股份有限公司 闪存错误控制电路及其方法
US10348337B2 (en) * 2017-02-23 2019-07-09 Winbond Electronics Corp. Data read method and memory storage device using the same
CN107103935A (zh) * 2017-05-19 2017-08-29 惠州佰维存储科技有限公司 解决Nand闪存的数据保持发生错误的方法及其系统
CN107291398A (zh) * 2017-06-29 2017-10-24 郑州云海信息技术有限公司 一种数据存储的保护方法及装置
TWI697006B (zh) * 2019-05-09 2020-06-21 點序科技股份有限公司 快閃記憶體管理方法及快閃記憶體

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099216A (zh) * 2004-11-18 2008-01-02 高通股份有限公司 使用自适应接口定时的稳健而高速的存储器存取
CN101101790A (zh) * 2006-07-07 2008-01-09 乐金电子(昆山)电脑有限公司 与非闪存的读取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099216A (zh) * 2004-11-18 2008-01-02 高通股份有限公司 使用自适应接口定时的稳健而高速的存储器存取
CN101101790A (zh) * 2006-07-07 2008-01-09 乐金电子(昆山)电脑有限公司 与非闪存的读取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-66386A 2007.03.15

Also Published As

Publication number Publication date
CN101645026A (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
US10713178B2 (en) Mapping table updating method, memory controlling circuit unit and memory storage device
TWI382422B (zh) 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法
US7937521B2 (en) Read disturbance management in a non-volatile memory system
TWI426528B (zh) 用於快閃記憶體的區塊管理方法、控制器與儲存系統
US8074148B2 (en) Memory management method and controller for non-volatile memory storage device
CN100458718C (zh) 一种闪存存储装置及其数据读取和写入方法
CN111880749B (zh) 数据读取方法、存储器存储装置及存储器控制电路单元
TWI435329B (zh) 快閃記憶體管理方法、快閃記憶體控制器與儲存系統
US9177656B2 (en) Data writing method, memory storage device and memory controlling circuit unit
CN101494085B (zh) 防止非易失性存储器发生读取干扰的方法及其控制器
TWI476590B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
US9507708B2 (en) Method for managing memory apparatus, associated memory apparatus thereof and associated controller thereof
CN110879793B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
US20120278535A1 (en) Data writing method, memory controller, and memory storage apparatus
CN101645026B (zh) 根据错误更正码更新闪存页面的储存装置与方法
CN104866429A (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN105005450A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN102880554A (zh) 提高闪存芯片存储效率的方法、闪存存储系统及其控制器
CN102880432B (zh) 利用数据有限寿命提高闪存芯片写入速度的方法、系统及其控制器
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN104252317B (zh) 数据写入方法、存储器控制器与存储器存储装置
US11216334B1 (en) Data reading method, memory storage device and memory control circuit unit
CN101673229A (zh) 自动备份闪存存储数据的存储系统和方法
US10824340B2 (en) Method for managing association relationship of physical units between storage area and temporary area, memory control circuit unit, and memory storage apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant