CN100595849C - 一种低电压/高非线指数的片式压敏电阻及其制造方法 - Google Patents

一种低电压/高非线指数的片式压敏电阻及其制造方法 Download PDF

Info

Publication number
CN100595849C
CN100595849C CN200710113770A CN200710113770A CN100595849C CN 100595849 C CN100595849 C CN 100595849C CN 200710113770 A CN200710113770 A CN 200710113770A CN 200710113770 A CN200710113770 A CN 200710113770A CN 100595849 C CN100595849 C CN 100595849C
Authority
CN
China
Prior art keywords
pressure
film
sensitive
slurry
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710113770A
Other languages
English (en)
Other versions
CN101123135A (zh
Inventor
陶明德
刘倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co Ltd filed Critical SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co Ltd
Priority to CN200710113770A priority Critical patent/CN100595849C/zh
Publication of CN101123135A publication Critical patent/CN101123135A/zh
Application granted granted Critical
Publication of CN100595849C publication Critical patent/CN100595849C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明公开了一种低电压/高非线指数的片式压敏电阻及其制造方法,属于信息技术领域的传感器技术中的压敏元件。该低电压/高非线指数片式压敏电阻,其特殊之处在于:是通过如下方式制成的:压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构;导电膜片和压敏膜片及复合膜片均由扎膜工艺制备;复合膜片经1000-1100℃高温锻烧制成压敏芯片;压敏芯片用Ni浆和Sn浆封端制成压敏元件。本发明满足微电子技术,通讯技术和半导体技术要求。用此技术制作的片式压敏元件的压敏电压V1mA/mm=0.5-1.5V,α=40-60,电压分散性为3-5%,α值的分散性为±8-±10。这种方法工艺简单,制造成本低,克服了常用的多层结构工艺中存在的内电极扩散,端电极延伸的问题。该技术适用于大批量生产。

Description

一种低电压/高非线指数的片式压敏电阻及其制造方法
(一)技术领域
本发明涉及一种低电压/高非线指数的片式压敏电阻及其制造方法,属于信息技术领域的传感器技术中的压敏元件。
(二)背景技术
压敏电阻广泛用于电路,电子元器件,设备的过压保护。集成电路,手机充电电池和计算机系统要求低电压/高非线指数的压敏元件,其压敏电压通常为0.5-10V,非线性指数最好在40-50以上。根据压敏材料的性质——高非线性指数伴随高的压敏电压;故目前国内外均采用多层结构实现低压/高非线性指数压敏元件。然而多层结构的内电极金属离子扩散致使α指数下降,端电极的延生导致压敏电压分散性增大。0402片式元件的压敏电阻的压敏电压为12-20V,α=30-40,而且多层结构工艺复杂,制造成本高。
近年来,在低电压/高非线性指数材料方面做了大量研究,据报导Zn-Bi-Sb系材料压敏电压可做到11V,α值为12-15;TiO2压敏材料的压敏电压可做到7-10V,α值约为12-15。研发具有低压/高非线性指数的片式压敏电阻仍是当今的重要课题。
(三)发明内容
本发明为了弥补现有技术的不足,提供了一种工艺简单、制造成本低的低电压/高非线指数的片式压敏电阻及其制造方法。
本发明是通过如下技术方案实现的:
一种低电压/高非线指数片式压敏电阻,其特殊之处在于:是通过如下方式制成的:压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构;导电膜片和压敏膜片及复合膜片均由扎膜工艺制备;复合膜片经1000--1100℃高温锻烧制成压敏芯片;压敏芯片用Ni浆和Sn浆封端制成压敏元件。
本发明的低电压/高非线指数片式压敏电阻,导电膜片的材料为含有Mn-Ni-Cu-Ca的氧化物,其之间的摩尔比为:Mn∶Ni∶Cu∶Ca=2.6∶1.3∶1.8∶0.3。重量百分比为MnO2∶NiO∶CuO∶CaO=43.845%∶18.834%∶34.058%∶3.263%组成并加0.3%的ZnO。压敏膜片是由ZnO、合成物V、CoO和MnO2组成,其重量份数之比为ZnO∶V∶CoO∶MnO2=100∶5∶0.954∶0.414,合成物V是由Bi2O3、TiO2、Sb2O3和B2O3构成,其重量百分比之比为Bi2O3∶TiO2∶Sb2O3∶B2O3=88∶9∶2.0∶1.0。
本发明的低电压/高非线指数片式压敏电阻的方法,其特殊之处在于:压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构;导电膜片和压敏膜片及复合膜片均由扎膜工艺制备;复合膜片经1000--1100℃高温锻烧制成压敏芯片;压敏芯片用Ni浆和Sn浆封端制成压敏元件。
本发明的低电压/高非线指数片式压敏电阻的方法,扎膜浆料的的重量配比为:料∶胶=(95-96)∶(4-5),所用的胶为聚乙烯醇。
高温锻烧的烧结温度曲线为:
300℃-500℃       升温速率    0.5℃/min
500℃             保温        (60-90)min
500℃-800℃       升温速率    (1.2-1.5)℃/min
800℃             保温        60min
800℃-1000℃      升温速率    3-4℃/min
1000℃            保温        (150-180)min
1000℃-800℃      升温速率    0.6℃/min
800℃-300℃       随炉冷却。
Ni和Sn浆料封端为:将Ni浆浸渍或印刷于芯片端头,在560℃,空气中还原30min,Sn浆料用同样方法涂于芯片端头,在350℃空气气氛中烘烤40min。
本发明的原理和具体制备方法如下:
1、导电膜片的制备
本发明中导电膜片采用Mn-Ni-Cu-Ca材料体系,经高温成瓷形成尖晶石(AB2O4)结构,大量的Cu离子进入B位置,提供足够的电子形成高电导,同时加入少量Zn离子替位,使晶格产生形变,有利于与Zn压敏膜片匹配形成牢固的结合。配方中的Ca离子一方面降低电阻,同时降低导电层与压敏层之间势垒。
导电膜片采用陶瓷工艺制粉,材料配方Mn3O4∶NiO∶CuO∶CaO+ZnO=2.6∶1.3∶1.8∶0.3+0.5%wt,ZnO导电膜片按下列工艺制成5-10um的导电膜粉体,在二次球磨的粉料加入粘合剂(PVA)配料扎膜浆料,浆料比例:料∶粘合剂=(95-96)∶(4-5),扎膜的厚度5mm(对于0402),8mm(对于0603)
2、高非线指数压敏膜片制备
压敏膜片的压敏电压和非线性指数(α)取决于材料的配方及掺杂种类和掺杂量。本发明中加入合成物(Bi-Ti-Sb-B)目的在于降低压敏电压,提高非线性指数。同时加入CoO和MnO2有利于形成完整的晶势垒,提高材料的均匀性。压敏膜片制备与导电膜片制备方法相同,膜片厚度为0.1-0.3(mm)。
合成物加入量与压敏电压和非线性指数的关系如图1,合成物的量仅在5%左右,有利于获得较压敏电压和较高的非线性指数。CoO和MnO2的加入量对压敏电压及非线性指数亦有重要影响(图2),一般加入量取(1.0-1.3)%,CoO∶MnO2=7∶3(重量比)。若在粉料中加0.1-0.15%wt的氧化镨(Pr6O11),可以提高非线性指数。
3、烧结
复合片的烧结须在半封闭的Zn压敏材料的气氛中进行,通常是用合成的粉体压成垫片或用合成粉体做垫料,盖板与瓷钵应有一定缝隙,压块的重量根据叠片的多少而定,压块的作用是保证样品在高温下不变形。烧结温度对压敏电压和非线性指数(α)值的影响(如图3)。烧结温度高,压敏电压下降,α值也减小。温度偏低压敏电压迅速升高。在本发明中,对所采用的材料配方,烧结温度取为1000-1100℃。
本发明制作的片式压敏元件的压敏电压V1mA/mm=0.5-1.5V,α=40-60,电压分散性为3-5%,α值的分散性为±8-±10,满足微电子技术,通讯技术和半导体技术要求。这种方法工艺简单,制造成本低,克服了常用的多层结构工艺中存在的内电极扩散,端电极延伸的问题。该技术适用于大批量生产。
(四)附图说明
图1为本发明的合成物加入量与压敏电压和非线性指数的关系图;
图2为本发明的CoO和MnO2的加入量对压敏电压及非线性指数的影响图;
图3为本发明的烧结温度对压敏电压和非线性指数(α)值的影响图。
(五)具体实施方式
实施例1:
①导电粉料制备
材料配方
MnO2∶NiO∶CuO∶CaO=43.845%∶18.834%∶34.058%∶3.263%(重量比)
另外加入占总重量0.3%的ZnO;
球磨:料∶水∶球=1.0∶1.2∶1.5(重量比);
第一次球磨时间:8小时;
予烧温度700℃,时间:2.5小时;
第二次球磨:时间:16小时,最后过200目筛。
②导电膜片制备
制浆:料∶PVA=100∶40(重量比),PVA浓度为10%;
发酵:充分搅匀的浆料在相对湿95%RH的环境下存放12小时。
扎膜:将浆料置于滚扎上反复滚扎直至脱滚(即料不粘滚),然后调整厚度到5mm。
③压敏膜片制备
合成物(V)的制备:
配料:Bi2O3∶TiO2∶Sb2O3∶B2O3=88∶9.0∶2.0∶1.0(重量比);
经研磨(8小时),合成温度500℃,时间2.5小时;然后再研磨12小时,作为合成物粉料
压敏材料配方:
其重量份数配比为:ZnO∶V(合成物)∶CoO∶MnO2=100∶5∶0.954∶0.414,另外可以加上重量份数为0.1的Pr6O11
压敏膜片制备与导电膜片制备工艺相同,压制的膜片厚度为0.3mm。
④叠片:压敏膜夹在两导电膜之间,并在扎膜机上将其扎碾成厚度为1mm的复合膜片
⑤烧结:将复合膜片装入瓷钵中,送入高温烧结。
⑥元件制作:将烧好的大片切成0402尺寸的芯片,芯片两端浸上Ni浆在560℃还原30min,然后再浸Sn浆,在350℃烘烤40min,0402的片式元件完成。
⑦测试结果(以100支元件统计)
Figure C20071011377000071
实施例2:
将导电膜的厚度改为8mm,压敏膜厚度为0.3mm,按实施例同样的方法制成0603的片式压敏元件,测试结果(以100支元件统计)是:
Figure C20071011377000081
实施例3:
将压敏膜片材料配方取为
ZnO∶V∶CoO∶MnO2=99∶6.0∶0.78∶0.5(重量比)导电膜片厚度为5mm,压敏膜片厚度为0.1mm,按实施例的方法制成0402的压敏元件,测试结果(以100支元件统计)
Figure C20071011377000082
本发明提供的技术可实现低电压/高非线性指数压敏元件,工艺简单,制造成本低,并能大批量生产。

Claims (6)

1、一种低电压/高非线指数片式压敏电阻,其特征在于:是通过如下方式制成的:压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合膜片;导电膜片和压敏膜片及复合膜片均由扎膜工艺制备;复合膜片经1000--1100℃高温锻烧制成压敏芯片;压敏芯片用Ni浆和Sn浆封端制成压敏元件;导电膜片的材料为含有Mn-Ni-Cu-Ca的氧化物,其之间的摩尔比为:Mn∶Ni∶Cu∶Ca=2.6∶1.3∶1.8∶0.3。
2、根据权利要求1所述的低电压/高非线指数片式压敏电阻,其特征在于:导电膜片是由重量百分比为MnO2∶NiO∶CuO∶CaO=43.845%∶18.834%∶34.058%∶3.263%组成。
3、根据权利要求1所述的低电压/高非线指数片式压敏电阻,其特征在于:压敏膜片是由ZnO、合成物V、CoO和MnO2组成,其重量份数之比为ZnO∶V∶CoO∶MnO2=100∶5∶0.954∶0.414,合成物V是由Bi2O3、TiO2、Sb2O3和B2O3构成,其重量百分比之比为Bi2O3∶TiO2∶Sb2O3∶B2O3=88∶9∶2.0∶1.0。
4、一种低电压/高非线指数片式压敏电阻的制备方法,其特征在于:压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成复合膜片;导电膜片和压敏膜片及复合膜片均由扎膜工艺制备;复合膜片经1000--1100高温锻烧制成压敏芯片;压敏芯片用Ni浆和Sn浆封端制成压敏元件;扎膜浆料的的重量配比为:料∶胶=(95-96)∶(4-5),所用的胶为聚乙烯醇。
5、根据权利要求4所述的低电压/高非线指数片式压敏电阻的制备方法,其特征在于:高温锻烧的烧结温度曲线为:
300℃-500℃     升温速率     0.5℃/min
500℃           保温         (60-90)min
500℃-800℃     升温速率     (1.2-1.5)℃/min
800℃           保温         60min
800℃-1000℃    升温速率     3-4℃/min
1000℃          保温         (150-180)min
1000℃-800℃    升温速率     0.6℃/min
800℃-300℃        随炉冷却。
6、根据权利要求4所述的低电压/高非线指数片式压敏电阻的制备方法,其特征在于:Ni和Sn浆料封端为:将Ni浆浸渍或印刷于芯片端头,在560℃,空气中还原30min,Sn浆料用同样方法涂于芯片端头,在350℃空气气氛中烘烤40min。
CN200710113770A 2007-09-12 2007-09-12 一种低电压/高非线指数的片式压敏电阻及其制造方法 Expired - Fee Related CN100595849C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710113770A CN100595849C (zh) 2007-09-12 2007-09-12 一种低电压/高非线指数的片式压敏电阻及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710113770A CN100595849C (zh) 2007-09-12 2007-09-12 一种低电压/高非线指数的片式压敏电阻及其制造方法

Publications (2)

Publication Number Publication Date
CN101123135A CN101123135A (zh) 2008-02-13
CN100595849C true CN100595849C (zh) 2010-03-24

Family

ID=39085419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710113770A Expired - Fee Related CN100595849C (zh) 2007-09-12 2007-09-12 一种低电压/高非线指数的片式压敏电阻及其制造方法

Country Status (1)

Country Link
CN (1) CN100595849C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102633498B (zh) * 2012-03-31 2013-10-16 中国科学院上海硅酸盐研究所 一种低温烧结氧化锌压敏陶瓷材料及其制备方法
CN103021606A (zh) * 2012-12-26 2013-04-03 山东中厦电子科技有限公司 一种低压/高非线性系数ZnO压敏元件及其制造方法
CN107689277B (zh) * 2016-08-03 2019-02-22 东莞市仙桥电子科技有限公司 一种热敏电阻的烧结工艺

Also Published As

Publication number Publication date
CN101123135A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
CN100583317C (zh) 一种低电阻率/高b值负温度系数热敏电阻芯片及其制造方法
CN101239819B (zh) 片式多层氧化锌压敏电阻陶瓷粉料制备方法
CN102020463A (zh) 一种氧化锌压敏电阻材料及其制备方法
CN103073302A (zh) 一种高电位梯度压敏陶瓷材料的低温烧结方法
CN103693953A (zh) 一种中低压氧化锌压敏电阻及其制备方法
CN100567207C (zh) 一种低电阻率/高b值负温度系数热敏材料及其制备方法
CN104658727B (zh) 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法
CN111116173B (zh) 一种低温烧结ntc热敏电阻器陶瓷材料及制备方法
CN101157551A (zh) 一种低压/高α值的ZnO压敏元件及其制造方法
CN104944935A (zh) 一种氧化锌压敏电阻陶瓷及其制备方法
CN104478428A (zh) 一种高电位梯度氧化锌压敏电阻材料
CN100595849C (zh) 一种低电压/高非线指数的片式压敏电阻及其制造方法
CN102617126B (zh) 一种低温烧结氧化锌压敏电阻材料及其制备方法
CN104003709A (zh) 避雷器用氧化锌基压敏陶瓷材料及制备方法和应用
CN101284730A (zh) 非Bi系低压ZnO压敏陶瓷材料的制造方法
CN102643086A (zh) 一种二氧化锡基压敏电阻材料及制备方法
CN101246770B (zh) 一种高电位梯度ZnO厚膜压敏电阻的制备方法
CN101197203A (zh) 一种氧化锡压敏电阻材料及其制备方法
CN104341146A (zh) 一种高性能避雷器用氧化锌压敏陶瓷材料
US5973589A (en) Zno varistor of low-temperature sintering ability
CN101659544B (zh) 一种低成本负温度系数热敏材料及其制备方法
CN103724009A (zh) 一种低温烧结片式氧化锌压敏电阻及其制备方法
CN103387389A (zh) 一种低漏电流五元系ZnO压敏陶瓷材料及烧结方法
CN101286393B (zh) 层状结构低压ZnO压敏电阻器制造方法
CN110423110A (zh) 一种超高非线性ZnO-Bi2O3基压敏陶瓷及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A low voltage/high non-linear index slice voltage sensitive resistor and its making method

Effective date of registration: 20140305

Granted publication date: 20100324

Pledgee: Heze Mudan District Rural Credit Cooperative Association

Pledgor: SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: 2014990000133

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20150210

Granted publication date: 20100324

Pledgee: Heze Mudan District Rural Credit Cooperative Association

Pledgor: SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: 2014990000133

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A low voltage/high non-linear index slice voltage sensitive resistor and its making method

Effective date of registration: 20150211

Granted publication date: 20100324

Pledgee: Heze rural commercial bank Limited by Share Ltd.

Pledgor: SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: 2015990000133

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20160229

Granted publication date: 20100324

Pledgee: Heze rural commercial bank Limited by Share Ltd.

Pledgor: SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: 2015990000133

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A low voltage/high non-linear index slice voltage sensitive resistor and its making method

Effective date of registration: 20160229

Granted publication date: 20100324

Pledgee: Heze rural commercial bank Limited by Share Ltd.

Pledgor: SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: 2016990000146

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20170306

Granted publication date: 20100324

Pledgee: Heze rural commercial bank Limited by Share Ltd.

Pledgor: SHANDONG ZHONGXIA ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: 2016990000146

PC01 Cancellation of the registration of the contract for pledge of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100324