CN103021606A - 一种低压/高非线性系数ZnO压敏元件及其制造方法 - Google Patents

Abstract

本发明属于电子陶瓷材料及器件领域，特别公开了一种低压/高非线性系数ZnO压敏元件及其制造方法。该低压/高非线性系数ZnO压敏元件，包括导电膜片和压敏膜片，其特征在于：两导电膜片中间夹设一压敏膜片叠合成复合膜片，经压制减薄后，在950~1100℃下保温2.5~3小时烧成具有低压/高α值的复合膜片，在复合膜片两面焙银并切成元件要求的尺寸，附上引线并通过包封料包封成压敏元件。本发明用复合膜片技术制造低压/高非线性系数ZnO压敏元件，解决了低压/高非线性系数ZnO压敏元件存在的困难，可将电压梯度降到0.8~3V，非线性系数α保持在40~60，漏电流为0.5~1.0μA。

Description

一种低压/高非线性系数ZnO压敏元件及其制造方法

（一）        技术领域

    本发明属于电子陶瓷材料及器件领域，特别涉及一种低压/高非线性系数ZnO压敏元件及其制造方法。

（二）        背景技术

随着通讯技术的发展，低压压敏元件的需求日益增加，为解决低压/高α值的压敏元件，人们从材料配方和元件结构方面做了大量工作。多层结构的ZnO压敏电阻0805的梯度电压为5.5V，α=15~20，0402的梯度电压为50V， α=18~20，（SIDV，Data Book 2004 EPCOS）；电压更低，α更高的小型压敏元件SrTiO₃和TiO₂基的压敏元件正在研制中。

ZnO压敏电阻，制造工艺简单，成本低，如将ZnO压敏元件的梯度电压降低，α值提高，体积缩小，具有潜在应用前景。然而，由于ZnO压敏元件的梯度电压与α值是相互依赖的，即耐压越高，α值越大，反之亦然。因为预击穿区中流过元件的电阻的电流为热离子发射电流I=Ioe^{-（ФB-βE1/2）/KT}，式中，ФB为晶界势垒高度，E为热电子发射能量，B为发射系数玻尔滋蔓常数；势垒越低，电阻越低，漏电流越大。

根据ZnO压敏电阻的特性，                                               

，

，则有，

，所以在相同电阻下电压越低，α值越小。

片式ZnO压敏电阻是利用多层结构减薄厚度的方法来实现低电压的。然，多层结构存在内电极渗透致使α值下降，端电极延生导致元件一致性变差以及材料多孔引响芯片的机械强度和稳定性等问题。

（三）        发明内容

    本发明为了弥补现有技术的不足，提供了一种机械降度大、稳定性好的一种低压/高非线性系数ZnO压敏元件及其制造方法。

本发明是通过如下技术方案实现的：

一种低压/高非线性系数ZnO压敏元件，包括导电膜片和压敏膜片，其特征在于：两导电膜片中间夹设一压敏膜片叠合成复合膜片，经压制减薄后，在950~1100℃下保温2.5~3小时烧成具有低压/高α值的复合膜片，在复合膜片两面焙银并切成元件要求的尺寸，附上引线并通过包封料包封成压敏元件，压敏元件性能为V1mA/mm=0.8~3.0V，α=40~60，Ir=0.5~1.0μA；其中，导电膜片由ZnO中掺入Bi、Ti、Mn、Co、Ni、Zr、W、Al的氧化物中的至少3种氧化物制成，压敏膜片为在ZnO-Bi₂O₃—Sb₂O₃ 系或ZnO-Bi₂O₃-SnO₂系氧化物中掺入 Co、Mn、Ni、W、Si、Zr、Al的氧化物至少4种制成的高α值的非线性指数压敏膜片。

本发明所述的低压/高非线性系数ZnO压敏元件的制备方法，包括如下步骤：

（1）导电膜片的制备：低阻导电膜片以ZnO为基加入bi、Ti、Mn、CO、Ni、Zr、W、Al的氧化物中选出的至少3种氧化物，混合研磨制成0.5~1.0μA的粉料，并在粉料加入占其重量份数40%的浓度为10%的聚乙烯溶液，配成浆料，轧膜成所要求的厚度的导电膜片；

（2）压敏膜片的制备：在ZnO-Bi₂O₃-Sb₂O₃或ZnO-Bi₂O₃-SnO₂系氧化物中加入Co、Mn、Ni、Si、W、Zr、Al的氧化物中选出的至少4种氧化物，研磨混合，制成粒度为0.5~1.0μA的粉料；在粉料中加入占其重量份数40%的浓度为10%的聚乙烯溶液制成浆料，轧膜成所需要的压敏膜片；

（3）将两层导电膜片中间夹一层压敏膜片叠成复合膜片，然后用油压方法将其减薄；

（4）复合膜片的烧结曲线为室温～500℃，升温速率为0.5℃/min，500℃～烧结温度950~1100℃的升温速率为0.2℃/min，烧结温度恒温时间2.5~3.0小时，采用随炉降温冷却，随炉降温至200℃以下，取出；烧成的复合膜片两面焙银，最后切成元件要求的尺寸，并按常规的方法做成带引线的小型压敏元件或表面安装型压敏元件。

本发明的更优方案为：

步骤（1）中，ZnO与其它氧化物的重量配比为：ZnO 100份、Co₃O₄ 0.8~1.0份、Mn₃O₄ 0.4~0.7份、WO₃ 0.1~0.2份、ZrO₂ 0.03~0.07份、TiO₂ 0.2~0.3份、AL₂O₃ 0.001~0.008份。

步骤（2）的ZnO-Bi₂O₃-Sb₂O₃系氧化物中，ZnO与其它氧化物的重量配比为：ZnO 100份、Bi₂O₃ 3.2~3.7份、Sb₂O₃ 2.7~3.5份、Co₃O₄ 0.6~0.7份、MnO₂ 0.4~0.5份、NiO 0.05~0.2份、Al₂O₃ 0.001~0.002份。

步骤（2）的ZnO-Bi₂O₃-SnO₂系氧化物中，ZnO与其它氧化物的重量配比为：ZnO 100份、Bi₂O₃ 3.2~3.7份、SnO₂ 1.4~1.8份、Co₃O₄ 0.6~0.7份、MnO₂ 0.4~0.5份、NiO 0.1~0.2份、SiO₂ 0.1~0.2份、Al₂O₃ 0.001~0.002份。

所述导电膜片和压敏膜片用轧膜工艺制成，浆料中的粘合剂为占其重量份数40%的浓度为10%的聚乙烯溶液，导电膜片的轧膜厚度为3~5mm，压敏膜片的厚度为0.1~0.2mm。

步骤（3）中，将导电膜片和压敏膜片切成40×40mm的方片，然后两导电片中间夹一层压敏膜片，并用油压机压成总厚度为0.3mm的复合膜片，再把复合膜片切成40×40mm的方片。

步骤（4）中，将复合膜片拌上SiO₂或Al₂O₃粉，放置在制备压敏膜片用的粉料上，以10片为一组叠合，上面压上压块，烧制成瓷。

本发明用复合膜片技术制造低压/高非线性系数ZnO压敏元件，解决了低压/高非线性系数ZnO压敏元件存在的困难，可将电压梯度降到0.8~3V，非线性系数α保持在40~60，漏电流为0.5~1.0μA。

（四）        附图说明

下面结合附图对本发明作进一步的说明。

图1为本发明复合膜片的结构示意图；

图2为本发明压敏元件的结构示意图；

图3为本发明复合膜片的烧结结构示意图。

图中，1导电膜片，2压敏膜片，3复合膜片，4包封料，5引线，6压块，7盖板，8匣钵，9垫粉，10炉膛。

（五）        具体实施方式

实施例1：

（1）导电膜片：

材料配方：（单位：克）

ZnO	Bi2O3	TiO2	MnO2	Al2O3
					100	0.2	0.5	0.2	0.005

按料:水:球(锆球)=1.0:1.4:1.5(重量比)球磨至0.5-1.0μm，烘干过320目筛后，加入浓度为10%的聚乙烯醇溶液40%配成浆料，置于轧膜机上，轧成厚度为5mm的膜片。

（2）ZnO压敏膜片：

材料配方：（单位：克）

ZnO	Bi2O3	Sb2O3	Co3O4	MnO2	NiO	Al2O3
							100	3.5	3.0	0.6	0.4	0.1	0.001

按料:水:料=1.0:1.4:1.5(重量比)球磨粉料粒度为0.5-1.0μA，烘干过320目筛后，加入浓度为10%的聚乙烯醇溶液40%配成浆料，置于轧膜机上，轧成厚度为0.1mm的膜片。

如图1、图2、图3所示，将两种膜片按图1的方式在两导电膜片1之间夹一层ZnO压敏膜片2叠成复合膜片3，将复合膜片,3置于油压机上，压制减薄为1.0mm；然后将其切成40×40(mm²)的生坯，拌上Al₂O₃料，并叠成10片一组 ，放置在先前用来做压敏膜片的粉料垫粉9上（粉料予先在1100℃，5小时处理），上面压上Al₂O₃的压块6(压块尺寸:40×40×1.0mm)。

将叠好的生坯放入盛有垫料9的陶瓷匣钵8中，上面放上盖板7，置于烧结炉炉膛10中烧结，烧结曲线为室温～500℃升温速率为0.5℃/min，500℃～烧结温度(950～1100℃)升温速率为0.2℃/min，烧结温度(950℃-1100 ℃)，恒温时间2.5～3.0小时，采用随炉降温冷却;随炉降温至200℃以下，取出。

烧成的复合膜片3两面焙银，切成元件要求的尺寸用包封料4包封成带引线5的小型ZnO低压压敏元件或低压表面安装元件，测量元件的梯度电压，如下表所示。

实施例2：

（1）导电膜片：

材料配方：（单位：克）

（2）ZnO压敏膜片：

材料配方：（单位：克）

制作工艺与实施例1相同，烧结亦与实施例1相同，最后测量结果：

V₁mA/mm =1~2V，α=50~60，Ir=0.3~0.8μA。

实施例3：

（1）导电膜片

材料配方：（单位：克）

（2）ZnO压敏膜片

材料配方：（单位：克）

制作工艺与实施1相同，烧结温度1100~1130℃，最后测出参数V1mA/mm =0.8~1.5V，α=40~50，Ir=0.8~1.2μA。

 本发明提供的技术可以实现目前不能达到的低压/高非线性系数ZnO压敏元件，在微电子技术和通讯工程方面具有很好的市场。

Claims (8)

1.一种低压/高非线性系数ZnO压敏元件，包括导电膜片和压敏膜片，其特征在于：两导电膜片中间夹设一压敏膜片叠合成复合膜片，经压制减薄后，在950~1100℃下保温2.5~3小时烧成具有低压/高α值的复合膜片，在复合膜片两面焙银并切成元件要求的尺寸，附上引线并通过包封料包封成压敏元件，压敏元件性能为V1mA/mm=0.8~3.0V，α=40~60，Ir=0.5~1.0μA；其中，导电膜片由ZnO中掺入Bi、Ti、Mn、Co、Ni、Zr、W、Al的氧化物中的至少3种氧化物制成，压敏膜片为在ZnO-Bi₂O₃—Sb₂O₃ 系或ZnO-Bi₂O₃-SnO₂系氧化物中掺入 Co、Mn、Ni、W、Si、Zr、Al的氧化物至少4种制成的高α值的非线性指数压敏膜片。

2.根据权利要求1所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征为，包括如下步骤：

（1）低阻导电膜片以ZnO为基加入bi、Ti、Mn、CO、Ni、Zr、W、Al的氧化物中选出的至少3种氧化物，混合研磨制成0.5~1.0μA的粉料，并在粉料加入占其重量份数40%的浓度为10%的聚乙烯溶液，配成浆料，轧膜成所要求的厚度的导电膜片；

（2）在ZnO-Bi₂O₃-Sb₂O₃或ZnO-Bi₂O₃-SnO₂系氧化物中加入Co、Mn、Ni、Si、W、Zr、Al的氧化物中选出的至少4种氧化物，研磨混合，制成粒度为0.5~1.0μA的粉料；在粉料中加入占其重量份数40%的浓度为10%的聚乙烯溶液制成浆料，轧膜成所需要的压敏膜片；

（3）将两层导电膜片中间夹一层压敏膜片叠成复合膜片，然后用油压方法将其减薄；

（4）复合膜片的烧结曲线为室温～500℃，升温速率为0.5℃/min，500℃～烧结温度950~1100℃的升温速率为0.2℃/min，烧结温度恒温时间2.5~3.0小时，采用随炉降温冷却，随炉降温至200℃以下，取出；烧成的复合膜片两面焙银，最后切成元件要求的尺寸，并按常规的方法做成带引线的小型压敏元件或表面安装型压敏元件。

3.根据权利要求2所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征在于：步骤（1）中，ZnO与其它氧化物的重量配比为：ZnO 100份、Co₃O₄ 0.8~1.0份、Mn₃O₄ 0.4~0.7份、WO₃ 0.1~0.2份、ZrO₂ 0.03~0.07份、TiO₂ 0.2~0.3份、AL₂O₃ 0.001~0.008份。

4.根据权利要求2所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征在于：步骤（2）的ZnO-Bi₂O₃-Sb₂O₃系氧化物中，ZnO与其它氧化物的重量配比为：ZnO 100份、Bi₂O₃ 3.2~3.7份、Sb₂O₃ 2.7~3.5份、Co₃O₄ 0.6~0.7份、MnO₂ 0.4~0.5份、NiO 0.05~0.2份、Al₂O₃ 0.001~0.002份。

5.根据权利要求2所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征在于：步骤（2）的ZnO-Bi₂O₃-SnO₂系氧化物中，ZnO与其它氧化物的重量配比为：ZnO 100份、Bi₂O₃ 3.2~3.7份、SnO₂ 1.4~1.8份、Co₃O₄ 0.6~0.7份、MnO₂ 0.4~0.5份、NiO 0.1~0.2份、SiO₂ 0.1~0.2份、Al₂O₃ 0.001~0.002份。

6.根据权利要求2所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征在于：所述导电膜片和压敏膜片用轧膜工艺制成，浆料中的粘合剂为占其重量份数40%的浓度为10%的聚乙烯溶液，导电膜片的轧膜厚度为3~5mm，压敏膜片的厚度为0.1~0.2mm。

7.根据权利要求2所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征在于：步骤（3）中，将导电膜片和压敏膜片切成40×40mm的方片，然后两导电片中间夹一层压敏膜片，并用油压机压成总厚度为0.3mm的复合膜片，再把复合膜片切成40×40mm的方片。

8.根据权利要求2所述的低压/高非线性系数ZnO压敏元件的制备方法，其特征在于：步骤（4）中，将复合膜片拌上SiO₂或Al₂O₃粉，放置在制备压敏膜片用的粉料上，以10片为一组叠合，上面压上压块，烧制成瓷。

Images