CN100595737C

CN100595737C - 程序处理装置和程序处理方法

Info

Publication number: CN100595737C
Application number: CN200710184821A
Authority: CN
Inventors: 山川尚哉; 永田康宣; 渡边智文
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2006-11-06
Filing date: 2007-10-29
Publication date: 2010-03-24
Anticipated expiration: 2027-10-29
Also published as: KR20080041125A; JP4976817B2; CN101221529A; JP2008117230A; KR100988669B1; US20080109633A1; US8732443B2

Abstract

本发明提供一种能够从其他程序处理装置取得程序并执行该程序的程序处理装置。具有：CPU，其执行与程序对应的规定的处理；内部存储器，其存储程序，并存储由CPU执行程序而生成的数据；和数据取得电路，其与外部程序处理装置连接，从外部程序处理装置取得程序，并写入到内部存储器；通过CPU、内部存储器、调试处理电路和数据取得电路集成在同一半导体基板上，由此能够解决上述课题。

Description

程序处理装置和程序处理方法

技术领域

本发明涉及按照程序实施规定的信号处理的程序处理装置和程序处理方法，尤其涉及适合于从外部的程序处理装置取得固件等程序并进行规定的信号处理的程序处理装置和程序处理方法。

背景技术

近年来，采用将信号处理电路和CPU搭载在同一芯片上的LSI。在这些LSI中，将例如实施声音信号的解码处理等信号处理的信号处理电路和CPU搭载在同一芯片上时，CPU对信号处理电路或其外围电路(例如，接口电路等)的动作进行控制，对信号处理电路进行的处理以外的处理，也是由CPU通过程序进行该处理。

图4表示现有的程序处理装置300的结构。程序处理装置300包括：按照程序执行规定的处理的CPU302；和存储由CPU302生成的数据的内部RAM308。程序处理装置300经由输入输出接口316与程序存储器318连接，程序存储器318存储CPU302执行的程序。另外，程序处理装置300包括：监视程序所包含的至少一个变量，并根据监视结果实施规定的处理调试处理电路310；和将调试处理电路310的处理结果向包含调试工具210的个人计算机200发送的调试接口312。

在CPU302已被初始化时，经由外部总线320、输入输出接口316读出程序存储器318所存储的程序，并且CPU302执行与程序对应的规定的信号处理。内部RAM308存储与程序的执行对应而生成的中间数据等。程序处理装置300包括未图示的信号处理电路，CPU302按照程序对信号处理电路进行控制。

在将信号处理电路和CPU搭载在1芯片上的LSI中，由于CPU的总线或控制信号汇集在芯片内部，因此存在在开发阶段程序的验证处理(调试)的效率低的问题。因此，程序处理装置300包括调试处理电路310和调试接口312。

在进行调试处理时，根据来自调试工具210的指示，调试处理电路310，针对程序处理装置300进行初始化处理或正在执行的程序的停止及重新启动的处理。另外，调试处理电路310通过监视内部总线322，将程序所包含的变量指定到调试处理电路所包含的寄存器(未图示)并进行监视，按照监视结果实施规定的处理。调试处理电路310的处理结果经由调试接口312、调试通信线220，向个人计算机200发送。个人计算机200包括调试工具210，程序开发人员使用个人计算机200能够确认变量的监视结果，能够进行程序的验证。

专利文献1：特开2005-070949号公报；

专利文献2：特开2005-070950号公报。

现有的程序处理装置300从与其连接的程序存储器318取得程序，并进行规定的信号处理。但是，伴随着系统的多样化，需要从程序存储器318以外取得程序并进行信号处理。例如，程序处理装置300与其他程序处理装置连接，并从那里取得程序而程序处理装置300进行信号处理时，存在由现有的程序处理装置300无法进行该处理的问题。

发明内容

本发明鉴于上述现有技术，其目的在于提供一种能够从其他程序处理装置取得程序并执行该程序的程序处理装置。

本发明的程序处理装置，其特征在于，具有：CPU，其执行与程序对应的规定的处理；内部存储器，其存储上述程序，并存储由CPU执行程序而生成的数据；数据取得电路，其与外部程序处理装置连接，从外部程序处理装置取得程序且写入到内部存储器；和控制端子，其与上述数据取得电路连接，控制是否将上述数据取得电路激活。CPU、内部存储器、调试处理电路和数据取得电路被集成在同一半导体基板上。

在此，作为优选，数据取得电路在CPU起动之前取得上述程序且写入到上述内部存储器；CPU在将上述程序写入到内部存储器后，实施与程序对应的规定的处理。

(发明效果)

根据本发明，程序处理装置能够从其他程序处理装置取得程序并执行该程序。

附图说明

图1是表示本发明的实施方式中的程序处理装置的结构的图。

图2是本发明的实施方式中的程序处理的流程图。

图3是本发明的实施方式中的程序处理的流程图。

图4是表示现有的程序处理装置的结构的图。

图中：1-第一程序处理装置；2-第一CPU；4-第一输入输出接口；6-数据取得电路；8-第一内部RAM；10-调试处理电路；12-调试接口；14-控制端子；20-数据通信线；22-第一内部总线；100-第二程序处理装置；102-第二CPU；104-第二输入输出接口；108-第二内部RAM；116-外部总线接口；118-程序存储器；120-外部总线；122-第二内部总线；200-个人计算机；210-调试工具；220-调试通信线；300-程序处理装置；302-CPU；308-内部RAM；310-调试处理电路；312-调试接口；316-输入输出接口；318-程序存储器；322-内部总线。

具体实施方式

图1表示本发明的实施方式中的程序处理装置。第一程序处理装置1包括第一CPU2、第一输入输出接口4、数据取得电路6、第一内部RAM8、调试处理电路10、调试接口12和控制端子14。第一程序处理装置包括未图示的信号处理电路，这些集成在同一半导体基板上。另外，第一程序处理装置经由数据通信线20与第二程序处理装置100连接。

第一CPU2取得程序并执行规定的信号处理。另外，第一CPU2按照程序对集成在同一半导体基板上的第一输入输出接口电路4、第一内部RAM8、调试处理电路10、调试接口12或未图示的信号处理电路的动作进行控制。

第一输入输出接口4按照规定的数据传输方式，与第二程序处理装置100所包含的第二输入输出接口104进行数据通信。第一输入输出接口4经由第二输入输出接口104将第一CPU2的处理结果向第二程序处理装置100发送，并且经由第一内部总线22将从第二程序处理装置100发送的数据向第一CPU2或第一内部RAM8发送。

数据取得电路6经由数据通信线20接收由第二输入输出接口104发送的程序，并写入到第一内部RAM8。数据取得电路6优选按照与第一输入输出接口4相同的数据传输方式，由第二输入输出接口104进行数据的接收。数据取得电路6将程序写入到第一内部RAM8，而不会经由第一内部总线22。

控制端子14与数据取得电路6连接，被选择性地施加0V或3V的电压。施加给控制端子14的电压作为控制信号CC被发送到数据取得电路6，数据取得电路6根据控制信号CC而动作。例如，当向控制端子14施加了0V电压时，数据取得电路6激活，当施加了3V电压时，控制电路6非激活。

第一内部RAM8存储从数据取得电路6发送来的程序，并且暂时存储与第一CPU2执行的规定的信号处理对应而生成的数据。第一内部RAM8优选由SRAM构成，通过和第一CPU2一起集成在同一半导体基板上，能够抑制第一程序处理装置1的尺寸增大。

调试处理电路10根据来自调试工具210的指示，针对程序处理装置1进行初始化处理或正在执行的程序的停止及重新启动的处理。另外，调试处理电路10监视第一内部总线22而监视写入到第一内部RAM8的程序所包含的变量，并根据监视结果实施第一模式或第二模式的处理。例如，在第一模式下，调试处理电路10监视程序所包含的变量并将其结果写入到寄存器(未图示)，将写入到寄存器的数据向调试接口12发送。另外，在第二模式下，调试处理电路10监视程序所包含的变量，根据监视结果暂时停止执行程序，并将该旨意向调试接口12发送。对在第一模式及第二模式下所监视的变量而言，能够使用调试处理电路10所包含的寄存器(未图示)进行指定，并且能够根据寄存器数目在程序执行中控制可监视的变量的数目。

调试接口12经由调试通信线220将从调试处理电路10发送的数据向个人计算机200发送。另外，调试接口12从个人计算机200接收经由调试通信线220发送的数据并写入到第一内部RAM8。调试通信线220优选由少数的信号线构成，例如能够由2根信号线构成。这是因为，对连接于调试通信线220的、为了调试接口12而所设置的输入输出端子而言，在作为产品出厂之后不再使用，因此其数目的增加是不理想的事情。

个人计算机200包括调试工具210，进行由调试接口12接收到的数据的处理，并且将用调试工具210创建的数据向调试接口12发送。程序开发人员能够使用个人计算机200确认调试处理电路10中的处理结果来进行程序的验证，并且能够经由调试接口12将进行改良或修改后的程序写入到第一内部RAM8。

程序存储器118与后述的第二程序处理装置所包含的外部总线接口连接。程序存储器118存储第一CPU2所执行的程序和第二CPU所执行的程序。第一CPU2经由第二程序处理装置和数据取得电路6取得程序并进行规定的信号处理。

第二程序处理装置100包括第二CPU102、第二输入输出接口104、第二内部RAM108和外部总线接口116。另外，第二程序处理装置集成在同一半导体基板上。

第二CPU102通过所取得的程序执行规定的信号处理。另外，第二CPU102按照程序对集成在同一半导体基板上的第二输入输出接口电路104、第二内部RAM108或外部总线接口116的动作进行控制。

第二输入输出接口104按照规定的数据传输方式，与第一输入输出接口4或数据取得电路6进行数据通信。第二输入输出接口电路104经由第一输入输出接口4将第二CPU102的处理结果向第一程序处理装置1发送，并且经由第二内部总线122将从第一程序处理装置1发送的数据向第二CPU102或第二内部RAM108发送。

第二内部RAM108暂时存储与第二CPU102所执行的规定信号处理对应而生成的数据。第二内部RAM108优选由SRAM构成，通过和第二CPU102一起集成在同一半导体基板上，能够抑制第二程序处理装置100的尺寸增大。

外部总线接口116经由外部总线120与程序存储器118连接。第二CPU102经由外部总线120和外部总线接口116从程序存储器118取得程序并进行规定的信号处理。

接下来，采用图2和图3，对程序处理装置的动作进行说明。

图2表示一般的程序处理装置的动作，此时控制端子14固定在0V。也就是数据取得电路6始终处于激活状态。

在步骤S2中进行第一CPU2的初始化处理。此时，到此为止用第一CPU2进行的一切信号处理全都被放弃，而进行用于开始基于程序的信号处理的准备。

在步骤S4中，数据取得电路6从第二程序处理装置100取得程序并写入到第一内部RAM8。写入到第一内部RAM8的程序是与第二程序处理装置100连接的程序存储器118所存储的程序。数据取得电路6经由外部总线120、外部总线接口116、第二内部总线122、第二输入输出接口104和数据通信线20取得程序。此时，由于第一CPU2尚未起动，因此由第一CPU2控制的第一输入输出接口4、调试处理电路10、调试接口12和未图示的信号处理电路处于非激活状态。

在步骤S6中，第一CPU2起动，根据第一内部RAM8所存储的程序由第一CPU2进行规定的信号处理。与第一CPU2所进行的信号处理对应而第一输入输出接口4、调试处理电路10、调试接口12和未图示的信号处理电路被激活。

图2所示的程序处理装置的动作优选在将完成开发的程序存储在程序存储器118而提供给用户之后采用。也就是在搭载有第一程序处理装置1和第二程序处理装置100的产品中，优选适用于始终要求第一程序处理装置1取得程序存储器118所存储的程序并起动的情况。

图3表示在进行调试处理时的程序处理装置的动作，此时控制端子14设定为0V并开始动作。也就是，数据取得电路6从激活状态起开始动作。

在步骤S12中，进行第一CPU2的初始化处理。此时，到此为止用第一CPU2进行的一切信号处理全都被放弃，而进行用于开始基于程序的信号处理的准备。

在步骤S14中，数据取得电路6从第二程序处理装置100取得程序并写入到第一内部RAM8。写入到第一内部RAM8的程序是与第二程序处理装置连接的程序存储器118所存储的程序。数据取得电路6经由外部总线120、外部总线接口116、第二内部总线122、第二输入输出接口104和数据通信线20而取得程序。此时，由于第一CPU2尚未起动，因此由第一CPU2控制的第一输入输出接口4、调试处理电路10、调试接口12和未图示的信号处理电路处于非激活状态。

在步骤S16中，施加给控制端子14的电压从0V切换到3V。也就是在将程序存储于第一内部RAM8之后，数据取得电路6被切换到非激活状态。

在步骤S18中，第一CPU2起动，并根据第一内部RAM8所存储的程序，第一CPU2进行规定的信号处理。

在步骤S20中，与第一CPU2所进行的信号处理对应而第一输入输出接口4、调试处理电路10、调试接口12和未图示的信号处理电路被激活。由此，程序开发人员能够使用个人计算机200确认调试处理电路10中的处理结果来进行程序的验证，并且能够经由调试接口12将进行过改良或修改的程序写入到第一内部RAM8。

在步骤S22中，判断针对第一CPU2是否需要初始化处理。初始化处理是在发现程序的缺陷(bug)，并将修改该缺陷的程序写入到内部RAM8之后，再次执行该修改后的程序来进行验证时进行的处理。当不需要初始化时，第一CPU2继续进行规定的信号处理。当需要初始化时，进行初始化处理并转移到步骤S18的第一CPU2的起动处理。此时，在步骤S16中数据取得电路6处于非激活状态，因此与步骤S12时的初始化处理不同，不会从程序存储器118取得程序。第一CPU2根据已存储于第一内部RAM8的程序，开始规定的信号处理。

图3所示的程序处理装置的动作，优选在进行开发中的程序的调试处理时采用。在进行调试处理时，为了检测出所执行的程序中所包含的缺陷，有时重复进行第一CPU2初始化并再次执行程序的处理。此时如果预先使数据取得电路6处于激活状态，则就会进行程序存储器118所存储的程序的取得，无法执行程序直到该取得处理结束。因此，执行程序之前的时间就会变长并调试效率降低。但是，在图3所示的程序处理装置的动作的情况下，步骤S14之后使数据取得电路6非激活，从而能够跳过程序的取得动作，因此能够有效地进行调试处理。

另外，使用调试处理电路10来发现开发中的程序的缺陷，经由调试接口12将修改该缺陷的程序写入到内部RAM8，并再次执行该修改后的程序来进行验证。此时如果预先使数据取得电路6处于激活状态，则就会进行程序存储器118所存储的程序的取得，因此程序存储器118所存储的修改前的程序就会覆盖掉第一内部RAM8所存储的修改程序。但是，在图3所示的程序处理装置的动作的情况下，步骤S14之后使数据取得电路6非激活，从而能够跳过程序的取得动作，因此能够防止覆盖第一内部RAM8中的程序。

在本发明的实施方式中，由于第一程序处理装置具备数据取得电路6，因此能够从第二程序处理装置100取得第一CPU2所需的程序。由此，能够共用连接于第二程序处理装置100的程序存储器118，而在第一程序处理装置1不用另外设置程序存储用的存储器，因此能够实现系统整体的小型化的同时，能够抑制其成本增大。

由于数据取得电路6能够根据施加给控制端子14的电压，控制激活、非激活，因此能够控制来自程序存储器118的数据的取得动作。由此，在进行调试处理时，能够跳过从程序存储器118取得程序的动作，能够提高调试效率。

由于数据取得电路6按照与第一输入输出接口4相同的数据通信方式，从第二输入输出接口104接收程序，因此不需要另外设置用于数据取得电路6的输入输出端子。因此，能够抑制设置于第一程序处理装置1的输入输出端子数目增大，能够抑制第一程序处理装置的芯片尺寸增大。

由于调试接口12构成为例如经由由2根信号线(串行)构成的调试通信线220进行通信，因此能够减少为了调试接口12而设置的输入输出端子的数目。为了调试接口12而设置的输入输出端子，由于作为产品出厂之后不再使用，因此其数目的增加是不理想的事情。但是，在本发明的实施方式中，只要具备2个输入输出端子即可，能够抑制第一程序处理装置1的芯片尺寸增大。

在本发明的实施方式中，控制端子14也可构成为在第一程序处理装置1内自动切换，或者，也可构成为根据由第二程序处理装置100生成的信号进行切换，或者，也可构成为通过从外部输入的信号进行切换。

在本发明的实施方式中，调试处理电路10具有2种模式，但不限于此，也可构成为根据需要设定模式数目。再有，调试通信线220由2根信号线构成，但不限于此，优选根据调试效率的提高与调试接口12的输入输出端子的增加之间的折中关系来设定信号线的根数。

另外，在本发明的实施方式中，与第一程序处理装置1连接的第二程序处理装置100只要是包含第二CPU102的程序处理装置即可，例如也可构成为将未图示的信号处理电路设置在其内部。

Claims

1、一种程序处理装置，具有：

CPU，其被集成在半导体基板上，且执行与程序对应的规定的处理；和

内部存储器，其被集成在半导体基板上，且存储上述程序，并存储由上述CPU执行上述程序而生成的数据；

上述程序处理装置，其特征在于，

还具备：数据取得电路，其被集成在半导体基板上，并从程序存储器取得上述程序且写入到上述内部存储器；

控制端子，其与上述数据取得电路连接，控制是否将上述数据取得电路激活。

2、根据权利要求1所述的程序处理装置，其特征在于，

上述数据取得电路在上述CPU的起动前取得上述程序且写入到上述内部存储器；

上述CPU在将上述程序写入到上述内部存储器后，实施与上述程序对应的上述规定的处理。

3、根据权利要求2所述的程序处理装置，其特征在于，

上述程序处理装置与外部程序处理装置连接，

上述CPU，按照对应于上述程序的执行而与上述数据取得电路相同的数据通信方式，与上述外部程序处理装置进行数据通信。

4、根据权利要求2所述的程序处理装置，其特征在于，

还具有调试处理电路，其监视上述程序所包含的至少一个变量，实施与监视结果对应的处理。

5、根据权利要求1所述的程序处理装置，其特征在于，上述数据取得电路，在向上述控制端子输入了用于激活上述数据取得电路的信号后，将上述程序写入到上述内部存储器。

6、根据权利要求5所述的程序处理装置，其特征在于，

上述程序处理装置与外部程序处理装置连接，

7、权利要求4所述的程序处理装置，其特征在于，

还具有调试接口，其与对上述调试处理电路中的处理结果进行监视的调试工具连接，使上述程序处理装置和上述调试工具以串行数据进行通信。

8、一种程序处理方法，在程序处理装置中执行程序，以进行规定的处理，上述程序处理装置具有与外部程序处理装置连接的数据取得电路，控制是否将上述数据取得电路激活，

上述程序处理方法包括：

起动步骤，起动上述程序处理装置；

程序取得步骤，上述数据取得电路从上述外部程序处理装置取得上述程序；

非激活步骤，在上述程序取得步骤之后，通过上述控制端子使上述数据取得电路非激活；和

程序执行步骤，在上述程序处理装置中执行上述程序，

并且，上述程序执行步骤包括：监视上述程序所包含的至少一个变量，实施与监视结果对应的处理的调试步骤。