CN100594667C - 串叠放大器连接电路 - Google Patents

串叠放大器连接电路 Download PDF

Info

Publication number
CN100594667C
CN100594667C CN200610121370A CN200610121370A CN100594667C CN 100594667 C CN100594667 C CN 100594667C CN 200610121370 A CN200610121370 A CN 200610121370A CN 200610121370 A CN200610121370 A CN 200610121370A CN 100594667 C CN100594667 C CN 100594667C
Authority
CN
China
Prior art keywords
field
effect transistor
electrode
resistance
cascode circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610121370A
Other languages
English (en)
Other versions
CN1921295A (zh
Inventor
天清宗山
松塚隆之
井上晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1921295A publication Critical patent/CN1921295A/zh
Application granted granted Critical
Publication of CN100594667C publication Critical patent/CN100594667C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明旨在得到一种能够抑制从最优工作电容发生偏离并且能够降低制造成本的串叠放大器连接电路。它是以串叠放大方式连接有2个场效应晶体管(以下记作“FET”)的串叠放大器连接电路，具有：源极接地的第1FET；源极与第1FET的漏极连接的第2FET；阳极与第1FET的源极连接且阴极与第2FET的栅极连接的肖特基势垒二极管。

Description

串叠放大器连接电路
技术领域
本发明涉及主要在800MHz以上的高频带使用的串叠放大器连接电路(cascode circuit)。
背景技术
以串叠放大器方式连接具有肖特基结栅极的2个场效应晶体管(以下，记作“FET”)的串叠放大器连接电路，被用于高频带使用的高频发放大电路之中。
图11是表示现有的串叠放大器连接电路的电路图。串叠放大器连接电路具有源极接地的第1FET1、源极与第1FET1的漏极连接的第2FET2、连接在第1FET1的源极和第2FET2的栅极之间的电容器3、连接在第2FET2的漏极和第2FET2的栅极之间的电阻4、在第1FET1的源极和第2FET2的栅极之间与电容器3并联连接的电阻5。
而且，对电容器3的电容C1和用于决定第2FET2的栅极电位的电阻4、5的电阻值R1、R2进行最优化，由此，与单一的FET的情况相比，耐压变为2倍，能够获得2倍左右的输出、增益(例如，参照专利文献1)。
此外，为了降低成本以及减少数GHz以上的高频带的电路损耗，采用同时制作电阻、电容、匹配线路等的MMIC(Microwave MonolithicIC：微波单片集成电路)是有效的。因此，在现有的串叠放大器连接电路中，采用MIM(Metal-Insulator-Metal：金属-绝缘体-金属)电容作为电容器3。
图12是表示MIM结构的剖视图，图13是其平面图。在形成于半导体衬底5上的底层布线6和上层布线8之间，形成由SiO2或SiNX等构成的布线间绝缘膜7。而且，上层布线8的一端接地、下层布线6的一端与第2FET2的栅极连接。
此外，将电阻形成为将晶体管的有源层配置成线路状的注入电阻或外延电阻。图14是表示外延电阻的立体图。在沟道11上形成肖特基层12，在其上形成欧姆接触用的被高掺杂成n型的高浓度掺杂半导体层13。虽然该高浓度掺杂半导体层13的电阻值是由其掺杂浓度来决定的，然而，通常薄层电阻是100Ω/左右非常低的电阻。
〔专利文献1〕特开2005-33650号公报(日本专利公开公报)
电容器3的电容C1的最优值可由以下的公式1得知。
C 1 = Cgs 1 2 gmRL - 1 (公式1)
这里，Cgs是栅极、源极间电容、gm是互导、RL是外部负载(固定)。其中，随着晶体管有源层的偏差而发生变化的参数是Cgs以及gm。Cgs大致由动作时的耗尽层宽度来决定，然而，gm不仅与耗尽层宽度有关，而且与有源层的层浓度Ns或夹断电压Vp也相关。
此外，作为晶体管特性的偏差的主要原因有，注入过程或外延层的叠层等的动作层形成过程的偏差、以及栅电极等的形成或表面处理等的器件形成过程的偏差，然而，一般后者引起的偏差较多，并且变化量也大。特别地，关于栅电极的形成，由于肖特基结对过程敏感，因此，肖特基势垒电位差Φb等的肖特基特性参数容易随着过程的状况发生变化，对晶体管特性产生较大影响。
在表1中示出针对Φb的值的gm和Cgs的值的模拟结果。
表1
  Φb   gm   Cgs
  0.75eV   0.36S/mm   12pF
  0.55eV   0.36S/mm   10pF
其中，根据低噪声HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)结构按照器件模拟进行计算，并且，设栅极宽度Wg为1mm、设栅极、源极间电压Vgs为-0.3V、设漏极电压Vd为2V。此外，Vgs＝-0.3V是gm几乎为最大的电压。此外，Vgs＝-0.3V以及Vd＝2V是高增益的低噪声HEMT中广泛使用的电压区域。
根据上述模拟结果可知，即使Φb变化，gm也几乎不变，仅Cgs变化。根据该结果，根据公式1，C1的最优电容值与Cgs对应地变化。然而，MIM电容不与Cgs对应地发生变化。因此，存在如下问题：由于晶体管的Cgs在晶片面内、晶片之间以及批之间偏差C1的最优值发生变化的情况下，MIM电容会偏离C1的最优值。
此外，为了形成MIM电容，必须形成底层布线、布线间绝缘膜以及上层布线，由于分别伴有转印步骤，因此，必要的掩模的枚数增加，步骤也有可能增加数十个步骤以上。而且，在形成MIM电容的情况下，为了使电容值稳定，必须将布线间绝缘膜厚度作成数百nm左右的厚膜。因此，布线间距离变宽，同一面积下的电容值降低。因此，由于必须要增大图案面积，故芯片面积增加，每枚晶片的芯片数目会减少。其结果是，存在制造成本增加的问题。
发明内容
本发明是为了解决上述的问题而提出的，其目的在于，得到一种可抑制偏离最优工作电容并且能够降低制造成本的串叠放大器连接电路。
本发明的串叠放大器连接电路是以串叠放大方式连接2个场效应晶体管(以下记作“FET”)的串叠放大器连接电路，具有：源极接地的第1FET；源极与第1FET的漏极连接的第2FET；阳极与第1FET的源极连接且阴极与第2FET的栅极连接的肖特基势垒二极管。根据以下的内容可以明了本发明的其他特征。
如本发明那样，通过采用肖特基势垒二极管作为电容，能够采用与晶体管同时且接近地形成的有源层来形成电容。因此，相对有源层的浓度偏差，电容C1与晶体管的Cgs同向发生变化。因此，能够抑制偏离最优工作电容。
此外，由于在晶体管的形成步骤中也能够形成肖特基势垒二极管，因此，步骤数目不会增加。而且，由于对应于该布线间绝缘膜的肖特基势垒二极管的耗尽层比MIM电容的布线间绝缘膜薄，因此，能够减小图案面积。由此，能够降低制造成本。
附图说明
图1是表示本发明的实施方式1的串叠放大器连接电路的电路图。
图2是表示本发明的实施方式1的串叠放大器电路的肖特基势垒二极管的剖视图。
图3是表示本发明的实施方式1的串叠放大器连接电路的肖特基势垒二极管的平面图。
图4是表示本发明的实施方式2的串叠放大器连接电路的电路图。
图5是表示本发明的实施方式2的串叠放大器连接电路的肖特基势垒二极管的平面图。
图6是表示本发明的实施方式3的串叠放大器连接电路的肖特基势垒二极管的剖视图。
图7是表示本发明的实施方式3的串叠放大器连接电路的肖特基势垒二极管的平面图。
图8是表示本发明的实施方式4的的串叠放大器连接电路的肖特基势垒二极管的剖视图。
图9是表示本发明的实施方式5的串叠放大器连接电路的肖特基势垒二极管的剖视图。
图10是表示本发明实施方式6的串叠放大器连接电路的电阻的立体图。
图11是表示现有的串叠放大器连接电路的电路图。
图12是表示MIM结构的剖视图。
图13是表示MIM结构的平面图。
图14是表示外延电阻的立体图。
符号说明
1第1FET
2第2FET
3电容器
4，5，27电阻
11沟道
12肖特基层
13高浓度掺杂半导体层
14有源层
21肖特基势垒二极管
22阳极电极
23阴极电极
31高电阻金属膜
32低电阻金属膜
具体实施方式
实施方式1
本发明实施方式1的串叠放大器连接电路是以串叠放大器方式连接了2个场效应晶体管(以下，记作“FET”)的串叠放大器连接电路，如图1所示，具有：源极接地的第1FET1；源极与第1FET1的漏极连接的第2FET2；阳极与第1FET1的源极连接并且阴极与第2FET2的栅极连接的肖特基势垒二极管21；连接在第2FET2的漏极和第2FET2的栅极之间的电阻4(第1电阻)；在第1FET1的源极和第2FET2的栅极之间与肖特基势垒二极管21并联连接的电阻5(第2电阻)。此外，第1FET1的栅极、第1FET1的源极、以及第2FET2的漏极分别作为串叠放大器连接电路的栅极、源极以及漏极发挥作用。
图2是表示本发明实施方式1的串叠放大器连接电路的肖特基势垒二极管的剖视图，图3是其平面图。在半导体衬底(未图示)上形成沟道11。而且，在沟道11上形成作为n型半导体层的肖特基层12，在肖特基层12上形成作为n+型半导体层的高浓度掺杂半导体层13。由这些沟道11、肖特基层12以及高浓度掺杂半导体层13构成有源层14。通过在半导体衬底上进行外延生长或在半导体衬底中掺杂杂质来形成这些有源层。
此外，在肖特基层12上肖特基接合阳极电极22，在高浓度掺杂半导体层13上欧姆接合阴极电极23。在电路整体中该阳极电极22形成在源极(接地)侧，并通过布线24接地。此外，与阳极电极22分离地形成阴极电极23，并通过布线25使阴极电极23与第2FET2的栅极连接。
由扩展到沟道11内的耗尽层26的形状来决定Cgs。虽然耗尽层26的形状主要依赖于有源层的设计，但是，多少也依赖于平面图案的形状。可通过调整阳极电极22的面积得到所希望的初始电容。
本实施方式的串叠放大器连接电路能够采用与晶体管同时接近地形成的有源层来形成电容。因此，相对于有源层的浓度偏差，肖特基势垒二极管21的电容C1与晶体管的Cgs同向变化。因此，能够抑制从C1的最优值的偏离。
此外，能够与晶体管的栅电极同时形成阳极电极，并且，与源极、漏极电极同时形成阴极电极。由此，由于在晶体管的形成步骤中也能够形成肖特基势垒二极管，故不会增加步骤数目。而且，组合肖特基势垒二极管的肖特基层12内的耗尽层和沟道11内的耗尽层26后的部分对应于MIM电容的布线间绝缘膜，但是，由于它比该布线间绝缘膜薄，因此，能够减小图案面积。因此，能够降低制造成本。
此外，可省略肖特基层12，这种情况下，耗尽层从肖特基结部分开始直接扩展。此外，对于以串叠放大器方式连接有n(3以上的正整数)个FET的串叠放大器连接电路，也能够应用本发明。此情况下，串叠放大器连接电路具备：源极接地的第1FET；源极与第m-1FET的漏极连接的第mFET，其中m为2～n的正整数；阳极与所述第1FET的源极连接且阴极与所述第mFET的栅极连接的第m-1的肖特基势垒二极管。
实施方式2
图4是表示本发明实施方式2的串叠放大器连接电路的电路图。在该电路中，除实施方式1的结构之外，与肖特基势垒二极管21串联地设置电阻27。通过设置该电阻27，串叠放大器连接电路的动作稳定。
图5是表示本发明实施方式2的串叠放大器连接电路的肖特基势垒二极管的平面图。对与图3相同的结构要素赋予相同的序号并省略其说明。与实施方式1不同，在阳极电极22和阴极电极23之间有源层14的宽度变窄。由此，形成作为与肖特基势垒二极管21串联连接的电阻27，即外延电阻。该电阻27的电阻值R3依赖于有源层14的收缩的形状。
实施方式3
图6是表示本发明实施方式3的串叠放大器连接电路的肖特基势垒二极管的剖视图，图7是其平面图。该肖特基势垒二极管具有肖特基接合在肖特基层12上的阴极电极23。即，与实施方式1不同，并不将阴极电极23欧姆接合在有源层上，而是进行肖特基接合，串联连接反向的2个肖特基势垒二极管。
当半导体侧比电极侧电位高的情况下，肖特基结几乎没有电流流过，并且，作为耗尽层的电容发挥作用，与此相对，当电极侧比半导体侧电位高的情况下，肖特基结流过较大的正向电流，并且，作为电阻发挥作用。因此，肖特基接合在肖特基层12上的阴极电极23作为与肖特基势垒二极管21串联连接的电阻27发挥作用。该电阻27的电阻值R3依赖于阴极电极23的面积。
实施方式4
图8是表示本发明实施方式4的串叠放大器连接电路的肖特基势垒二极管的剖视图。阳极电极22由肖特基接合在肖特基层12上的高电阻金属膜31和形成在该高电阻金属膜31上的低电阻金属膜32构成。
然而，阳极电极22可以是在低电阻金属膜中插入高电阻金属膜或薄的绝缘膜，也可以仅由高电阻金属膜形成。即，阳极电极22在至少一部分具有由电阻值比构成第1FET1以及第2FET2的源极、漏极电极的物质高的物质构成的膜。
该高电阻金属膜31作为与肖特基势垒二极管21串联连接的电阻27发挥作用。而且，其电阻值R3由高电阻金属膜31的电阻率、膜厚以及形状决定。
实施方式5
对于高频FET，当作成高输出放大器的情况下，温度上升成为问题。Au、Ag、Cu等的低电阻金属一般高温可靠性低，比较容易与半导体层发生反应。因此，在形成栅电极等时，将钨合金等的高温可靠性高的高电阻金属作为势垒金属插入到半导体层和低电阻金属层之间。这种情况下，势垒金属与半导体层相接触，形成肖特基结。一般地，作为势垒金属使用的金属的电阻率高，然而，可通过重复叠层低电阻金属来降低电阻提高晶体管特性。
因此，在本实施方式中，首先，在与第1FET1以及第2FET2的栅电极相同的步骤中，形成图8所示的肖特基接合在肖特基层12上的高电阻金属膜31和在高电阻金属膜31上比高电阻金属膜31电阻低的低电阻金属膜32。此后，如图9所示，通过除去低电阻金属膜32的全部或一部分形成阳极电极22。该高电阻金属膜31作为与肖特基势垒二极管21串联连接的电阻27发挥作用。
实施方式6
若图1的电阻4、5的电阻值低，则会流过较大的旁路电流，效率显著下降。因此，电阻4、5通常必须在1KΩ以上。若在用外延电阻或注入电阻形成电阻4、5的情况下，由于薄层电阻低，因此，为了确保足够的电阻值，必须要将电阻做得长。由此，存在芯片尺寸增大、制造成本增大的问题。
因此，如图10所示，除去高浓度掺杂半导体层13的一部分形成电阻4、5，该高浓度掺杂半导体层13形成在沟道11上并且包含比沟道11更高浓度的杂质。
如此，除去低电阻的高浓度掺杂半导体层13的一部分，由此，由于大部分电流流过沟道11，因此，能够使得薄层电阻值大幅度增加(10倍左右)。因此，也能够将实质的电阻长度减少至1/10左右，故能够显著抑制芯片尺寸的增大。
此外，在图10中，形成有栅电极33，然而，这是在工艺流程上不得不形成栅电极33的情况，也能够省略电极33。此外，形成栅电极33的情况下，若使栅电极33与电阻两端的电极耦合，则电流会流过栅电极33，因此，栅电极33必须是浮置的。

Claims (8)

1.一种串叠放大器连接电路，其特征在于，以串叠放大方式连接2个场效应晶体管，具备：
栅极与输入端连接、源极接地的第1场效应晶体管；
漏极与输出端连接、源极与所述第1场效应晶体管的漏极连接的第2场效应晶体管；以及
阳极与所述第1场效应晶体管的源极连接并且阴极与所述第2场效应晶体管的栅极连接的肖特基势垒二极管。
2.一种串叠放大器连接电路，其特征在于，以串叠放大方式连接n个场效应晶体管，n为大于等于3的正整数，具备：
栅极与输入端连接、源极接地的第1场效应晶体管；
第n场效应晶体管的漏极与输出端连接、源极与第m-1场效应晶体管的漏极连接的第m场效应晶体管，其中，m为2-n的正整数；以及
阳极与所述第1场效应晶体管的源极连接并且阴极与所述第m场效应晶体管的栅极连接的第m-1肖特基势垒二极管。
3.如权利要求1所述的串叠放大器连接电路，其特征在于，
所述肖特基势垒二极管具有肖特基接合在有源层上的阳极电极和欧姆接合在有源层上的阴极电极。
4.如权利要求3所述的串叠放大器连接电路，其特征在于，
在所述阳极电极和所述阴极电极之间，所述有源层的宽度变窄。
5.如权利要求1所述的串叠放大器连接电路，其特征在于，
所述肖特基势垒二极管具有肖特基接合在有源层上的阳极电极和肖特基接合在所述有源层上的阴极电极。
6.如权利要求3所述的串叠放大器连接电路，其特征在于，
所述阳极电极在至少一部分上具有由电阻值比构成所述第1场效应晶体管以及所述第2场效应晶体管的源极、漏极电极的物质高的物质构成的膜。
7.如权利要求3所述的串叠放大器连接电路，其特征在于，
在形成肖特基接合在所述有源层上的高电阻金属膜和在所述高电阻金属膜上形成电阻比所述高电阻金属膜低的低电阻金属膜之后，除去所述低电阻金属膜的全部或一部分，由此，同时形成所述第1场效应晶体管以及所述第2场效应晶体管的栅极电极。
8.如权利要求1所述的串叠放大器连接电路，其特征在于，
进一步具有：连接在所述第2场效应晶体管的漏极和所述第2场效应晶体管的栅极之间的第1电阻；在所述第1场效应晶体管的源极和所述第2场效应晶体管的栅极之间与所述肖特基势垒二极管并联连接的第2电阻，
除去高浓度掺杂半导体层的一部分来形成所述第1电阻以及所述第2电阻，该高浓度掺杂半导体层形成在沟道上并且包含比所述沟道更高浓度的杂质。
CN200610121370A 2005-08-22 2006-08-21 串叠放大器连接电路 Active CN100594667C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005239524A JP5211421B2 (ja) 2005-08-22 2005-08-22 カスコード接続回路
JP2005239524 2005-08-22

Publications (2)

Publication Number Publication Date
CN1921295A CN1921295A (zh) 2007-02-28
CN100594667C true CN100594667C (zh) 2010-03-17

Family

ID=37766666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610121370A Active CN100594667C (zh) 2005-08-22 2006-08-21 串叠放大器连接电路

Country Status (4)

Country Link
US (1) US7342453B2 (zh)
JP (1) JP5211421B2 (zh)
CN (1) CN100594667C (zh)
TW (1) TWI298199B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004056435A1 (de) * 2004-11-23 2006-06-01 Universität Stuttgart Leistungsverstärker zum Verstärken von Hochfrequenz(HF)-Signalen
US7411454B1 (en) * 2007-01-19 2008-08-12 Chattin Daniel A Electron turbulence damping circuit for a complimentary-symmetry amplification unit
US20090050999A1 (en) * 2007-08-21 2009-02-26 Western Lights Semiconductor Corp. Apparatus for storing electrical energy
KR101040859B1 (ko) * 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN104769840A (zh) * 2012-11-09 2015-07-08 三菱电机株式会社 共源共栅放大器
US9496207B1 (en) 2015-06-19 2016-11-15 Semiconductor Components Industries, Llc Cascode semiconductor package and related methods
US11325370B2 (en) 2018-05-15 2022-05-10 Hewlett-Packard Development Company, L.P. Fluidic die with low voltage monitoring circuit including high voltage tolerant transistor
US11211484B2 (en) 2019-02-13 2021-12-28 Monolithic Power Systems, Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
US11088688B2 (en) 2019-02-13 2021-08-10 Logisic Devices, Inc. Configurations of composite devices comprising of a normally-on FET and a normally-off FET
JP7272127B2 (ja) * 2019-06-13 2023-05-12 富士電機株式会社 抵抗素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230381A (ja) * 1985-07-31 1987-02-09 Fujitsu Ltd 電界効果型トランジスタの製造方法
JP3087278B2 (ja) * 1989-12-26 2000-09-11 日本電気株式会社 モノリシック集積回路素子
JP3161721B2 (ja) * 1990-10-19 2001-04-25 株式会社日立製作所 増幅回路及びディスプレイ装置
JPH08264762A (ja) * 1995-03-28 1996-10-11 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2002026276A (ja) * 2000-07-06 2002-01-25 Mitsubishi Electric Corp 高周波用半導体素子と半導体装置、およびその製造方法
JP4239546B2 (ja) * 2002-10-08 2009-03-18 日本電気株式会社 電子回路
JP4262545B2 (ja) * 2003-07-09 2009-05-13 三菱電機株式会社 カスコード接続回路及びその集積回路

Also Published As

Publication number Publication date
JP5211421B2 (ja) 2013-06-12
TW200727451A (en) 2007-07-16
JP2007059433A (ja) 2007-03-08
CN1921295A (zh) 2007-02-28
US20070040226A1 (en) 2007-02-22
US7342453B2 (en) 2008-03-11
TWI298199B (en) 2008-06-21

Similar Documents

Publication Publication Date Title
CN100594667C (zh) 串叠放大器连接电路
US10629621B2 (en) Butted body contact for SOI transistor
US7126193B2 (en) Metal-oxide-semiconductor device with enhanced source electrode
US5965912A (en) Variable capacitor and method for fabricating the same
US20060267047A1 (en) Hetero-junction bipolar transistor and manufacturing method of the same
US6531746B2 (en) Semiconductor device with high-speed switching circuit implemented by MIS transistors and process for fabrication thereof
CN102299151B (zh) 具有异质结双极晶体管和场效应晶体管的半导体器件
KR102544772B1 (ko) 조절 가능한 터널링 전계 효과 트랜지스터 유사 저항을 포함하는 증폭기 및 관련된 장치
US20170338251A1 (en) Butted Body Contact for SOI Transistor
KR100503937B1 (ko) 반도체장치
US7667499B2 (en) MuGFET circuit for increasing output resistance
KR101697720B1 (ko) 연속적인 웰 디커플링 커패시터를 위한 시스템 및 방법
EP0811249B1 (en) Emitter ballast bypass for radio frequency power transistors
US9123766B2 (en) Transistor and method of manufacturing a transistor
JP2002343960A (ja) 半導体装置
US20230128785A1 (en) Body-Source-Tied Transistor
US11158624B1 (en) Cascode cell
KR100778355B1 (ko) 캐스코드 접속회로
US20210336025A1 (en) Field-Effect Transistor
US20220293790A1 (en) Asymmetric Halo-Implant Body-Source-Tied Semiconductor-On-Insulator (SOI) Device
Hsieh et al. Enhancement and depletion-mode pHEMT using 6 inch GaAs cost-effective production process
CN111418061A (zh) 用作rc滤波器的单个电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Mitsubishi Electric Corp.

TR01 Transfer of patent right