CN100587496C - 传输电路、探针板、探针卡、半导体检查装置及制造方法 - Google Patents

传输电路、探针板、探针卡、半导体检查装置及制造方法 Download PDF

Info

Publication number
CN100587496C
CN100587496C CN200710101932A CN200710101932A CN100587496C CN 100587496 C CN100587496 C CN 100587496C CN 200710101932 A CN200710101932 A CN 200710101932A CN 200710101932 A CN200710101932 A CN 200710101932A CN 100587496 C CN100587496 C CN 100587496C
Authority
CN
China
Prior art keywords
mentioned
contact terminal
wiring
electrode
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710101932A
Other languages
English (en)
Other versions
CN101074970A (zh
Inventor
春日部进
森照享
成塚康则
中条德男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101074970A publication Critical patent/CN101074970A/zh
Application granted granted Critical
Publication of CN100587496C publication Critical patent/CN100587496C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

提供一种探针板中的传输电路，该探针板的布线采用部分除去了夹着绝缘层(70)的信号布线(71)正下方的接地布线(72)的布线结构，信号布线和接地布线形成为放射状图案。还提供一种使用了该探针板的探针卡、使用了该探针卡的半导体装置的检查方法(制造方法)以及高频特性良好的连接用薄板。

Description

传输电路、探针板、探针卡、半导体检查装置及制造方法
技术领域
本发明涉及适用于传输电路、连接用薄板、探针板、探针卡、半导体检查装置及半导体装置的制造方法的有效的技术。
背景技术
图18中，以作为代表性的半导体装置的出厂状态的封装产品、芯片对及CSP为例，示出了例如半导体装置的制造技术中，在晶片上形成了半导体元件电路之后进行的半导体装置制造工序中的主要检查工序的流程一例。
在半导体装置的制造工序中，如图18所示地大致执行以下3种检查。首先是在晶片上形成了半导体元件电路及电极的晶片状态下进行的、掌握导通状态及半导体元件的电气信号工作状态的晶片检查；接着是使半导体元件在高温或高施加电压等的状态下筛选出不稳定的半导体元件的老化检查；然后是在半导体装置出厂前掌握产品性能的筛选检查。
在晶片的表面上设置有多个半导体装置(芯片)，将其裁切成单个供使用。裁切成单个的半导体装置在其表面并排设置有多个电极。为了在工业上大量生产这样的半导体装置，在检查其电气特性时，目前使用由从探针卡斜伸出的钨针构成的探头所构成的连接装置(以下称之为“现有技术1”)。用这种连接装置进行的检查中，目前使用利用了探头弯曲产生的接触压力来摩擦电极而取得接触，检查其电气特性的方法。
近年来随着半导体元件的高密度化，制造半导体时的检查工序中检查用的探头不断窄间距且多探针化，希望开发使用了下述连接装置的半导体元件的检查装置：该连接装置能够在半导体元件的电极与检查电路之间传输高速电信号，在检查实际动作的工序中能够对窄间距多引线的半导体元件进行检查，而且能够防止对半导体元件造成损伤。因此，作为传输高速信号的传输电路，一般使用利用了探针板的方法，该探针板是通过在形成于绝缘层上的信号布线的对置面上形成接地层而形成微带传输线路的光刻蚀技术制成的。
随着半导体元件的高密度化，窄间距化进一步发展，作为能够检查需要高速信号的动作试验时的半导体元件的特性的检查方法和检查装置，有非专利文献1(1988年度ITC(国际测试大会)演讲论文集(601页～607页)中记载的技术。图15是该技术的结构概略图，图16是该技术的主要部分放大立体图。在此使用的导体检查用的探头是，利用光刻蚀技术在柔性绝缘膜40的上表面形成布线41，在绝缘膜40的下表面形成接地层44，将在与被检查对象的半导体的电极相对应的位置设置的绝缘膜40的通孔42中通过电镀形成了半球状的凸起43的结构作为接触端子使用。该技术是利用板簧46使凸起43与检查对象的半导体元件的电极摩擦进行接触，使在绝缘膜40的表面形成的布线41和穿过布线基板45同检查电路(未图示)连接的凸起43进行信号的交换来进行检查的方法。
而且，还有非专利文献2(カスケ一ド·マイク口テツク公司的产品介绍(PYRA MIDDS-0497-J0997-0502)中记载的技术。图17是其布线结构的示意图。这是一种在形成有布线47的绝缘层(图中省略)的对置面上的该布线的正下方部分，形成线宽较宽的接地布线48以及与该接地布线重叠的格子状图案的接地层48a的方法。
但是，在半导体装置的制造技术中，希望开发使用了能够在窄间距多引线的半导体元件的电极与检查电路之间传输高速电信号且能够进行实际动作检查的连接装置的半导体元件的检查装置，或者能够传输高速电信号的连接薄板(插入物)。因此，从这种观点出发，对上述技术进行了研究。
现有技术的由钨针构成的探头和形成了上述半球形凸起的探头中，使接触端子同在铝电极或焊锡电极等的材料表面生成氧化物的被接触材料摩擦，通过摩擦掉电极材料表面的氧化物使来与其下面的金属导体材料接触，这样确保接触。结果，通过用接触端子摩擦电极产生电极材料的碎片，成为布线之间短路或产生异物的原因，并且，由于使探头一边向电极施加数百mN以上的负载一边进行摩擦而确保接触，因此经常给电极带来损伤。
如上所述，图15、图16和图17所示的将通过电镀在铜线的一部分形成的凸起作为探头的方法，由于凸起的顶端平坦或为半球形，因此对于在铝电极或钎焊电极等的材料表面生成氧化物的被接触材料的接触阻力不稳定，需要使接触时的负载在数百mN以上。但是，接触时的负载过大又存在问题。即，随着半导体元件的高集成化，为了在半导体元件的表面形成高密度多引脚、窄间距的电极，多数情况下在电极的正下方形成有多个有源元件或细微的布线，如果检查半导体元件时探头对电极的接触压力过大，则有对电极及其正下方的有源元件和布线造成损伤的危险，因此探测时需要严格注意控制动作，有招致生产能力降低的可能。
再者，由于考虑到凸起的形状等产生不均，为了使接触不完全的凸起充分接触，整体上需要大的接触压力，在一部分存在接触压力过大的问题。因此，除了接触端子需要有能够贯穿接触对象的材料表面的氧化物等、能够确保稳定的接触特性的形状外，为了在推压探针板时确实地与接触对象的电极接触，还需要具有柔软性的探针板。
图15、图16所示的在绝缘层的下表面形成了接地层的微带传输(micro strip)式薄板中，绝缘层厚度例如为12.5μm的情况下，为了将阻抗调整到50Ω，布线宽度为25μm左右，信号布线的表面积变小，布线的表面积越小，受高速输送信号的表面效应的影响，形状造成的损失越大，或者由于在绝缘层的整个下表面形成金属接地层，这样有损于探针板的柔软性，难以确保稳定的接触。
图17所示的在绝缘层的一个面上形成了格子形状的接地层的探针板中，虽然能够确保一定程度的探针板的柔软性，但与上述例一样存在为了调整阻抗而布线宽度窄、损失大的问题。
发明内容
本发明就是要提供一种探针板或连接薄板，具有不会给被接触对象的电极凸起带来损伤、能够多点且高密度地接触的接触端子，传输特性好且具有柔软性。
并且，本发明还要提供一种探针板或连接薄板，即使在厚度薄的绝缘膜中也能够将进行了阻抗匹配的信号布线的宽度设计得比较宽，能实现高速传输用电路，减小了高速传输信号的损失。
本发明的新的特征应该能够从本说明书的描述和附图中了解。
如果简单说明在本申请中公开的发明中的代表性的内容概要，则如下所述。
(1)一种传输电路，其布线结构是，具备：绝缘层；在上述绝缘层的第一面形成的具有一定宽度的信号布线；和在上述绝缘层的与第一面对置的第二面形成的具有一定宽度的接地布线，在与上述第一面中的形成有上述信号布线的任意区域对应的上述第二面的区域，没有形成上述接地布线，上述信号布线和上述接地布线形成为放射状图案。
(2)一种传输电路，其布线结构是，具有在绝缘层的上表面形成的信号布线和在上述绝缘层的下表面形成的接地布线，将夹着上述绝缘层的上述信号布线正下方的上述接地布线部分除去；上述信号布线和上述接地布线形成为放射状图案。
(3)在如(2)所述的传输电路中，在上述放射状图案的接地布线的途中设置有使接地布线互相导通的1个或多个布线。
(4)在如(1)～(3)中任一项所述的传输电路中，上述接地布线形成了2根接地布线，该2跟接地布线相隔上述信号布线的宽度以上的间隔，并且宽度比上述信号布线的宽度的2倍窄。
(5)在如(1)～(3)中任一项所述的传输电路中，上述信号布线由2根一组的差动布线构成；在上述2根一组的差动布线的布线之间的正下方设有1根接地布线，在上述2根一组的差动布线外侧的下面分别设置有接地布线。
(6)在如(5)所述的传输电路中，上述2根一组的差动布线的间隔是上述差动布线的宽度以上；上述接地布线由宽度比上述差动布线的宽度的2倍窄的接地布线形成。
(7)一种探针板，具有：晶片电极连接用接触端子，以在晶片上形成的半导体元件的电极的排列为基准配置；布线，从上述晶片电极连接用接触端子引出；以及基板连接用接触端子，与上述布线电连接；上述布线是(1)～(6)中的任一项所述的传输电路。
(8)在如(7)所述的探针板中，上述晶片电极连接用接触端子是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的。
(9)在如(7)所述的探针板中，上述晶片电极连接用接触端子和上述基板连接用接触端子两者都是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的。
(10)一种探针卡，具有：晶片电极连接用接触端子，与设在晶片上的电极接触；布线，从上述晶片电极连接用接触端子引出；基板连接用接触端子，与上述布线电连接；以及多层布线基板，具有与上述基板连接用接触端子电连接的电极；上述布线是(1)～(6)中的任一项所述的传输电路。
(11)在如(10)所述的探针卡中，上述晶片电极连接用接触端子是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的棱锥形或棱锥台形的端子。
(12)一种半导体检查装置，具有：承载晶片的试样台；晶片电极连接用接触端子，与在上述晶片上形成的半导体元件的电极接触；以及探针卡，与检查上述半导体元件的电气特性的测试装置电连接；
上述探针卡具有：晶片电极连接用接触端子，与设于上述晶片上的电极接触；布线，从上述晶片电极连接用接触端子引出；基板连接用接触端子，与上述布线电连接；以及多层布线基板，设有与上述基板连接用接触端子电连接的电极；上述布线是(1)～(6)中任一项所述的传输电路。
(13)在如(12)所述的半导体检查装置中，上述晶片电极连接用接触端子和上述基板连接用接触端子这两者或其中的一个接触端子，是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的棱锥形或棱锥台形的端子。
(14)一种半导体装置的制造方法，具有以下工序：在晶片中制作电路形成半导体元件的工序；检查上述半导体元件的电气特性的工序；切割上述晶片分割成各个上述半导体元件的工序；在检查上述半导体元件的电气特性的工序中，使用具有探针板和多层布线基板的探针卡检查上述半导体元件，上述探针板具有与上述半导体元件的电极接触的晶片电极连接用接触端子、从上述晶片电极连接用接触端子引出的布线、与上述布线电连接的基板连接用接触端子，上述多层布线基板具有与上述基板连接用接触端子电连接的电极；上述布线(1)～(6)中任一项所述的传输电路。
(15)一种半导体装置的制造方法，具有以下工序：在晶片中制作电路形成半导体元件的工序，用树脂密封上述晶片的工序，检查在上述被密封的晶片中形成的半导体元件的电气特性的工序；
在检查上述半导体元件的电气特性的工序中，使用具有探针板和多层布线基板的探针卡检查上述半导体元件，上述探针板具有与上述半导体元件的电极接触的晶片电极连接用接触端子、从上述晶片电极连接用接触端子引出的布线、与上述布线电连接的基板连接用接触端子，上述多层布线基板具有与上述基板连接用接触端子电连接的电极；上述布线是(1)～(6)中任一项所述的传输电路。
(16)如(14)或(15)所述的半导体装置的制造方法，上述晶片电极连接用接触端子和上述基板连接用接触端子这两者或其中的一个接触端子是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的棱锥形或棱锥台形的端子。
(17)一种连接用薄板，具有：第1电极连接用接触端子，与设在第1接触对象物上的电极接触；第2电极连接用接触端子，与设在第2接触对象物上的电极接触；以及布线，从上述第1电极连接用接触端子引向上述第2电极连接用接触端子；上述布线是(1)～(6)中的任一项所述的传输电路。
(18)在如(17)所述的连接用薄板中，上述第1电极连接用接触端子和上述第2电极连接用接触端子这两者或其中的一个接触端子，是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的。
本发明的上述及其他组成、特性和优点，通过以下的参照附图的本发明的优选实施方式的详细描述将变得更加明了。
附图说明
图1(a)是表示本发明的实施方式中的排列了半导体元件(芯片)的被接触对象即晶片的立体图；图1(b)是表示本发明的实施方式中的半导体元件(芯片)的立体图。
图2(a1)是本发明的实施方式中的本发明涉及的单信号布线方式的传输电路图案的基本结构图；图2(a2)是图2(a1)的电力线的示意图；图2(b1)是本发明的实施方式中在信号布线的正下方形成了接地布线的基本结构图；图2(b2)是图2(b1)的电力线的示意图；图2(c1)是本发明的实施方式中的微带传输的基本结构图；图2(c2)是图2(c1)的电力线的示意图。
图3(a1)是本发明的实施方式中本发明涉及的差动信号布线方式的传输电路图案的基本结构图；图3(a2)是图3(a1)的电力线的示意图；图3(b1)是本发明的实施方式中的微带传输的差动信号布线的基本结构图；图3(b2)是图3(b1)的电力线的示意图。
图4(a)是表示本发明的实施方式中本发明涉及的探针板的一例的俯视概略图；图4(b)是表示形成了接触端子的图2(a1)的单信号布线方式的探针板结构的一例的主要部分立体图；图4(c)是形成了接触端子的图3(a1)的差动布线方式的探针板结构的一例的主要部分立体图。
图5(a)是表示本发明的实施方式中的本发明涉及的单信号布线方式的传输电路图案与现有技术的微带传输方式的通过特性的测量结果的一例的图；图5(b)是使用了本发明涉及的单信号布线方式的传输电路图案的探针板的传输波形测量结果的一例；图5(c)是使用了本发明涉及的差动信号布线方式的传输电路图案的探针板的传输波形测量结果的一例。
图6(a)～(g)是表示本发明的第1实施方式中，形成本发明涉及的探针卡中的探针板(结构体)部分的制造工序的一部分的图。
图7(h)～(j)是表示本发明的第1实施方式中继图6(a)～(g)之后的制造工序的图。
图8(a)～(e)是表示本发明的第2实施方式中形成本发明涉及的探针卡中的探针板(结构体)部分的其他制造过程的图。
图9是分解表示了本发明的实施方式中的图7(j)和图8(e)的主要部件的立体图。
图10(a)～(f)是表示本发明的第3实施方式中形成本发明涉及的探针卡中的探针板(结构体)部分的制造过程另一例的图。
图11(a)～(d)是表示本发明的第4实施方式中形成本发明涉及的探针卡中的探针板(结构体)部分的制造过程的另一例的图。
图12是分解表示了本发明的实施方式中的图10(f)和图11(d)的主要部件的立体图。
图13是表示本发明的实施方式中的本发明涉及的检查系统的一例的整体结构概略图。
图14(a)～(d)是分别表示本发明的第5实施方式中的本发明涉及的连接用薄板的结构概略截面的一例的图。
图15是现有技术的使用了通过电镀形成的凸起的半导体元件检查装置的主要部分剖面图。
图16是表示图15的通过电镀形成的凸起部分的立体图。
图17是示意示出现有技术的使用了通过电镀形成的凸起的半导体元件检查装置的主要部分的布线结构的立体图。
图18是表示一般的半导体装置的检查工序的一例的工序图。
具体实施方式
下面，根据附图详细说明本发明的实施方式。另外，在用于说明实施方式的所有附图中，具有相同功能的部件原则上赋予相同的附图标记，省略其重复说明。
本说明书中主要术语如下定义。半导体装置与其形态无关，既可以是形成有电路的晶片状态，也可以是半导体元件，还可以是之后封装的产品(QFP、BGA、CSP等)。探针板是指设置有与检查对象接触的接触端子和从该端子上引出的布线，在该布线上形成了外部连接用的电极的薄膜，以厚度为10μm～100μm左右的物体为对象。探针卡表示具有与检查对象接触的端子和多层布线基板等的结构体(例如图7(j)所示的结构体)。半导体检查装置是指具有探针卡和承载检查对象的试料支承系统的检查装置。
作为检查对象的一例的LSI用半导体元件(芯片)2如图1所示在晶片1上形成有多个，然后切开供使用。图1(a)是表示并排设置了多个LSI用半导体元件2的晶片1的立体图，图1(b)是放大表示1个半导体元件2的立体图。在半导体元件2的表面沿周边排列有多个电极3。
但是，半导体元件处于随着高集成化上述电极3不断高密度化和窄间距化的状况。作为电极的窄间距化，已经在0.1mm左右以下，在例如0.08mm、0.04mm及其以下；作为电极的高密度化具有沿周边从1列变成2列，进而排列在整个面上的倾向。
而且，具有实施通过在高温下对半导体元件进行动作试验，更明确地掌握半导体元件的特性和可靠性的高温动作试验(85℃～150℃)的倾向。
本发明的半导体检查装置是能够适应上述电极的高密度化和窄间距化，并且能够通过多个芯片同时进行探测、用高速电气信号(100MHz～20GHz)进行检查的装置。
并且，通过使用具有150℃的耐热性并且线膨胀率与被检查对象同等程度的材料作为半导体检查装置中的探针卡的一部分的构成材料，能够防止环境温度引起的探头顶端部的位置偏移。
下面，利用图2、图3和图4说明本发明的高速传输用电路的结构。
图2示出了单信号布线方式的接地布线和接地层的代表例的主要部分立体图。图2(a1)是本发明涉及的单信号布线方式的传输电路图案的基本结构图，图2(a2)是图2(a1)的电力线的示意图。为了与本发明的传输电路图案相比较，图2(b1)是表示了在信号布线71的正下方形成了接地布线72a的基本结构图，图2(b2)表示图2(b1)的电力线的示意图，图2(c1)是在形成了信号布线71的绝缘层70的对置面上形成接地层73的现有技术的微带传输的基本结构图，图2(c2)表示了图2(c1)的电力线的示意图。
图2(a1)所示的传输电路的布线结构是：在绝缘层70上形成了信号布线71；在绝缘层70的与该信号布线71相反的一面、即正对信号布线71的正下方的面上，隔开该信号布线71的宽度A以上的间隔C形成有2根宽度为比该信号布线71的宽度A的2倍细的宽度B的接地布线72。
即，图2(a1)所示的传输电路是在绝缘层70的上表面形成信号布线71、在绝缘层70的下表面形成接地布线72并除去了接地布线72的隔着绝缘层70与信号布线71正对的部分的布线结构，尤其是接地布线72由隔开信号布线71的宽度A以上的间隔、且比信号布线71的宽度A的2倍细的2根接地布线构成(C＞A，B＜2×A)。
图3表示了差动信号布线方式中的接地布线和接地层的代表例的主要部分立体图。图3(a1)是本发明涉及的差动信号布线方式的传输电路图案的基本结构图，图3(a2)是图3(a1)的电力线的示意图。为了与本发明的传输电路图案相比较，图3(b1)是现有技术的形成了接地层77的微带传输的差动信号布线的基本结构图，图3(b2)中示出了图3(b1)的电力线的示意图。
图3(a1)所示的传输电路的布线结构是：在绝缘层70上形成的2根一组的差动布线74和75的布线之间的正下方形成了1根接地布线76a；在该差动布线74和75的外侧的绝缘层70下面分别形成了接地布线76b。例如，可以将这2根一组的差动布线74和75的布线间隔E设置成大于等于该差动布线的宽度D，形成比该差动布线的宽度D的2倍细的宽度F的接地布线76a和76b即可(E＞D，F＜2×D)。这种结构中，也希望接地布线76a与76b隔开差动布线74(75)的宽度D以上的间隔G。
下面用图4说明本发明的探针板。
图4(a)是表示本发明涉及的探针板的实施方式的一例的俯视概略图。单布线方式的各接地布线72采用由配置成同心圆形状的接地布线78a导通的结构。
另外，虽然图4(a)是表示了图2所示的单布线方式的探针板的图，但图3所示的差动布线方式或两种方式混合的探针板当然也可以采取用配置成同心圆形状的接地布线78a或接地布线群(72)将各接地布线导通，或者用接地布线78b或78a使接地布线群(76a、76b)导通的结构。
图4(b)是上述图2(a1)的单布线方式的探针板结构的主要部分立体图。是在绝缘层70上形成了将形成有接触端子4的信号布线71、接地布线72和接地布线群(72)之间导通的接地布线78b的探针板结构。
图4(c)是表示上述图3(a1)的差动布线方式的探针板结构的主要部分立体图。是在绝缘层70上形成了使形成有接触端子4的差动布线74/75、接地布线76a/76b以及该接地布线群(76a、76b)之间导通的接地布线78b的探针板结构。
另外，不管是单布线方式还是差动布线方式，用于导通各接地布线的接地布线都不局限于同心圆形状的配置，可以是直线或曲线，当然也可以是用于导通接地布线之间的自由的形状。
(第1实施方式)
下面参照图6、图7说明上述探针卡中使用的探针板(结构体)的一例的制造方法。
图6是按工序顺序表示形成图13所示的探针卡的制造过程，尤其是形成探针板6的下述制造过程的图，该制造过程为：用在作为型材的硅晶片80上通过各向异性蚀刻加工法形成的棱锥台状的孔作为型材，在聚酰亚胺膜84上一体形成已经形成有棱锥台状接触端子4的接触端子部8和引出布线用的布线材料88，再在其表面上形成聚酰亚胺膜89和布线材料91，然后用粘接层92粘接金属膜93，将框体21及其周边电极固定板9固定在该金属膜93上。
首先进行图6(a)所示的工序。该工序执行下述过程：通过热氧化法在厚度为0.2～0.6mm的硅晶片80的(100)面的两面形成0.5μm左右的二氧化硅膜81，涂敷光致抗蚀剂，通过光刻工序形成除去了开设棱锥台状孔的位置上的光致抗蚀剂的结构，然后以该光致抗蚀剂作为掩模，用氟酸与氟化铵的混合液通过蚀刻加工除去二氧化硅膜81，再以上述二氧化硅膜81作为掩模，利用强碱溶液(例如氢氧化钾)通过各向异性蚀刻加工硅晶片80，形成由(111)面包围的棱锥台状蚀刻加工孔80a。
其中，虽然本实施方式中将硅晶片80作为型材，但作为型材只要具有结晶性的材料就可以，当然可以在该范围内作各种变更。并且，虽然本实施方式中用各向异性蚀刻加工将孔加工成棱锥台状，但其形状也可以是棱锥状，在能够形成以小的针压确保稳定的接触阻力的接触端子4的形状范围内可以进行各种变形。并且，作为接触对象的电极当然也可以用多个接触端子接触。
接着进行图6(b)所示的工序。该工序进行以下过程：用氟酸和氟化铵的混合液通过蚀刻加工除去作为掩模使用的二氧化硅膜81，再次通过湿氧中的热氧化在硅晶片80的整个面上形成0.5μm左右的二氧化硅膜82，在其表面上形成导电性被覆层83，接着在该导电性被覆层83的表面形成光致抗蚀剂掩模85，以便将接触端子部8开口。
接着，进行如下工序：将如图6(c)所示的上述光致抗蚀剂掩模85作为掩模，将上述导电性被覆层83作为供电层，将硬度高的材料作为主要成分进行电镀，一体形成接触端子4和连接电极部4b，再除去该光致抗蚀剂掩模85。
作为硬度高的电镀材料，可以依次电镀例如镍8a、铑8b、镍8c，使接触端子4和连接电极部4b成为一个整体而形成接触端子部8。
接着进行图6(d)所示的工序。该工序中，形成覆盖上述接触端子部8和导电性被覆层83的聚酰亚胺膜84，除去位于需要形成从上述接触端子部8引出的布线连接用的孔的位置上的、直到上述接触端子部8的表面的聚酰亚胺膜84，在该聚酰亚胺膜84上形成导电性被覆层86，在形成光致抗蚀剂掩模87之后，电镀布线材料88。
为了除去上述聚酰亚胺膜84的一部分，可以使用例如激光开孔法或在聚酰亚胺膜84的表面上形成铝掩模然后干蚀刻加工的方法。
作为上述导电性被覆层86，可以例如用喷溅法或蒸镀法形成厚度为0.1μm左右的铬膜，在形成了该铬膜的表面上用喷溅法或蒸镀法形成厚度为1μm左右的铜膜。并且，作为布线材料，可以使用电镀了铜或电镀了铜后再电镀镍的材料。
然后进行图6(e)所示的工序。该工序中，在除去上述光致抗蚀剂掩模87、将布线材料88作为掩模用软蚀刻加工法除去导电性被覆层86之后，形成聚酰亚胺膜89，除去位于需要形成从布线材料88到上部的布线材料91的连接用孔的位置上的、直到上述布线材料88的表面的该聚酰亚胺膜89，再在聚酰亚胺膜89上形成导电性被覆层90，在形成光致抗蚀剂掩模99之后电镀布线材料91。
为了除去上述聚酰亚胺膜89的一部分，可以使用例如激光开孔法或在聚酰亚胺膜89的表面上形成铝掩模然之后进行干蚀刻加工的方法。
作为上述导电性被覆层90，可以例如用喷溅法或蒸镀法形成厚度为0.1μm左右的铬膜，在该形成了铬膜的表面上用喷溅法或蒸镀法形成厚度为1μm左右的铜膜。并且，作为布线材料，可以使用电镀了铜或电镀了铜之后再电镀镍的材料。
接着进行图6(f)所示的工序。该工序中，在除去上述光致抗蚀剂掩模99、将布线材料91作为掩模利用软蚀刻加工法除去导电性被覆层90后，粘接粘接层92和金属膜93，用光致抗蚀剂掩模蚀刻加工该金属膜93，形成希望的金属膜图形。
在此，作为粘接层92可以使用例如聚酰亚胺类粘接片或环氧类粘接片。而且，作为金属膜93，可以采用利用粘接层92将42合金(42％镍与58％铁的合金，线膨胀率为4ppm/0℃)或殷钢(例如36％镍与64％铁的合金，线膨胀率为1.5ppm/0℃)之类的低线膨胀率且接近于硅晶片(硅型材)80的线膨胀率的金属薄板粘贴到形成了布线材料91的聚酰亚胺膜89上的结构，通过这样不仅能够提高形成的探针板6的强度、增大探针板6的面积，还能够防止检测时温度的变化引起位置偏差等，能够确保各种情况下的位置精度。在其主旨中，可以使用以确保检测时的位置精度为目的、线膨胀率接近于检查对象的半导体元件的线膨胀率的材料作为金属膜93。
上述粘接工序中，例如将形成了已形成有接触端子部8和布线材料88的聚酰亚胺膜89的硅晶片80、粘接层92和金属膜93重叠起来，一边施加10～200kgf/cm2的压力，一边施加粘接层92的玻璃化转变温度(Tg)以上的温度，在真空中进行加热加压粘接。
然后进行图6(g)所示的工序。该工序中，用粘接剂96将工艺环95固定粘接在上述粘接层92上，在将保护膜97粘接到该工艺环95上之后，用中间挖空的保护膜98作为掩模、用氟酸与氟化铵的混合液蚀刻除去二氧化硅膜82。
在利用42合金薄片或殷钢薄片作为金属膜93的情况下，用氯化铁溶液进行喷蚀加工就可以。并且，金属膜93的图案形成用的光致抗蚀剂掩模，可以是液状抗蚀剂，也可以是膜状抗蚀剂(干膜)。
接着进行图7(h)所示的工序。该工序中，剥离上述保护膜97和98，安装硅蚀刻加工用保护模板100，蚀刻加工硅。
例如，将上述工艺环95螺钉紧固在中间固定板100d上，在不锈钢制的固定夹具100a与不锈钢制的盖100b之间通过O型圈100c安装，用强碱液(例如氢氧化钾)蚀刻除去作为型材的硅晶片80。
然后进行图7(i)所示的工序。该工序中，取下上述硅蚀刻加工用保护夹具100，与图6(g)一样地将保护膜粘贴到工艺环95上以便覆盖一个面，蚀刻除去二氧化硅膜82和导电性被覆层83(铬或铜)以及镍8a，除去该保护膜，然后在金属膜93与探针板的框体21之间、以及金属膜93与周边电极固定板9之间涂敷粘接剂96b，固定到金属膜93的规定位置上。
二氧化硅膜82可以利用氟酸与氟化铵的混合液蚀刻除去，铬膜可以用高锰酸钾液蚀刻除去，铜和镍8a的膜可以用碱性铜腐蚀液蚀刻除去。
另外，这一连串的蚀刻加工处理的结果，采用露出于接触端子表面的铑8b的电镀的原因是，不容易附着作为电极3材料的焊锡或铝等，硬度比镍高、不容易被氧化，接触阻抗稳定。
然后进行图7(j)所示的工序。该工序中，沿上述探针板的框体21和周边电极固定板9的外周部切割聚酰亚胺膜84、89和粘接层92，制作探针板结构体105。
(第2实施方式)
下面，参照图8说明制造工序与上述探针板稍有不同的第2实施方式的探针板的制造方法中的制造工序。
图8(a)～(e)是按工序顺序表示形成探针板的另外制造过程的图。
首先在图8(a)所示的硅晶片80上形成棱锥状的蚀刻加工孔80a，然后在其表面上形成二氧化硅膜82，再在其上面形成的导电性被覆层83的表面上形成聚酰亚胺膜84b，接着除去位于需要形成接触端子4的位置上的、直到上述导电性被覆层83的表面的聚酰亚胺膜84b。
作为上述导电性被覆层83，可以例如用喷溅法或蒸镀法形成厚度为0.1μm左右的铬膜，在该形成了铬膜的表面上用喷溅法或蒸镀法形成厚度为1μm左右的铜膜。也可以在该铜膜上电镀数μm厚的铜，增加耐激光加工的性能。
为了除去上述聚酰亚胺膜84b，可以使用例如激光开孔法或在聚酰亚胺膜84b的表面上形成铝掩模然之后，进行干蚀刻加工的方法。
接着进行图8(b)所示的工序。首先以导电性被覆层83作为电极，在露出于该聚酰亚胺膜84b的开口部的该导电性被覆层83上电镀以硬度高的材料为主要成分的材料，一体形成接触端子4和连接电极部4b。可以将例如镍8a、铑8b、镍8c作为硬度高的电镀材料依次电镀，使接触端子4和连接电极部4b成为一个整体而形成接触端子部8。
接着进行如图8(c)所示的工序。在上述接触端子部8和聚酰亚胺膜84b上形成导电性被覆层86b，形成光致抗蚀剂掩模87b之后，电镀布线材料88b。
作为上述导电性被覆层86b，可以例如用喷溅法或蒸镀法形成厚度为0.1μm左右的铬膜，在该形成了铬膜的表面上用喷溅法或蒸镀法形成厚度为1μm左右的铜膜。并且，可以使用铜作为布线材料。
接着进行图8(d)所示的工序。该工序中，在除去上述光致抗蚀剂掩模87b、将布线材料88b作为掩模用软蚀刻加工法除去导电性被覆层86b之后，形成聚酰亚胺膜89b，除去位于需要形成从布线材料88b到上部的布线材料91b的连接用孔的位置上的、直到上述布线材料88b的表面的该聚酰亚胺膜89b，再在聚酰亚胺膜89b上形成导电性被覆层90b，在形成了光致抗蚀剂掩模之后，电镀布线材料91b。接着，在除去上述光致抗蚀剂掩模、将布线材料91b作为掩模用软蚀刻加工法除去导电性被覆层90b之后，粘接粘接层92和金属膜93，用光致抗蚀剂掩模蚀刻加工该金属膜93，形成希望的金属膜的图形。
为了除去上述聚酰亚胺膜89b的一部分，可以使用例如激光开孔法或在聚酰亚胺膜89b的表面上形成铝掩模然后进行干蚀刻加工的方法。
作为上述导电性被覆层90b，例如可以用喷溅法或蒸镀法形成厚度为0.1μm左右的铬膜，在该形成了铬膜的表面上用喷溅法或蒸镀法形成厚度为1μm左右的铜膜。并且，作为布线材料，可以使用电镀了铜或电镀了铜后再电镀镍的材料。
接着，经过与图6(g)～图7(i)相同的工序制作图8(e)所示的探针板结构体105b。
下面用图9说明表示图7(j)或图8(e)所示的本发明的探针卡的主要部分的剖面图。图9是分解其主要部件来图示的立体图。
本发明的探针卡的第1或第2实施方式包括支承部件(上部固定板)7、弹簧定位销12、框体21和中间板24，所述弹簧定位销12被固定在通过螺钉固定于该支承部件7上的中间板24的中央部，在高度方向可进行调整，在下部顶端具有突起部12a起到中心枢轴的作用，装填了通过以该突起部12a的顶端为支点可动作的压垫22对探针板6施加压力的弹簧12b；所述框体21被粘接固定在里面，包围形成有由该探针板6的多个接触端子4构成的接触端子群的区域；所述中间板24在与形成有探针板6的接触端子群的区域的里面之间的中央部位，具有硅片等缓冲材料23和压垫22，通过螺钉固定在该框体21上。
其中，压垫22是能够通过在中间板24的中央部设置的弹簧定位销12顶端的突起部12a保持成可稍微倾斜运动、由该弹簧定位销12施加(推压)希望的几乎恒定的推压力(例如在500针左右的情况下，压入量为150μm时达到20N左右)的结构的柔性机构。另外，在压垫22的上表面中央部形成有与突起部12a卡合的圆锥槽22a。
上述探针板6在板的检测侧的中央区域部形成有与由半导体元件2的多个电极3构成的电极群接触的、由多个接触端子4构成的接触端子群，在与金属膜93a和框体21对应的区域内形成双重包围该接触端子群的周围的金属膜93b；在探针板6的四边的周边部形成与多层布线基板50进行信号交换的、由多个周边电极5构成的周边电极群，在与周边电极固定板9对应的区域内形成包围该周边电极群的金属膜93c；在该接触端子群与周边电极群之间形成有图4(b)或图4(c)所示的多个引出布线20(71、72、74、75、76a、76b)。而且，框体21被粘接固定在形成有上述接触端子群的区域的探针板6的里面，周边电极固定板9粘接固定在形成了用于信号交换的探针板6的周边电极群的部分的里面。而且，上述框体21通过螺钉固定在中间板24上。在该中间板24上固定弹簧定位销12，下部顶端的突起部12a与在压垫22的上表面中央形成的圆锥槽22a卡合。
另外，在金属膜93c构图形成有定位用的定位销用孔和插入螺钉用的孔，这样能够提高组装性。
通过在包围周边电极群地固定于探针板6上的周边电极固定板9上，隔着缓冲材料31螺钉固定周边压板32，从而使周边电极群通过缓冲材料31同多层布线基板50的电极50a连接。
(第3实施方式)
下面，参照图10说明第3实施方式的探针板的制造方法中的制造工序。
除了为使探针板的周边电极5a与多层布线基板51的电极51a接触而在所有接触端子4的形成面的相反面上形成周边电极的工序以外，本探针板的制造方法与图6、图7所示的探针板的制造方法相同。
首先进行图10(a)所示的工序。该工序与图6(a)、图6(b)的工序相同，在硅晶片80上形成棱锥状的蚀刻孔，然后在其表面形成二氧化硅膜82和导电性被覆层83，使接触端子部8开口地在该导电性被覆层83的表面形成光致抗蚀剂掩模85。
接着，执行如图10(b)所示的如下工序：以上述光致抗蚀剂掩模85作为掩模，以上述导电性被覆层83作为供电层，以高硬度材料为主成分进行电镀，将接触端子4和连接电极部4b一体形成，并除去光致抗蚀剂掩模85。
接着进行如图10(c)所示的工序。该工序中，形成覆盖上述接触端子部8和导电性被覆层83的聚酰亚胺膜84c，除去位于需要形成从上述接触端子部8引出的布线连接用孔的位置上的、直到上述接触端子部8的表面的该聚酰亚胺膜84c，在该聚酰亚胺膜84c上形成导电性被覆层86c并形成光致抗蚀剂掩模87c，然后电镀布线材料88c。
接着，进行图10(d)所示的工序。该工序中，在除去上述光致抗蚀剂掩模87c、将布线材料88c作为掩模用软蚀刻法除去导电性被覆层86c之后，形成聚酰亚胺膜89c，除去位于需要形成从布线材料88c到上部的布线材料91c的连接用孔的位置上的、直到上述布线材料88c的表面的该聚酰亚胺膜89c，在聚酰亚胺膜89c上形成导电性被覆层90c，在形成了光致抗蚀剂掩模之后，电镀布线材料91c之后，除去上述光致抗蚀剂掩模，将布线材料91c作为掩模用软蚀刻除去导电性被覆层90c。
接着进行图10(e)所示的工序。该工序中，形成覆盖周边电极5a内侧区域的布线材料91c和聚酰亚胺膜89c的聚酰亚胺膜55，用粘接剂96将工艺环95固定粘接在该聚酰亚胺膜89c上。
接着，经过与图6(g)～图7(i)相同的工序，制作图10(f)所示的探针板结构体105c。
另外，为了实现高速传输信号的稳定，也可以根据需要在电容器连接用电极56的布线材料91c与接地布线用的布线材料91c之间设置电容器。
(第4实施方式)
下面，参照图11说明第4实施方式的探针板制造方法中的制造工序。
除了为使探针板的周边电极5a与多层布线基板51的电极51a接触而在所有接触端子4的形成面的相反面上形成周边电极的工序以外，本探针板的制造方法与图8所述的探针板的制造方法相同。
首先，在图11(a)所示的硅晶片80上形成棱锥形的蚀刻孔80a，然后在其表面形成二氧化硅膜82，再在其上形成的导电性被覆层83的表面形成聚酰亚胺膜84d，接着除去位于需要形成接触端子4的位置上的、直到上述导电性被覆层83的表面的聚酰亚胺膜84d。
接着，进行图11(b)所示的工序。首先以该导电性被覆层83作为电极，在露出于该聚酰亚胺膜84d的开口部的该导电性被覆层83上电镀以高硬度材料为主成分的材料，将接触端子4和连接电极部4b一体形成。可以将例如镍8a、铑8b、镍8c作为高硬度的电镀材料依次电镀，使接触端子4和连接电极部4b作为一个整体形成接触端子部8。
接着，执行如图11(c)所示的工序。在上述接触端子部8和聚酰亚胺膜84d上形成导电性被覆层86d并形成光致抗蚀剂掩模，然后电镀布线材料88d。接着，在除去该光致抗蚀剂掩模，将布线材料88d作为掩模用软蚀刻法除去导电性被覆层86d之后，形成聚酰亚胺膜89d，除去位于需要形成从布线材料88d到上部的布线材料91d的连接用孔的位置上的、直到上述布线材料88d的表面的该聚酰亚胺膜89d，再在聚酰亚胺膜89d上形成导电性被覆层90d，在形成了光致抗蚀剂掩模之后，电镀布线材料91d。接着，在除去上述光致抗蚀剂掩模、将布线材料91d作为掩模用软蚀刻法除去导电性被覆层90d之后，形成覆盖周边电极5a内侧区域的布线材料91d和聚酰亚胺膜89d的聚酰亚胺膜55，用粘接剂96将工艺环95固定粘接在该聚酰亚胺膜89d上。
接着，经过与图6(g)～图7(i)相同的工序，制作图11(d)所示的探针板结构体105d。
下面用图12说明表示图10(f)或图11(d)所示的本发明的探针卡的主要部分的剖面图。图12是分解了其主要部件进行图示的立体图。
本发明的探针卡的第3或第4实施方式包括支承部件(上部固定板)7、弹簧定位销12、框体21b和中间板24b构成，所述弹簧定位销12被固定在通过螺钉固定于该支承部件7上的中间板24的中央部，在高度方向可进行调整，在下部顶端具有突起部12a起到中心枢轴的作用，装填了通过以该突起部12a的顶端为支点可动作的压垫22对探针板6施加压力的弹簧12b；所述框体21被粘接固定在里面，包围形成有由该探针板6的多个接触端子4构成的接触端子群的区域；所述中间板24在与形成有探针板6的接触端子群的区域的里面之间的中央部位，具有硅片等缓冲材料23和压垫22，通过螺钉固定在该框体21上。
其中，压垫22是能够通过在中间板24的中央部设置的弹簧定位销12顶端的突起部12a保持成可稍微倾斜运动、由该弹簧定位销12施加(推压)希望的几乎恒定的推压力(例如在500针左右的情况下，压入量为150μm时达到20N左右)的结构的柔性机构。另外，在压垫22的上表面中央部形成有与突起部12a卡合的圆锥槽22a。
上述探针板6在板的检测侧的中央区域部形成有与由半导体元件2的多个电极3构成的电极群接触的、由多个接触端子4构成的接触端子群，在与金属膜93a和框体21对应的区域内形成双重包围该接触端子群的周围的金属膜93b；在探针板6的四边的周边部形成与多层布线基板50进行信号交换的、由多个周边电极5构成的周边电极群，在该接触端子群与周边电极群之间形成有图4(b)或图4(c)所示的多个引出布线20(71、72、74、75、76a、76b)。而且，框体21被粘接固定在形成有上述接触端子群的区域的探针板6的里面，该框体21通过螺钉固定在中间板24上。在该中间板24上固定弹簧定位销12，下部顶端的突起部12a与在压垫22的上表面中央形成的圆锥槽22a卡合。
通过夹着与探针板6的周边电极群的里面相对置地设置的O型圈14，将O型圈压件15螺钉固定在多层布线基板51上，使周边电极群通过O型圈14同多层布线基板51的电极51a连接。
下面，利用图13说明使用了以上说明的本发明涉及的探针卡(检查装置)的半导体检查装置。
图13是表示包含本发明涉及的半导体检查装置的检查系统整体结构的图。图13表示将希望的载荷加到晶片1的表面上实施电气特性检查的试验装置。在此状态下，弹簧定位销12的载荷施加到所有接触端子，通过与晶片1的电极3接触的接触端子4、引出布线20、周边电极5、多层布线基板50的电极50a、内部布线50b和电极50c，与进行半导体元件的电气特性检查的测试装置170之间实施检查用电气信号的收发。
在检查系统的整个结构中，探针卡作为晶片探测器而构成。该检查系统包括支承作为被检查对象的晶片1的试样支承系统160、与晶片1的电极3接触进行电信号收发的探针卡120、控制试样支承系统160的动作的驱动控制系统150、进行晶片1的温度控制的温度控制系统140、以及检查半导体元件(芯片)2的电气特性的测试装置170。该晶片1中排列有多个半导体元件(芯片)，在各半导体元件的表面排列有多个电极3作为外部连接电极。
试样支承系统160包括：装卸自由地安放晶片1且近似水平地设置的试样台162，垂直配置以支承该试样台162的升降轴164，驱动该升降轴164升降的升降驱动部165，支承该升降驱动部165的X-Y工作台167。X-Y工作台167固定在框体166上。升降驱动部165例如由步进电动机等构成。试样台162在水平和垂直方向的定位动作由X-Y工作台167在水平面内的移动动作和升降驱动部165进行的上下动作等的组合进行。并且，试样台162上设置有未图示的转动机构，使试样台162能够在水平面内转动。
在试样台162的上方配置有由探针卡120构成的探测系统。例如使用了图7(j)所示的探针板结构体的探针卡120和多层布线基板50以与该试样台162平行相对置的姿势设置。各接触端子4通过在该探针卡120的探针板6上设置的引出布线20和周边电极5，同多层布线基板50的电极50a和内部布线50b连通，与该多层布线基板50上设置的电极50c连接，通过与该电极50c连接的电缆171同测试装置170连接。
驱动控制系统150通过电缆172与测试装置170连接。并且，驱动控制系统150给试样支承系统160的各驱动装置的致动器发送控制信号，控制其动作。即，驱动控制系统150的内部具有计算机，按照通过电缆172传输的测试装置170的测试动作的行进信息，控制试样支承系统160的动作。而且，驱动控制系统150具备操作部151，接受与驱动控制有关的各种指令的输入，例如接受手动操作的指令。
在试样台162上设有加热半导体元件2的加热器141。温度控制系统140通过控制试样台162的加热器141或冷却器具，控制放置在试样台162上的晶片1的温度。并且，温度控制系统140具备操作部151，接受与温度控制有关的各种指令的输入，例如接受手动操作的指令。这里，也可以使在上述探针板或探针卡的一部分设置的可以控制温度的发热体和试样台162的加热器141连动，来控制温度。
下面说明半导体检查装置的动作。首先，将作为检查对象的晶片1定位放置在试样台162上，对X-Y工作台167和转动机构进行驱动控制，将由在排列于晶片1上的多个半导体元件上形成的多个电极3构成的电极群，定位在由并列设置在探针卡120上的多个接触端子4构成的接触端子群的正下方。然后驱动控制系统150使升降驱动部165动作，从多个电极(被接触材料)3的整个面与接触端子的顶端接触时开始使试样台162上升，直到被提升30～100μm左右的状态，通过这样使探针板6中并列设置了多个接触端子4的区域伸出，柔性机构(挤压机构)使确保了高精度的平坦度的、由多个接触端子4构成的接触端子群中各自的顶端摹仿由排列在半导体元件上的多个电极3构成的电极群(全体)的面平行伸出以迎合电极群的面，由此，排列在晶片1上的各被接触材料(电极)3被以均匀的载荷(每针3～150mN左右)压入进行接触，各接触端子4与各电极3之间以低的电阻(0.01Ω～0.1Ω)连接。
而且，在晶片1上形成的半导体元件与测试装置170之间通过电缆171、多层布线基板50和接触端子4进行动作电流、动作检查信号等的交换，判断该半导体元件的性能是否可行等。而且，上述一连串的检查动作对晶片1上形成的多个半导体元件中的每一个都实施，判断动作性能的可否等。
以上说明的本实施方式中，示出使用了具有图7(j)的结构的探针板结构体的例子，但本发明并不局限于此，在不脱离其主旨的范围内可以进行各种变更，当然也可以使用例如图8(e)或图10(f)或图11(d)那样的探针板结构体。
下面，参照图18说明包含使用了上述半导体检查装置的检查工序或检查方法的半导体装置的制造方法的代表例。
(1)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；利用本发明涉及的半导体检查装置在晶片水平上统一检查多个半导体元件的电气特性的工序(晶片检查)；切割晶片分割成各个半导体元件的工序(切割)；以及用树脂等密封半导体元件的工序(组装、密封)。然后，经过老化、筛选检查和外观检查，作为芯片封装品出厂。
(2)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；利用本发明的半导体检查装置在晶片水平上统一检查多个半导体装置的电气特性的工序(晶片检查)；以及切割晶片分割成各个半导体元件的工序(切割)。然后经过芯片检查用插座安装、老化、筛选检查、从插座上取出、外观检查，作为晶片对出厂产品出厂。
(3)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；利用本发明的半导体检查装置在晶片水平上统一检查多个半导体装置的电气特性的工序(晶片检查)。然后经过老化、筛选检查、外观检查，作为整片晶片出厂产品出厂。该老化、筛选检查中，也利用本发明涉及的半导体检查装置进行检查。
(4)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；利用本发明涉及的半导体检查装置在晶片水平上统一检查多个半导体装置的电气特性的工序(晶片检查)。然后，通过经老化、筛选检查，切割晶片分割成各个半导体元件的工序(切割)，经过外观检查作为晶片对出厂产品出厂。该老化、筛选检查中，也利用本发明涉及的半导体检查装置进行检查。
(5)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；分割晶片的工序(晶片分割)；利用本发明涉及的半导体检查装置在分割后的晶片水平上统一检查多个半导体装置的电气特性的工序(分割晶片检查)。然后经过老化、筛选检查、外观检查，作为分割晶片出厂品出厂。该老化、筛选检查中，也利用本发明的半导体检查装置进行检查。
(6)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；分割晶片的工序(晶片分割)；利用本发明涉及的半导体检查装置在分割后的晶片水平上统一检查多个半导体装置的电气特性的工序(分割晶片检查)。然后经过老化、筛选检查，裁切分割的晶片而分割成各个半导体元件的工序(切割)、外观检查，作为晶片对出厂品出厂。该老化、筛选检查中，也利用本发明的半导体检查装置进行检查。
(7)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；在晶片上形成树脂层等的工序(形成树脂层)；利用本发明的半导体检查装置统一检查在形成有树脂层等的晶片上形成的多个半导体元件的电气特性的工序(晶片检查)。然后经过老化、筛选检查，经过裁切晶片分割成各个半导体元件的工序(切割)、外观检查，作为CSP出厂产品出厂。该老化、筛选检查也用本发明的半导体检查装置进行检查。
(8)本发明的半导体装置的制造方法具有以下过程：在晶片中制作电路，形成半导体装置的过程(形成半导体元件电路)；在晶片上形成树脂层等的工序(形成树脂层)；利用本发明涉及的半导体检查装置统一检查在形成有树脂层等的晶片上形成的多个半导体元件的电气特性的工序(晶片检查)。然后经过老化、筛选检查、外观检查，作为整片晶片CSP出厂品出厂。该老化、筛选检查中，也利用本发明涉及的半导体检查装置进行检查。
(9)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；在晶片上形成树脂层等的工序(形成树脂层)；分割形成了树脂层等的晶片的过程(晶片分割)；利用本发明的半导体检查装置在分割后的晶片水平上统一检查多个半导体装置的电气特性的工序(分割晶片检查)。然后经过老化、筛选检查、外观检查，作为分割晶片CSP出厂品出厂。该老化、筛选检查中，也利用本发明的半导体检查装置进行检查。
(10)本发明涉及的半导体装置的制造方法具有以下工序：在晶片中制作电路形成半导体装置的工序(形成半导体元件电路)；在晶片上形成树脂层等的工序(形成树脂层)；分割形成了树脂层等的晶片的工序(晶片分割)；利用本发明涉及的半导体检查装置在分割后的晶片水平上统一检查多个半导体装置的电气特性的工序(分割晶片检查)。然后经过老化、筛选检查、裁切晶片分割成各个半导体元件的工序(切割)、外观检查，作为CSP出厂品出厂。该老化、筛选检查中，也利用本发明的半导体检查装置进行检查。
在上述半导体装置的制造方法中的检查半导体元件的电气特性的工序中，使用形成了本发明的传输电路的探针卡，能够实现具有良好的高速传输特性的检查。
即，本发明的形成了放射状网眼图案的接地布线的高速传输用布线板能够减轻形成接地布线用的金属引起的刚性的增加，能够使探针板具有柔软性。
并且，通过除去形成有信号布线的绝缘薄板正下方相反面上的接地层使接地布线的结构为放射状网眼图案，即使该绝缘薄板的厚度很薄也能够将信号布线的宽度设计得很宽，能够减小表面效应引起的以表面区域传输为主的高速传输信号的损失。
并且，即使采用本发明的传输电路图案，由于信号布线与接地布线的位置偏差的影响小，因此制造高速传输探针片时与掩模对齐的位置精度具有充裕，结果，形成传输电路时具有充裕，能够制造确保了高速传输特性的探针片。
(第5实施方式)
下面参照图14说明图2(a1)或图3(a1)所示的本发明的高速传输用电路的其他应用例的结构。
图14(a)～图14(d)分别表示的实施方式为在布线片62上形成用于在多个半导体装置60、60a之间交换信号的图2(a1)或图3
(a1)所示的传输电路61的一例。根据必要，也可以使图4(b)和图4(c)所示的用于使接地传输布线之间导通的接地布线78b为网眼状的接地布线图案，使接地电平稳定。半导体装置60、60a之间的连接只要使例如图14(a)所示的电镀凸起63或图14(b)、图14(c)所示的四棱锥台状的接触端子64与焊锡凸起65连接就可以。并且，也可以像图14(d)所示那样同时使用电镀凸起63和四棱锥台状的接触端子64。
虽然本实施方式以使电镀凸起63或四棱锥台状的接触端子64与焊锡凸起65连接作为连接端子的例子，但只要能形成图2(a1)或图3(a1)所示的本发明的高速传输用电路，既可以是只使用焊锡凸起的连接，也可以是金属之间的超声波连接，连接方式可以是任意的。
最后，将按照本发明制作的图12所示方式的探针卡的测量结果表示在图5(a)、(b)、(c)中。
图5(a)是表示本发明的单信号布线方式的通过特性和相同探针板尺寸下微带传输结构的通过特性图。两种方式都为将阻抗调整到50±2Ω时的情况，表明本发明的传输方式良好。
图5(b)是本发明的单信号布线方式在10Gbps时的传输波形，图5(c)为本发明的差动信号布线方式在10Gbps时的传输波形。两者的传输波形(眼睛形状)都表明高速传输特性(5～10Gbps)好。
这样一来，从按照本发明制作的探针卡的测量结果可知，能够实现传输特性好、高速传输特性优良的高速传输用电路。
以上根据实施方式具体说明了本发明者提出的发明，但本发明并不局限于上述实施方式，当然可以在不超出其宗旨的范围内进行种种变形。
下面简单说明本申请公开的发明中具有代表性的方案能够取得的效果。
本发明的形成了放射状网眼图案的接地布线的高速传输用布线板与在整个里面形成接地层、形成微带传输电路的布线板相比具有以下效果：
(1)通过使接地布线的结构为放射状网眼图案，能够减轻形成接地布线用的金属引起的探针板刚性的增加，能够使探针板具有柔软性。
(2)在绝缘薄板厚度相同，调整为相同阻抗的情况下，通过除去形成有信号布线的绝缘薄板正下方相反面上的接地层使接地布线的结构为放射状网眼图案，与微带传输电路的信号布线的宽度相比，能够将信号布线的宽度设计得很宽。结果能够减小表面效应引起的以表面区域传输为主的高速传输信号的损失。
本发明在不超出宗旨和技术要点的范围内可以有其他的实施方式。因此上述实施方式仅为本发明的例证，并非限制本发明；本发明的范围由附加的权利要求说明而不是以上的叙述，在本发明意图和权利要求范围内的所有变形都包含在发明宗旨内。

Claims (17)

1.一种传输电路，其特征在于，具备：
绝缘层；
在上述绝缘层的第一面形成的具有一定宽度的信号布线；和
在上述绝缘层的与第一面对置的第二面形成的具有一定宽度的接地布线，
在与上述第一面中的形成有上述信号布线的任意区域对应的上述第二面的区域，没有形成上述接地布线，
上述信号布线和上述接地布线形成为放射状图案。
2.如权利要求1所述的传输电路，其特征在于，
在上述放射状图案的接地布线的途中设置有使接地布线互相导通的1个或多个布线。
3.如权利要求1所述的传输电路，其特征在于，
上述接地布线形成了2根接地布线，该2跟接地布线相隔上述信号布线的宽度以上的间隔，并且宽度比上述信号布线的宽度的2倍窄。
4.如权利要求1所述的传输电路，其特征在于，
上述信号布线由2根一组的差动布线构成；
在上述2根一组的差动布线的布线之间的正下方设有1根接地布线，在上述2根一组的差动布线外侧的下面分别设置有接地布线。
5.如权利要求4所述的传输电路，其特征在于，
上述2根一组的差动布线的间隔是上述差动布线的宽度以上；上述接地布线由宽度比上述差动布线的宽度的2倍窄的接地布线形成。
6.一种探针板，其特征在于，
具有：晶片电极连接用接触端子，以在晶片上形成的半导体元件的电极的排列为基准配置；布线，从上述晶片电极连接用接触端子引出；以及基板连接用接触端子，与上述布线电连接；
上述布线是权利要求1所述的传输电路。
7.如权利要求6所述的探针板，其特征在于，
上述晶片电极连接用接触端子是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的。
8.如权利要求6所述的探针板，其特征在于，
上述晶片电极连接用接触端子和上述基板连接用接触端子两者都是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的。
9.一种探针卡，其特征在于，
具有：晶片电极连接用接触端子，与设在晶片上的电极接触；布线，从上述晶片电极连接用接触端子引出；基板连接用接触端子，与上述布线电连接；以及多层布线基板，具有与上述基板连接用接触端子电连接的电极；
上述布线是权利要求1所述的传输电路。
10.如权利要求9所述的探针卡，其特征在于，
上述晶片电极连接用接触端子是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的棱锥形或棱锥台形的端子。
11.一种半导体检查装置，其特征在于，
具有：承载晶片的试样台；晶片电极连接用接触端子，与在上述晶片上形成的半导体元件的电极接触；以及探针卡，与检查上述半导体元件的电气特性的测试装置电连接；
上述探针卡具有：晶片电极连接用接触端子，与设于上述晶片上的电极接触；布线，从上述晶片电极连接用接触端子引出；基板连接用接触端子，与上述布线电连接；以及多层布线基板，设有与上述基板连接用接触端子电连接的电极；
上述布线是权利要求1所述的传输电路。
12.如权利要求11所述的半导体检查装置，其特征在于，
上述晶片电极连接用接触端子和上述基板连接用接触端子这两者或其中的一个接触端子，是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的棱锥形或棱锥台形的端子。
13.一种半导体装置的制造方法，其特征在于，具有以下工序：在晶片中制作电路形成半导体元件的工序；检查上述半导体元件的电气特性的工序；切割上述晶片分割成各个上述半导体元件的工序；
在检查上述半导体元件的电气特性的工序中，使用具有探针板和多层布线基板的探针卡检查上述半导体元件，上述探针板具有与上述半导体元件的电极接触的晶片电极连接用接触端子、从上述晶片电极连接用接触端子引出的布线、与上述布线电连接的基板连接用接触端子，上述多层布线基板具有与上述基板连接用接触端子电连接的电极；
上述布线是权利要求1所述的传输电路。
14.一种半导体装置的制造方法，其特征在于，具有以下工序：在晶片中制作电路形成半导体元件的工序，用树脂密封上述晶片的工序，检查在上述被密封的晶片中形成的半导体元件的电气特性的工序；
在检查上述半导体元件的电气特性的工序中，使用具有探针板和多层布线基板的探针卡检查上述半导体元件，上述探针板具有与上述半导体元件的电极接触的晶片电极连接用接触端子、从上述晶片电极连接用接触端子引出的布线、与上述布线电连接的基板连接用接触端子，上述多层布线基板具有与上述基板连接用接触端子电连接的电极；
上述布线是权利要求1所述的传输电路。
15.如权利要求13所述的半导体装置的制造方法，其特征在于，
上述晶片电极连接用接触端子和上述基板连接用接触端子这两者或其中的一个接触端子，是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的棱锥形或棱锥台形的端子。
16.一种连接用薄板，其特征在于，具有：第1电极连接用接触端子，与设在第1接触对象物上的电极接触；第2电极连接用接触端子，与设在第2接触对象物上的电极接触；以及布线，从上述第1电极连接用接触端子引向上述第2电极连接用接触端子；
上述布线是权利要求1所述的传输电路。
17.如权利要求16所述的连接用薄板，其特征在于，
上述第1电极连接用接触端子和上述第2电极连接用接触端子这两者或其中的一个接触端子，是对具有结晶性的基板进行各向异性蚀刻而形成孔、并将上述孔用作上述接触端子的型材而制作的。
CN200710101932A 2006-05-16 2007-04-27 传输电路、探针板、探针卡、半导体检查装置及制造方法 Expired - Fee Related CN100587496C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP136596/2006 2006-05-16
JP2006136596A JP2007309682A (ja) 2006-05-16 2006-05-16 伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101074970A CN101074970A (zh) 2007-11-21
CN100587496C true CN100587496C (zh) 2010-02-03

Family

ID=38842684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710101932A Expired - Fee Related CN100587496C (zh) 2006-05-16 2007-04-27 传输电路、探针板、探针卡、半导体检查装置及制造方法

Country Status (4)

Country Link
US (1) US20080029763A1 (zh)
JP (1) JP2007309682A (zh)
KR (1) KR100938038B1 (zh)
CN (1) CN100587496C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106443079A (zh) * 2015-08-04 2017-02-22 旺矽科技股份有限公司 整合式高速测试模块
TWI626449B (zh) * 2013-05-28 2018-06-11 新光電氣工業股份有限公司 探針導引板及其製造方法、半導體檢測裝置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204393A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
JPWO2009147724A1 (ja) * 2008-06-02 2011-10-20 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
CN101949961B (zh) * 2010-08-16 2012-09-12 南京国博电子有限公司 射频测试用直流偏置探针卡
TWI442069B (zh) * 2011-04-27 2014-06-21 Sharp Kk High voltage inspection device
US8884640B2 (en) * 2011-04-28 2014-11-11 Mpi Corporation Integrated high-speed probe system
US8547122B2 (en) * 2011-07-11 2013-10-01 Microchip Technology Incorporated Temperature measurement of active device under test on strip tester
ITMI20131086A1 (it) * 2013-06-28 2014-12-29 Eles Semiconductor Equipment S P A Scheda di test con elementi di condizionamento termico locali
US9766285B2 (en) 2012-06-29 2017-09-19 Eles Semiconductor Equipment S.P.A. Test board with local thermal conditioning elements
CN110634431B (zh) * 2013-04-22 2023-04-18 伊格尼斯创新公司 检测和制造显示面板的方法
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
JP6525831B2 (ja) * 2015-09-15 2019-06-05 株式会社ヨコオ コンタクトユニット及び検査治具
TWI617811B (zh) * 2016-04-22 2018-03-11 新特系統股份有限公司 探針卡
CN106057843B (zh) * 2016-08-05 2019-04-30 京东方科技集团股份有限公司 透明显示面板、透明显示装置及透明显示面板的制作方法
KR102227072B1 (ko) * 2016-11-23 2021-03-12 주식회사 기가레인 프로브 카드용 나사 체결 장치 및 이를 구비한 프로브 카드 조립장치
US10914757B2 (en) 2019-02-07 2021-02-09 Teradyne, Inc. Connection module
CN113661397A (zh) * 2019-08-28 2021-11-16 爱德万测试公司 测试布置、自动化测试设备、以及用于测试包括电路和耦合到该电路的天线的被测装置的方法
US11297713B2 (en) * 2020-01-23 2022-04-05 Super Micro Computer, Inc. Reference metal layer for setting the impedance of metal contacts of a connector

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527846A1 (fr) * 1982-05-28 1983-12-02 Labo Electronique Physique Coupleur directionnel hyperfrequence a quatre lignes de transmission et circuit repartiteur de puissance passif realise de facon similaire
US4680557A (en) * 1985-04-22 1987-07-14 Tektronix, Inc. Staggered ground-plane microstrip transmission line
US4798918A (en) * 1987-09-21 1989-01-17 Intel Corporation High density flexible circuit
JP3456442B2 (ja) * 1999-04-21 2003-10-14 日本電気株式会社 プリント配線基板
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
JP3902438B2 (ja) 2001-10-19 2007-04-04 ジェネシス・テクノロジー株式会社 コンタクトプローブ及びその製造方法
US6885549B2 (en) * 2002-04-11 2005-04-26 Dell Products L.P. System and method for flexible circuits
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
ES2336093T3 (es) * 2003-06-13 2010-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Linea de trasnmision.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626449B (zh) * 2013-05-28 2018-06-11 新光電氣工業股份有限公司 探針導引板及其製造方法、半導體檢測裝置
CN106443079A (zh) * 2015-08-04 2017-02-22 旺矽科技股份有限公司 整合式高速测试模块

Also Published As

Publication number Publication date
JP2007309682A (ja) 2007-11-29
KR100938038B1 (ko) 2010-01-21
US20080029763A1 (en) 2008-02-07
CN101074970A (zh) 2007-11-21
KR20070111327A (ko) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100587496C (zh) 传输电路、探针板、探针卡、半导体检查装置及制造方法
US8114687B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
TW502354B (en) Inspection device for semiconductor
CN101363875A (zh) 探针卡、半导体检验装置以及半导体装置的制造方法
US7898276B2 (en) Probe card with stacked substrate
JPH04233480A (ja) 電子デバイスの試験装置
JP5448675B2 (ja) プローブカード及びそれを用いた半導体ウェーハの検査方法
US7217139B2 (en) Interconnect assembly for a probe card
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
WO2006009061A1 (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
KR20040032053A (ko) 프로우브 시트, 프로우브 카드, 반도체 검사 장치 및반도체 장치의 제조 방법
KR20100000732A (ko) 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JPH11135582A (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
US7772107B2 (en) Methods of forming a single layer substrate for high capacity memory cards
EP0482431A1 (en) Electronic substrate multiple location conductor attachment technology
JP2002283049A (ja) コンタクトピンのはんだ付け方法およびコンタクトピン
KR20040039547A (ko) 반도체 검사용 프로브카드
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
JPH0989981A (ja) チップキャリア
JP2002176082A (ja) 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
KR100805217B1 (ko) 프로브 카드
KR101047009B1 (ko) 프로브용 기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20110427