CN100584149C - 线路基板 - Google Patents

Abstract

本发明是有关于一种线路基板，其中该线路基板包括：一上表面、一第一布置区、一第二布置区及一第三布置区。该第一布置区是位于该上表面，该第一布置区具有复数个第一电性接点。该第二布置区是位于该上表面，该第二布置区具有复数个第二电性接点。该第三布置区是位于该上表面，该第三布置区具有复数个第三电性接点，其中该些第三电性接点与该些第二电性接点中具有相同电性者是彼此电性连接。借此，该线路基板可应用于不同尺寸的存储器芯片。

Description

线路基板

技术领域

本发明涉及一种线路基板，特别是涉及一种共用型的线路基板。

背景技术

请参阅图1所示，显示现有习知第一种用于记忆卡(即存储卡，以下均称为记忆卡)的线路基板的俯视示意图。该线路基板1包括一上表面11、一下表面(图中未示)、一第一布置区12及一第二布置区15。该第一布置区12是位于该上表面11，该第一布置区12具有复数个第一电性接点121，且其是用以承载一存储器芯片13(例如：Flash IC)，该些第一电性接点121是环绕该存储器芯片13。该存储器芯片13是粘附于该第一布置区12，该存储器芯片13具有复数个第一焊垫131，该些第一焊垫131是利用复数条第一导线14电性连接至该些第一电性接点121。

该第二布置区15是位于该上表面11且位于该第一布置区12的下方，该第二布置区15具有复数个第二电性接点151，其是用以承载一控制芯片16。该些第二电性接点151是利用一第一线路(图中未示)电性连接至该些第一电性接点121。该控制芯片16是粘附于该第二布置区15，该控制芯片16具有复数个第二焊垫161，该些第二焊垫161是利用复数条第二导线17电性连接至该些第二电性接点151。

该线路基板1的下表面的边缘处设有复数个输入/输出连接垫(图中未示)以作为与外界信号输入与输出连接之用。该些输入/输出连接垫是利用一第二线路(图中未示)电性连接至该些第二电性接点151。

该线路基板1的运作方式如下。首先，该些第二电性接点151及该些第二焊垫161皆可区分为一第一部份及一第二部份。当外界信号输入该些输入/输出连接垫时，借由该第二线路连接至该些第二电性接点151的第一部份。接着，该信号经由该些第二导线17传至该控制芯片16的第二焊垫161的第一部份，以进入该控制芯片16进行处理。

之后，处理后的信号经由该控制芯片16的第二焊垫161的第二部份传出，借由该些第二导线17传至该些第二电性接点151的第二部份，之后再由该第一线路传至该第一布置区12的该些第一电性接点121，之后再借由该些第一导线14传至该存储器芯片13的该些第一焊垫131，最后将信号储存于该存储器芯片13中。

当信号要由该存储器芯片13中取出时，信号先由该存储器芯片13上的第一焊垫131经由该些第一导线14传至该些第一电性接点121，再借由第一线路传至该些第二电性接点151的第二部份。接着，该信号经由该些第二导线17传至该控制芯片16的第二焊垫161的第二部份，以进入该控制芯片16进行处理。

之后，处理后的信号经由该控制芯片16的第二焊垫161的第一部份传出，借由该些第二导线17传至该些第二电性接点151的第一部份，之后再由该第二线路传至该些输入/输出连接垫，以将信号传出至外界。

参阅图2，显示现有习知第二种用于记忆卡的线路基板的俯视示意图。该线路基板2包括一上表面21、一下表面(图中未示)、一第一布置区22及一第二布置区25。该第一布置区22是位于该上表面21，该第一布置区22具有复数个第一电性接点221，且其是用以承载一存储器芯片23(例如：FlashIC)。该存储器芯片23具有复数个第一焊垫231，该些第一焊垫231是利用复数条第一导线24电性连接至该些第一电性接点221。

该第二布置区25是位于该上表面21且位于该第一布置区22的右方，该第二布置区25具有复数个第二电性接点251，其是用以承载一控制芯片26。该些第二电性接点251是利用一第一线路电性连接至该些第一电性接点221。该控制芯片26具有复数个第二焊垫261，该些第二焊垫261是利用复数条第二导线27电性连接至该些第二电性接点251。

比较图1及图2可知，该存储器芯片13的尺寸是与该存储器芯片23的尺寸不同，因此其基板布置明显不同，且无法共用。实务上，现有习知Micro SD Card(微型安全数字(记忆)卡)的基板在进行其基板布置时，因为存储器芯片与控制芯片有多种型式可以选择，且因每种型式的外型(Profile)不同，在进行不同元件之间的搭配使用时，因配合基板上空间的限制，芯片与电性接点的位置的排列方式也必须随着更动，因此必须需根据不同的需求，进行不同的基板布置设计(如图1与图2所示)。同时基板备料时，基板类型也因此必须跟着多样化，以符合生产的需要，这样不只造成制造过程的延宕，更会增加线路基板的设计与制造成本。

由此可见，上述现有的线路基板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的线路基板，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的线路基板存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的线路基板，能够改进一般现有的线路基板，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的线路基板存在的缺陷，而提供一种新型的线路基板，所要解决的技术问题是使其应用于不同尺寸的存储器芯片，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种线路基板，包括：一上表面；一第一布置区，位于该上表面，该第一布置区具有复数个第一电性接点，并用以承载一存储器芯片，其中该些第一电性接点环绕该存储器芯片；一第二布置区，位于该上表面，该第二布置区具有复数个第二电性接点；及一第三布置区，位于该上表面，该第三布置区具有复数个第三电性接点，其中该第二布置区与该第三布置区均与该第一布置区重叠，该些第三电性接点与该些第二电性接点中具有相同电性者是彼此电性连接，而该第二布置区和该第三布置区中任一均可用以承载一控制芯片。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的线路基板，其中该第二布置区的某些部份与该第一布置区重叠。

前述的线路基板，其中该第二布置区位于该第一布置区之内。

前述的线路基板，其中该第三布置区的某些部份与该第一布置区重叠。

前述的线路基板，其中该第三布置区位于该第一布置区之内。

前述的线路基板，其中所述的第二布置区及该第三布置区为镜像对应关系。

前述的线路基板，其中所述的存储器芯片是粘附于该第一布置区，该存储器芯片具有复数个第一焊垫，该些第一焊垫是利用复数条第一导线电性连接至该些第一电性接点。

前述的线路基板，其中所述的存储器芯片是以倒装芯片方式附着于该第一布置区。

前述的线路基板，其中该存储器芯片是覆盖部份该第二布置区。

前述的线路基板，其中所述的存储器芯片是覆盖部分该第三布置区。

前述的线路基板，其中所述的控制芯片是粘附于该第二布置区，该控制芯片具有复数个第二焊垫，该些第二焊垫是利用复数条第二导线电性连接至该些第二电性接点。

前述的线路基板，其中所述的控制芯片是以倒装芯片方式附着于该第二布置区。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

本发明提供一种线路基板，包括：一上表面、一第一布置区、一第二布置区及一第三布置区。该第一布置区是位于该上表面，该第一布置区具有复数个第一电性接点。该第二布置区是位于该上表面，该第二布置区具有复数个第二电性接点。该第三布置区是位于该上表面，该第三布置区具有复数个第三电性接点，其中该些第三电性接点与该些第二电性接点中具有相同电性者是彼此电性连接。

借由上述技术方案，本发明线路基板至少具有下列优点及有益效果：

本发明线路基板，可使尺寸不同的存储器芯片共用线路基板，不需根据不同的芯片尺寸需求，进行不同的基板布置设计，因此可以降低增加线路基板的设计与制造成本。

综上所述，本发明具有上述诸多优点及实用价值，其不论在装置结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的线路基板具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1显示现有习知第一种用于记忆卡的线路基板的俯视示意图；

图2显示现有习知第二种用于记忆卡的线路基板的俯视示意图；

图3显示本发明的线路基板的俯视示意图；

图4显示本发明的线路基板的仰视示意图；

图5显示本发明的线路基板的第一种实施结构的示意图；及

图6显示本发明的线路基板的第二种实施结构的示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的线路基板其具体实施方式、结构、特征及其功效，详细说明如后。

请参阅图3所示，显示本发明的线路基板的俯视示意图。该线路基板3包括一上表面31、一下表面32、一第一布置区33、一第二布置区34及一第三布置区35。该第一布置区33是位于该上表面31，该第一布置区33具有复数个第一电性接点331，且其是用以承载一存储器芯片(例如：FlashIC)(图中未示)。

该第二布置区34是位于该上表面31且位于该第一布置区33的右方。该第二布置区34的某些部份会与该第一布置区33重叠。或者，该第二布置区34会位于该第一布置区33之内。该第二布置区34具有复数个第二电性接点341，其是用以承载一控制芯片(图中未示)。

该第三布置区35是位于该上表面31且位于该第一布置区33的下方。该第三布置区35的某些部份会与该第一布置区33重叠。或者，该第三布置区35会位于该第一布置区33之内。该第三布置区35具有复数个第三电性接点351，其是用以承载一控制芯片(图中未示)。

该些第三电性接点351与该些第二电性接点341中具有相同电性者是利用一第一线路36彼此电性连接。该第一线路36可以位于该线路基板3的上表面31、下表面32或其内部。较佳地，该第二布置区34及该第三布置区35为镜像对应关系。此外，该些第一电性接点331是利用一第二线路(图中未示)电性连接至该些第三电性接点351或该些第二电性接点341。

请参阅图4所示，显示本发明的线路基板的仰视示意图。该线路基板3的下表面32的边缘处设有复数个输入/输出连接垫321以作为与外界信号输入与输出连接之用。该些输入/输出连接垫321是利用一第三线路(图中未示)电性连接至该些第三电性接点351或该些第二电性接点341。

请参阅图5所示，显示本发明的线路基板的第一种实施结构的示意图。在本实施结构中，一存储器芯片37(例如：Flash IC)是粘附于该第一布置区33，且该些第一电性接点331是环绕该存储器芯片37。可以理解的是，该存储器芯片37也可以利用倒装芯片方式附着于该第一布置区33。该存储器芯片37具有复数个第一焊垫371，该些第一焊垫371是利用复数条第一导线38电性连接至该些第一电性接点331。由图中可看出，该存储器芯片37是覆盖部份该第二布置区34。

此外，一控制芯片39是粘附于该第三布置区35，该控制芯片39具有复数个第二焊垫391，该些第二焊垫391是利用复数条第二导线40电性连接至该些第三电性接点351。

较佳地，可利用一封胶材料(图中未示)包覆该线路基板3的上表面31，亦即包覆该存储器芯片37、该控制芯片39、该些第一导线38及该些第二导线40，以形成一半导体封装结构。

在本实施结构中，该线路基板3的运作方式如下。首先，该些第三电性接点351及该些第二焊垫391皆可区分为一第一部份及一第二部份。当外界信号输入该些输入/输出连接垫321(图4)时，借由该第三线路连接至该些第三电性接点351的第一部份。接着，该信号经由该些第二导线40传至该控制芯片39的第二焊垫391的第一部份，以进入该控制芯片39进行处理。

之后，处理后的信号经由该控制芯片39的第二焊垫391的第二部份传出，借由该些第二导线40传至该些第三电性接点351的第二部份，之后再由该第二线路传至该第一布置区33的该些第一电性接点331，之后再借由该些第一导线38传至该存储器芯片37的该些第一焊垫371，最后将信号储存于该存储器芯片37中。

当信号要由该存储器芯片37中取出时，信号先由该存储器芯片37上的第一焊垫371经由该些第一导线38传至该些第一电性接点331，再借由该第二线路传至该些第三电性接点351的第二部份。接着，该信号经由该些第二导线40传至该控制芯片396的第二焊垫391的第二部份，以进入该控制芯片39进行处理。

之后，处理后的信号经由该控制芯片39的第二焊垫391的第一部份传出，借由该些第二导线40传至该些第三电性接点351的第一部份，之后再由该第三线路传至该些输入/输出连接垫321，以将信号传出至外界。

请参阅图6所示，显示本发明的线路基板的第二种实施结构的示意图。在本实施结构中，一存储器芯片41是粘附于该第一布置区33，且该些第一电性接点331是环绕该存储器芯片41。可以理解的是，该存储器芯片41也可以利用倒装芯片方式附着于该第一布置区33。该存储器芯片41具有复数个第一焊垫411，该些第一焊垫411是利用复数条第一导线43电性连接至该些第一电性接点331。由图中可看出，该存储器芯片41是覆盖部份该第三布置区35。

此外，一控制芯片42是粘附于该第二布置区34，该控制芯片42具有复数个第二焊垫421，该些第二焊垫421是利用复数条第三导线44电性连接至该些第二电性接点341。

较佳地，可利用一封胶材料(图中未示)包覆该线路基板3的上表面31，亦即包覆该存储器芯片41、该控制芯片42、该些第一导线43及该些第三导线44，以形成一半导体封装结构。

比较图5及图6可知，该存储器芯片37的尺寸是与该存储器芯片41的尺寸不同，而可以共用该线路基板3，不需根据不同的芯片尺寸需求，进行不同的基板布置设计，因此可以降低增加线路基板的设计与制造成本。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种线路基板，其特征在于其包括：

一上表面；

一第一布置区，位于该上表面，该第一布置区具有复数个第一电性接点，并用以承载一存储器芯片，其中该些第一电性接点环绕该存储器芯片；

一第二布置区，位于该上表面，该第二布置区具有复数个第二电性接点；及

一第三布置区，位于该上表面，该第三布置区具有复数个第三电性接点，其中该第二布置区与该第三布置区均与该第一布置区重叠，该些第三电性接点与该些第二电性接点中具有相同电性者是彼此电性连接，而该第二布置区和该第三布置区中任一均用以承载一控制芯片。

2.根据权利要求1所述的线路基板，其特征在于其中该第二布置区的某些部份与该第一布置区重叠。

3.根据权利要求1所述的线路基板，其特征在于其中该第二布置区位于该第一布置区之内。

4.根据权利要求1所述的线路基板，其特征在于其中该第三布置区的某些部份与该第一布置区重叠。

5.根据权利要求1所述的线路基板，其特征在于其中该第三布置区位于该第一布置区之内。

6.根据权利要求1所述的线路基板，其特征在于其中该第二布置区及该第三布置区为镜像对应关系。

7.根据权利要求1所述的线路基板，其特征在于其中该存储器芯片是粘附于该第一布置区，该存储器芯片具有复数个第一焊垫，该些第一焊垫是利用复数条第一导线电性连接至该些第一电性接点。

8.根据权利要求7所述的线路基板，其特征在于其中该存储器芯片是以倒装芯片方式附着于该第一布置区。

9.根据权利要求1所述的线路基板，其特征在于其中该存储器芯片是覆盖部份该第二布置区。

10.根据权利要求1所述的线路基板，其特征在于其中该存储器芯片是覆盖部分该第三布置区。

11.根据权利要求1所述的线路基板，其特征在于其中该控制芯片是粘附于该第二布置区，该控制芯片具有复数个第二焊垫，该些第二焊垫是利用复数条第二导线电性连接至该些第二电性接点。

12.根据权利要求11所述的线路基板，其特征在于其中该控制芯片是以倒装芯片方式附着于该第二布置区。

Images