JP3138127U - メモリカード - Google Patents

メモリカード Download PDF

Info

Publication number
JP3138127U
JP3138127U JP2007007769U JP2007007769U JP3138127U JP 3138127 U JP3138127 U JP 3138127U JP 2007007769 U JP2007007769 U JP 2007007769U JP 2007007769 U JP2007007769 U JP 2007007769U JP 3138127 U JP3138127 U JP 3138127U
Authority
JP
Japan
Prior art keywords
memory card
cover
chip substrate
memory
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007007769U
Other languages
English (en)
Inventor
恩民 卓
Original Assignee
恩民 卓
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恩民 卓 filed Critical 恩民 卓
Application granted granted Critical
Publication of JP3138127U publication Critical patent/JP3138127U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】メモリカードを提供する。
【解決手段】メモリカードは、第一カバー、第二カバー、一組のリード、及び、メモリ素子、からなる。第一カバーは一組の開口を有する。第二カバーは第一カバーに結合されて、収容空間を定義する。リードは、収容空間中に設置され、且つ、その一端は、開口に対応して露出し、外部端子となる。メモリ素子も、収容空間中に設置され、チップ基板とチップ基板に電気的に接続する少なくとも一つの機能素子からなり、チップ基板は、一組の導電パッドを有し、リードのもう一端に電気的に接続する。上述の構造によると、小さいチップ基板構造を有するメモリカードが設計され、製造コストを減少させる。
【選択図】図２ａ

Description

本発明は、メモリカードに関し、特に、小さいチップ基板を有するメモリカードに関するものである。
携帯式電子装置は軽薄短小なだけでなく、その功能もますます強大になっている。しかし、携帯式電子装置中に内建されるメモリは不足し、よって、現有の携帯式電子装置は、外接式のメモリカードをサポートし、内建メモリの不足を補っている。
図１ａは、公知のメモリカード１の構造を示す図で、主に、第一カバー１１、第二カバー１２、及び、メモリ素子１３、からなる。第一カバー１１は開口１１１を有し、第二カバー１２と結合して、メモリカード外形の外殻を形成する。メモリ素子１３は、第一カバー１１と第二カバー１２間に設置され、メモリカード１が具備すべき機能を実現する。例えば、メモリ素子１３は、チップ基板１３１、及び、チップ基板１３１上に設置され、電気的に接続するメモリチップ１３２、制御素子１３３等の功能素子からなる。チップ基板１３１は別に導電パッド１３４を有し、開口１１１により外殻を露出して外部端子となる。電子装置は、外部端子によりメモリ素子１３と電気的に接続して、メモリ素子１３の各功能、例えば、メモリチップ１３２にアクセスする等を実行する。
図１ｂを参照し、ＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｃａｒｄ）を例とすると、導電パッド１３４が形成する外部端子１４をＳＤカードの標準規格に符合させるために、チップ基板１３１は対応する尺寸でなければならない。よって、上述のメモリカード１の構造により、チップ基板１３１の尺寸は効果的に縮小することができない。
よって、メモリカードの構造をどのように改良し、低い生産コストにするかが重要な課題である。
解決しようとする課題は、小さいチップ基板を有し、メモリカードの生産コストを減少することができるメモリカードを提供することにある。
上述の目的を達成するため、本発明の実施例によるメモリカードは、第一カバー、第二カバー、一組のリード、及び、メモリ素子、からなる。第一カバーは一組の開口を有する。第二カバーは第一カバーに結合されて、収容空間を定義する。リードは、収容空間中に設置され、且つ、その一端は、開口に対応して露出し、外部端子となる。メモリ素子も、収容空間中に設置され、チップ基板とチップ基板に電気的に接続する少なくとも一つの機能素子からなり、チップ基板は、一組の導電パッドを有し、リードのもう一端に電気的に接続する。
本発明により、小さいチップ基板構造を有するメモリカードが設計され、製造コストを減少させるという利点がある。
図２ａと図２ｂは、本発明の好ましい実施例によるメモリカード２を示す図で、メモリカード２は、第一カバー２１、第二カバー２２、一組のリード２３、及び、メモリ素子２４、からなる。第一カバー２１は一組の開口２１１を有する。第二カバー２２は、適当な方式で、第一カバー２１に結合されて、収容空間を定義すると共に、メモリカード外形を有する外殻を形成する。図２ｂで示されるように、メモリカードはＳＤカードであるが、これに制限されず、メモリカードは、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ，ＭＭＣ）でもよい。第一カバー２１と第二カバー２２は、粘着剤により粘合されるか、或いは、高周波融合等の方式で結合される。
リード２３は、第一カバー２１と第二カバー２２が形成する収容空間中に設置され、且つ、リード２３の一端２３１は、開口２１１に対応して露出し、外部端子２５となる。注意すべきことは、外部端子２５の表面に金属層を形成して、外部端子２５の導電性を増加し、例えば、金属層は金（Ａｕ）層である。
メモリ素子２４も、収容空間中に設置され、主に、メモリカードの功能を実現する。例えば、メモリ素子２４は、チップ基板２４１と少なくとも一つの機能素子からなる。機能素子とチップ基板２４１は電気的に接続し、少なくとも一つのメモリチップ２４２、及び、制御素子２４３を有し、好ましくは、更に、少なくとも受動素子２４５を有する（図２ｂで示される）。チップ基板２４１は、一組の導電パッド２４４を有し、リード２３のもう一端に電気的に接続する。好ましくは、導電パッド２４４の表面は、例えば、金層等の金属層を形成して、その導電性を増加する。上述の構造によると、電子装置は、外部端子２５によりメモリカード２と電気的に接続し、且つ、リード２３とメモリ素子２４が電気的に接続するので、電子装置は、メモリ素子２４と電気的に接続して、例えば、メモリチップ２４２にアクセスする等、メモリカード２の各功能を実行する。
注意すべきことは、メモリ素子２４の構造は、各種公知技術により実現できる。例を挙げると、例えば、メモリチップ２４２等の各種チップは、非アクティブ面によりチップ基板２４１に固設し、引線によりチップ基板２４１と電気的に接続するか、或いは、フリップチップ方式により、アクティブ面をチップ基板２４１に固設すると共に、導電凸ブロックによりチップ基板２４１と電気的に接続する。また、多数のチップ２４２は並列方式でチップ基板２４１に固設でき、スタック方式でチップ基板２４１に固設してもよい。この他、メモリ素子２４の各素子は、システムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ、ＳＩＰ）方式によりパッケージされる。
上述のメモリカード構造によると、チップ基板の尺寸は、外部端子がメモリカード標準規格に符合しなければならない制限を受けない。図２ｂを参照すると、リード２３の一端２３１は外部端子２５で、電子装置と電気的に接続する。よって、外部端子の幅Ｗはメモリカードの標準規格に符合させなければならない。リード２３のもう一端は、設計の需要によりどのようにも配置でき、よって、チップ基板２４１の幅ｗは、外部端子２５の幅Ｗ以下である。
上述を総合すると、本発明のメモリカードのチップ基板の尺寸は、外部端子がメモリカード標準規格に符合しなければならない制限を受けず、よって、小さいチップ基板を有するメモリカードを設計することができ、メモリカードの材料コストを減少させる。この他、公知のチップ基板上の導電パッドは多くが銅材質であり、複数回の抜き差しに耐えうる耐磨性のために、厚い金層をめっきしている。本発明のメモリカードは、リードの材質が既に好ましい耐磨性を有するので、表面に極薄い金層をめっきするだけでよいので、更に、コストが減少する。また、本発明のメモリカード上の導電パッドの大きさは、公知のメモリカードの導電パッドより小さく設計することができ、よって、金層をめっきする材料コストを減少させ、メモリカード全体の生産コストを更に低下させる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変更や改良を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知のメモリカードの分解構造図である。 公知のＳＤメモリカードを示す図である。 本発明の好ましい実施例によるメモリカードの分解構造図である。 第二カバーを除去した本発明の好ましい実施例のメモリカードの構造図である。
符号の説明
１ 公知のメモリカード
１１ 第一カバー
１１１ 開口
１２ 第二カバー
１３ メモリ素子
１３１ チップ基板
１３２ メモリチップ
１３３ 制御素子
１３４ 導電パッド
１４ 外部端子
２ 本発明のメモリカード
２１ 第一カバー
２１１ 開口
２２ 第二カバー
２３ リード
２３１ リードの一端
２４ メモリ素子
２４１ チップ基板
２４２ メモリチップ
２４３ 制御素子
２４４ 導電パッド
２４５ 受動素子
２５ 外部端子
Ｗ 外部端子の幅
ｗ チップ基板の幅

Claims (8)

  1. メモリカードであって、
    一組の開口を有する第一カバーと、
    前記第一カバーと結合し、収容空間を定義する第二カバーと、
    前記収容空間中に設置され、且つ、一端は前記開口に対応して露出し、外部端子となる一組のリード、及び、
    前記収容空間中に設置され、チップ基板と前記チップ基板に電気的に接続する少なくとも一つの機能素子からなり、前記チップ基板は、一組の導電パッドを有し、前記リードのもう一端に電気的に接続するメモリ素子と、
    からなることを特徴とするメモリカード。
  2. 前記チップ基板の幅は、前記外部端子の幅以下であることを特徴とする請求項１に記載のメモリカード。
  3. 前記機能素子は、制御素子、少なくとも一つのメモリチップ、及び、少なくとも一つの受動素子を有することを特徴とする請求項１に記載のメモリカード。
  4. 前記機能素子はシステムインパッケージであることを特徴とする請求項３に記載のメモリカード。
  5. 前記導電パッドの表面は金層を形成することを特徴とする請求項１に記載のメモリカード。
  6. 前記外部端子の表面は金層を形成することを特徴とする請求項１に記載のメモリカード。
  7. 前記第一カバーと前記第二カバーは、粘着剤により粘合するか、或いは、高周波により融合することを特徴とする請求項１に記載のメモリカード。
  8. 前記メモリカードは、ＳＤカード、或いは、ＭＭＣであることを特徴とする請求項１に記載のメモリカード。
JP2007007769U 2007-09-07 2007-10-10 メモリカード Expired - Fee Related JP3138127U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096133411A TW200913173A (en) 2007-09-07 2007-09-07 Memory card

Publications (1)

Publication Number Publication Date
JP3138127U true JP3138127U (ja) 2007-12-20

Family

ID=40454230

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007264174A Pending JP2009064403A (ja) 2007-09-07 2007-10-10 メモリカード
JP2007007769U Expired - Fee Related JP3138127U (ja) 2007-09-07 2007-10-10 メモリカード

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007264174A Pending JP2009064403A (ja) 2007-09-07 2007-10-10 メモリカード

Country Status (3)

Country Link
US (1) US20090073665A1 (ja)
JP (2) JP2009064403A (ja)
TW (1) TW200913173A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043372A (ja) * 2010-08-23 2012-03-01 Fujitsu Component Ltd カードモジュール及びカードモジュールの製造方法
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
JP2006236206A (ja) * 2005-02-28 2006-09-07 Power Digital Card Co Ltd メモリカードの製造方法
JP5009513B2 (ja) * 2005-06-17 2012-08-22 富士通コンポーネント株式会社 メモリカード
US20080142899A1 (en) * 2006-08-04 2008-06-19 Silicon Space Technology Corporation Radiation immunity of integrated circuits using backside die contact and electrically conductive layers

Also Published As

Publication number Publication date
JP2009064403A (ja) 2009-03-26
US20090073665A1 (en) 2009-03-19
TW200913173A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
JP4776675B2 (ja) 半導体メモリカード
KR102192356B1 (ko) 반도체 패키지
US20040159955A1 (en) Semiconductor chip module
US20150028474A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2009205613A (ja) 半導体記憶装置
KR20120130904A (ko) 반도체 패키지
JP2009038376A (ja) 半導体パッケージ、スタックモジュール、カード、システム及び半導体パッケージの製造方法
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
AU2017403198B2 (en) Mainboard for consumer electronic product, and terminal
KR20090025908A (ko) 적층형 반도체 패키지를 갖는 전자 장치 및 그 형성방법
US8169066B2 (en) Semiconductor package
KR102160786B1 (ko) 반도체 패키지
JP2008147226A (ja) 半導体装置及びその製造方法
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR20090031209A (ko) 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드
JP3138127U (ja) メモリカード
US9224710B2 (en) Semiconductor package and method of fabricating the same
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
JP2009111062A (ja) 半導体装置及びその製造方法
JP2007188489A (ja) スマートカードモジュール
US8692133B2 (en) Semiconductor package
WO2019075713A1 (zh) 指纹封装芯片及封装方法、指纹模组及移动终端
CN110188677B (zh) 指纹模组及移动终端
TW200834844A (en) Multi-chip face-to-face stack package
CN201111124Y (zh) 存储卡

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees