CN100583424C - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN100583424C
CN100583424C CN 200610154299 CN200610154299A CN100583424C CN 100583424 C CN100583424 C CN 100583424C CN 200610154299 CN200610154299 CN 200610154299 CN 200610154299 A CN200610154299 A CN 200610154299A CN 100583424 C CN100583424 C CN 100583424C
Authority
CN
China
Prior art keywords
insulating barrier
plate
packaging
base plate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200610154299
Other languages
English (en)
Other versions
CN101150111A (zh
Inventor
郑振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200610154299 priority Critical patent/CN100583424C/zh
Publication of CN101150111A publication Critical patent/CN101150111A/zh
Application granted granted Critical
Publication of CN100583424C publication Critical patent/CN100583424C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供了一种封装基板，其包括线路板、强化板以及至少一导电通道。强化板以一第一表面配置于线路板上，可抵抗线路板翘曲变形。强化板具有开口，而线路板对应具有显露于开口中的第一接点。此外，导电通道的一端位于开口中并电性连接第一接点，而导电通道的另一端位于强化板的一第二表面并形成接合垫。

Description

封装基板
技术领域
本发明是有关于一种封装基板，且特别是有关于一种可强化薄形线路板的结构强度的封装基板。
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。
请参考图1，其绘示现有一种封装基板的示意图。为了增加封装基板100的强度，封装基板100以含玻纤布(glass fiber)和环氧树脂(epoxy resin)为核心层110的铜箔基板120制作内层线路。铜箔基板的厚度可达400～800微米，其相对两表面以图案化蚀刻工艺形成所需的线路层122、124。然而，厚度越厚的铜箔基板120虽可提高封装基板100的强度及支撑性，但相对地线路层122、124电性传递的速度反而降低。因此，现有封装基板100为了达到薄形化基板的要求，势必要减少核心层110的厚度，以加快电子讯号的传递速度。
然而，因薄形化基板的厚度变小，故无法提供足够的支撑性，以达到平坦化的要求。特别在高温植球时，薄形化基板受热而造成翘曲变形的情形更加严重，无法符合工艺上的要求。
发明内容
本发明的目的就是在提供一种封装基板，其藉由强化板的结合以使薄形化基板的强度增加，以符合工艺上的要求。
本发明提出一种封装基板，其包括一线路板、一强化板以及至少一导电通道。强化板以一第一表面配置于线路板上，可抵抗线路板翘曲变形。强化板具有开口，而线路板对应具有第一接点，其显露于开口中。此外，导电通道的一端位于开口中并电性连接第一接点，而导电通道的另一端位于强化板的一第二表面并形成一接合垫。
依照本发明一实施例所述，线路板为无核心(coreless)线路板，其具有厚度小于等于60微米的绝缘层。线路板还具有上层线路、下层线路以及镀通孔，上层线路与下层线路配置于绝缘层的相对两表面，而镀通孔贯穿绝缘层的相对两表面并与上层线路以及下层线路电性连接。线路板还具有上绝缘层、下绝缘层以及导电孔，上绝缘层覆盖上层线路，而下绝缘层覆盖下层线路，且所述导电孔分别形成于上绝缘层以及下绝缘层中，并电性连接上层线路以及下层线路。
依照本发明上述实施例所述，第一接点位于下绝缘层与强化板之间，而各导电孔分别藉由第一接点与各导电通道电性连接。
依照本发明一实施例所述，强化板包括一绝缘膜以及一金属板，而绝缘膜包覆金属板的表面。金属板的材质可包括铜、铝或不锈钢等金属。绝缘膜的材质可包括环氧树脂(epoxy resin)或聚酰亚胺(polyimide)等绝缘物质。
本发明因采用强化板增加薄形线路板的强度，且强化板在高温状态下不易产生翘曲变形，因此能改善高温植球时造成薄形线路板弯曲的情形，以符合工艺上的要求。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示现有一种封装基板的示意图；
图2绘示本发明一实施例的封装基板的示意图。
主要组件符号说明
20：芯片
22：凸块
100：封装基板
110：核心层
120：铜箔基板
122、124：线路层
200：封装基板
202：上接点(第二接点)
204：下接点(第一接点)
210：线路板
212：上绝缘层
214：下绝缘层
220：绝缘层
222：镀通孔
230：内层线路
232：上层线路
234：下层线路
236、238：导电孔
240：强化板
240a：第一表面
240b：第二表面
242：金属板
244：绝缘膜
246：开口
250：导电通道
252：末端
254：接合垫
260：防焊层
262：焊球
具体实施方式
请参考图2，其绘示本发明一实施例的封装基板的示意图。此封装基板200包括一线路板210，其符合薄形化基板所要求的线路密度以及厚度限制，以加快电子讯号传递的速度。线路板210具有多个上接点202(即第二接点)，其对应连接芯片20(以虚线表示)上的凸块22，以传递电子讯号。特别是，本发明以无玻纤布的绝缘层220及其两表面上的金属层来制作内层线路230，而内层线路230包括上层线路232以及下层线路234，其可藉由贯穿绝缘层220的镀通孔222而电性连接。其中，绝缘层220的厚度小于100微米，较佳是在50～60微米之间，故线路板210比现有图1中具有玻纤布的核心层110来得薄。
在图2中，线路板210还具有上绝缘层212以及下绝缘层214，上绝缘层212覆盖于上层线路232，且下绝缘层214覆盖于下层线路234。上绝缘层212和下绝缘层214的厚度大致上是在50～60微米之间，其例如以增层法形成或以压合方式堆栈成多层线路板210，而上层线路232以及下层线路234还可分别藉由导电孔236、238与对应的上接点202或是下接点204(即第一接点)电性连接。其中，导电孔236、238例如以电镀金属填孔或导电凸块形成于上绝缘层212以及下绝缘层214中。
值得注意的是，线路板210由于薄形化而造成强度不足，故为了增加线路板210的强度，本发明的封装基板200还包括一强化板240，其以一第一表面240a配置在线路板210上。在本实施例中，强化板240配置在线路板210的下方，但在另一实施例中，强化板240例如配置在线路板210的上方。
强化板240可以压合的方式固定在制作好的线路板210上，以提供线路板210所需的强度，并能增加线路板210的平坦度，以符合工艺上的要求。在本实施例中，强化板240具有足够强度的金属板242以及包覆在金属板242表面的绝缘膜244。金属板242的材质例如是铜、铝或不锈钢等金属，而采用金属板242的另一目的是为了增加散热面积，以提高封装基板200的散热效率，更可藉由金属屏蔽的效果来防止电磁波的干扰。此外，绝缘膜244可防止金属板242与线路板210的线路误接触而短路，其材质例如是环氧树脂(epoxy resin)或聚酰亚胺(polyimide)等绝缘物质。
值得注意的是，本发明的封装基板200还具有一个或多个导电通道250，其一端252位于开口246中并电性连接于线路板210的下接点204。导电通道250的制作方法如下：首先，强化板240以机械或激光钻孔形成至少一开口246，并覆盖绝缘膜244于开口246的内壁上。接着，将强化板240压合固定在线路板210上，且线路板210的下接点204对应显露于开口246中。之后，以电镀工艺形成一金属层于开口246中以及强化板240的第二表面240b上。最后，图案化金属层以形成所需的导电通道250。在本实施例中，导电通道250的另一端位于强化板240的第二表面240b并形成一接合垫254，且接合垫254显露于覆盖强化板240的第二表面240b的防焊层260，用以电性连接焊球262(以虚线表示)或针脚(未绘示)。
承上所述，由于强化板240具有耐高温且不易翘曲变形的功效，因此可避免高温植球时造成线路板210弯曲的情形，以符合平坦化的要求。
综上所述，本发明因采用强化板增加薄形线路板的强度，且强化板在高温状态下不易产生翘曲变形，因此能改善高温植球时造成薄形线路板弯曲的情形，以符合工艺上的要求。此外，强化板更具有较大的散热面积以及较高的散热效率，并具有金属屏蔽的效果来防止电磁波的干扰。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种封装基板，包括：
线路板；
强化板，该强化板以一第一表面配置于该线路板上，可抵抗该线路板翘曲变形，该强化板具有开口，而该线路板对应具有第一接点，其显露于所述开口中，该强化板包括绝缘膜以及金属板，该绝缘膜包覆该金属板的表面，且该金属板是一体成型的结构；以及
至少一导电通道，该导电通道的一端位于所述开口中并电性连接所述第一接点，而该导电通道的另一端位于该强化板的一第二表面并形成接合垫，其中该导电通道与该金属板之间相互电性绝缘。
2.如权利要求1所述的封装基板，其中该线路板具有厚度小于等于60微米的绝缘层。
3.如权利要求2所述的封装基板，其中该线路板还具有上层线路、下层线路以及镀通孔，该上层线路与该下层线路配置于该绝缘层的相对两表面，而该镀通孔贯穿该绝缘层的相对两表面并与该上层线路以及该下层线路电性连接。
4.如权利要求3所述的封装基板，其中该线路板还具有上绝缘层、下绝缘层以及导电孔，该上绝缘层覆盖该上层线路，而该下绝缘层覆盖该下层线路，且所述导电孔分别形成于该上绝缘层以及该下绝缘层中，并电性连接该上层线路以及该下层线路。
5.如权利要求4所述的封装基板，其中所述第一接点位于该下绝缘层与该强化板之间，而所述导电孔分别通过所述第一接点与该些导电通道电性连接。
6.如权利要求4所述的封装基板，其中该线路板还具有第二接点，其位于上绝缘层的表面，而所述第二接点通过所述导电孔与该上层线路电性连接。
7.如权利要求1所述的封装基板，其中该金属板的材质包括铜、铝或不锈钢。
8.如权利要求1所述的封装基板，其中该绝缘膜的材质包括环氧树脂或聚酰亚胺。
9.如权利要求1所述的封装基板，还包括防焊层，其覆盖位于该强化板的该第二表面的该导电通道，并显露该接合垫。
10.如权利要求1所述的封装基板，还包括至少一焊球或针脚，其配置在该接合垫上。
CN 200610154299 2006-09-20 2006-09-20 封装基板 Active CN100583424C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610154299 CN100583424C (zh) 2006-09-20 2006-09-20 封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610154299 CN100583424C (zh) 2006-09-20 2006-09-20 封装基板

Publications (2)

Publication Number Publication Date
CN101150111A CN101150111A (zh) 2008-03-26
CN100583424C true CN100583424C (zh) 2010-01-20

Family

ID=39250544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610154299 Active CN100583424C (zh) 2006-09-20 2006-09-20 封装基板

Country Status (1)

Country Link
CN (1) CN100583424C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
CN101631431B (zh) * 2008-07-18 2011-05-04 欣兴电子股份有限公司 软硬板结构及其制作方法
TW201124007A (en) 2009-12-30 2011-07-01 Au Optronics Corp Substrate and substrate bonding device using the same
KR101383002B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN104754883A (zh) * 2013-12-30 2015-07-01 咸瑞科技股份有限公司 软性电路板与硬式电路板的结合体及其制作方法
CN106298707B (zh) * 2015-06-05 2019-05-21 欣兴电子股份有限公司 封装结构及其制作方法

Also Published As

Publication number Publication date
CN101150111A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
CN1882224B (zh) 配线基板及其制造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
US8934262B2 (en) Wiring board and method for manufacturing the same
US9326377B2 (en) Printed wiring board
US20090316373A1 (en) PCB having chips embedded therein and method of manfacturing the same
EP2911484B1 (en) Printed circuit board and method of fabricating the same
JP5658399B1 (ja) プリント配線板
CN100583424C (zh) 封装基板
US9572250B2 (en) Printed circuit board and method for manufacturing the same
US11723153B2 (en) Printed circuit board and method of fabricating the same
CN109769344B (zh) 电路板及该电路板的制造方法
US7772703B2 (en) Package substrate
CN101409273B (zh) 封装基板的植球侧表面结构及其制法
CN101959376B (zh) 多层柔性印刷布线板的制造方法
CN101777548B (zh) 内埋芯片基板及其制作方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
US7473099B2 (en) Printed circuit board and manufacturing method thereof
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006344887A (ja) プリント配線板およびその製造方法
CN101198212B (zh) 多层印刷布线板及其制造方法
US20090152720A1 (en) Multilayer chip scale package
KR101097628B1 (ko) 인쇄회로기판 및 이의 제조방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant