CN100576927C - 视频信号变换装置及视频信号变换方法 - Google Patents
视频信号变换装置及视频信号变换方法 Download PDFInfo
- Publication number
- CN100576927C CN100576927C CN200510051347A CN200510051347A CN100576927C CN 100576927 C CN100576927 C CN 100576927C CN 200510051347 A CN200510051347 A CN 200510051347A CN 200510051347 A CN200510051347 A CN 200510051347A CN 100576927 C CN100576927 C CN 100576927C
- Authority
- CN
- China
- Prior art keywords
- signal
- mentioned
- video signal
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
本发明涉及复合模拟/分量数字视频信号变换装置,模拟时钟电路只有基准频率(27MHz)的时钟电路,不包括用于YC分离的4fsc频率时钟电路。在本装置中,根据从输入模拟信号中提取出的同步信号,来生成作为分量数字视频信号的基准的27MHz时钟,按该时钟对输入信号进行A/D变换。根据该时钟和该A/D变换出的数字视频信号,只用数字电路来产生与复合视频信号的色同步信号同步的副载波信号。根据该副载波信号,来进行复合视频信号的YC分离,得到分量视频信号。再者,附加了使输入视频信号的色同步信号的振幅恒定的色同步信号AGC电路。由此,能够提取稳定的副载波信号,YC分离的精度提高。
Description
技术领域
本发明涉及将复合模拟视频信号变换为分量数字视频信号的视频信号变换装置、其变换方法、以及其所用的电路。
背景技术
在电台内,以前,对输入的模拟视频信号(复合形式)仍旧以模拟的方式、或者变换为复合数字视频信号(D2信号)后进行处理。近年来,电台内的数字化取得了进展,由于数字处理很容易,所以多将模拟信号变换为分量数字视频信号(D1信号)后进行处理。因此,复合模拟/分量数字视频信号变换的需求扩大了,重要性增强了。作为将复合形式的模拟视频信号变换为分量形式的数字视频信号的现有的装置的一例,将PAL制模拟视频信号变换为分量数字视频(D1)信号的装置例示于图1。复合模拟视频信号也可以称为模拟复合视频信号。而分量数字视频信号也可以称为数字分量视频信号。
在图1中,输入到输入端子101中的PAL复合模拟视频信号S101被分别分支输入到低通滤波器(LPF)102、同步分离电路109、BCO电路(色同步信号控制振荡器)111中。LPF 102具有用于从输入信号S101中提取视频信号的6MHz的频带。同步分离电路109从输入信号S101中提取同步信号。BCO电路111根据输入信号S101来产生4倍于副载波频率(fsc)的时钟(4fsc时钟)。LPF 102的输出信号通过箝位电路103输入到A/D变换电路104中。箝位电路103将输入的复合模拟视频信号的后沿(基准电压)固定在恒定电压上。A/D变换电路104按BCO电路111生成的4fsc时钟,对复合模拟视频信号进行A/D变换(模拟/数字变换)。
同步脉冲产生电路110根据同步分离电路109及BCO电路111的输出信号,来生成用于控制各模块的4fsc系的同步脉冲。H-PLL电路113根据BCO电路111及同步脉冲产生电路110的输出信号,来输出作为分量数字视频信号的基准的、单一固定频率的基准频率时钟,例如27MHz时钟。同步脉冲产生电路112根据同步脉冲产生电路110及H-PLL电路113的输出信号,来生成用于控制27MHz时钟系的各电路模块的同步脉冲。
Y/C分离电路105从A/D变换电路104输出的复合数字信号中分别分离亮度分量Y、色差分量U、V(C)。D2/D1变换电路106进行用于使从Y/C分离电路105输出的4fsc时钟系的数据与D1的基准时钟——27MHz吻合的变换处理(分量数字视频信号变换及信号速率变换)。
处理电路107对D2/D1变换电路106的输出信号进行各标志的插入、视频的增益调整。P/S变换电路(并行/串行变换电路)108将从处理电路107并行送来的数字信号变换为串行信号,作为分量串行数字视频信号(PALD1分量视频信号S114)输出到输出端子114。
如上所述,现有技术的复合模拟/分量数字视频信号变换装置需要用于YC分离的4fsc时钟、和用于分量数字视频信号变换的27MHz时钟这2个时钟系。该4fsc时钟及27MHz时钟的产生电路由模拟电路构成,所以难以减小电路规模。
(日本)特开2000-102032号公报记载了将NTSC制的模拟视频信号变换为分量数字视频(D1)信号的装置例。进行Y/C分离的是YC分离器102,进行分量数字视频信号变换(信号速率变换)的是速率变换器104。此外,(日本)特开昭57-053192公开了PAL制中形成4fsc时钟时可使用的副载波信号再生电路。该副载波信号再生电路也由模拟电路构成。(日本)特开2000-92507号公报也公开了类似技术。
如上所述,图1所示的现有技术的复合模拟/分量数字视频信号变换装置需要用于YC分离的4fsc时钟、和用于分量数字视频信号变换的基准频率时钟(27MHz时钟)这2个时钟系。时钟的产生电路由模拟电路构成,所以难以减小电路规模。因此,为了提供小型的产品,需要减小模拟电路规模、用数字电路来置换的复合模拟/分量数字视频信号变换装置。但是,在上述文献中,未公开用于变换信号速率的部件的详细结构,也未描述时钟电路、生成(再生)副载波的技术。
本发明的目的在于,模拟时钟电路只由生成作为分量数字视频的基准的基准频率时钟的时钟电路构成,减少模拟电路构件。因此,比现有装置降低了电路规模,实现了小型化、廉价化。
发明内容
根据本发明的一个方面,提供了一种视频信号变换装置,将复合模拟视频信号变换为分量数字视频信号,其特征在于,包括:基准频率时钟生成部件,从输入的复合模拟视频信号中提取同步信号,根据该同步信号来生成作为分量数字视频信号的基准的频率的基准频率时钟;模拟/数字变换部件,根据上述基准频率时钟,对上述输入复合模拟视频信号进行模拟/数字变换,作为复合数字视频信号来输出;以及副载波产生部件,根据上述基准频率时钟和上述复合数字视频信号,来再生、输出与上述输入复合模拟视频信号的色同步信号同步的副载波信号。
根据本发明的另一方面,提供了一种视频信号变换方法,将复合模拟视频信号变换为分量数字视频信号,其中,从输入的复合模拟视频信号中提取同步信号,根据该同步信号来生成作为分量数字视频信号的基准的频率的基准频率时钟;根据上述基准频率时钟,对上述输入复合模拟视频信号进行模拟/数字变换,变为复合数字视频信号;根据上述基准频率时钟和上述复合数字视频信号,来再生、输出与上述输入复合模拟视频信号的色同步信号同步的副载波信号;根据上述副载波信号,从上述复合数字视频信号中分别分离亮度分量及色差分量,作为分量数字视频信号来输出。
附图说明
图1示出现有的装置的一例——将PAL制模拟视频信号变换为分量数字视频(D1)信号的装置的例子。
图2是本发明的实施例的视频信号变换装置的方框图。
图3是色同步信号AGC电路的实施例的方框图。
图4是副载波产生电路的实施例的方框图。
图5是Y/C分离电路的实施例的方框图。
图6是Y/C分离电路的另一个实施例的方框图。
具体实施方式
首先说明本发明的概要。本发明的复合模拟/分量数字视频信号变换装置(以下简称视频信号变换装置)是用于将复合模拟视频信号变换为分量数字视频信号的装置。复合模拟视频信号是用副载波(彩色副载波)叠加了亮度信号和彩色信号的模拟信号。分量数字视频信号是亮度信号(亮度分量)和彩色信号(色差分量)分离的数字信号。
本视频信号变换装置根据从输入复合模拟信号中提取出的同步信号,来生成作为分量数字视频信号的基准的频率的时钟。该作为基准的频率(基准频率)是单一固定频率,将该频率的时钟称为基准频率时钟或基准时钟。视频信号变换装置还根据该基准频率时钟,来生成使按该时钟工作的各电路与视频信号同步来进行控制的各种同步脉冲(基准频率系同步脉冲)。在支持通常的传输速率为270Mbps的串行分量数字视频信号的情况下,基准频率采用27MHz。在此情况下,将基准频率时钟(基准时钟)称为27MHz时钟。
视频信号变换装置还按上述基准频率时钟对输入复合模拟信号进行A/D变换(模拟/数字变换),变为复合数字视频信号。在现有技术中,按4倍于副载波频率的频率的时钟来进行该A/D变换。
本视频信号变换装置接着根据上述基准频率时钟(包含同步脉冲)和上述A/D变换出的复合数字视频信号,只用数字电路来产生与输入复合模拟视频信号的色同步信号同步的副载波信号。该副载波信号也与复合数字视频信号的色同步信号同步。色同步信号是用作彩色信号处理的基准的信号。即,在对彩色信号进行解调时,需要使副载波的频率、相位同步,该色同步信号用作该参考相位。本视频信号变换装置进而用上述副载波信号来进行复合数字视频信号的YC分离(亮度信号(Y)和彩色信号(C)的分离),变换为分量数字视频信号。
这样,根据本发明,能够只按单一的基准频率时钟(27MHz时钟)来进行将复合模拟视频信号变换为分量数字视频信号的处理,能够只用数字电路来生成副载波。因此,复合模拟/分量数字视频信号变换装置整体的电路规模减小,能够使该视频信号变换装置比以往更小型、廉价。本发明为了进行更加稳定的YC分离,可以附加使输入复合模拟色同步信号的振幅恒定的色同步信号AGC(自动增益控制)电路。由此,本视频信号变换装置能够提取稳定的副载波信号,所以YC分离的精度提高。
图2是本发明的复合模拟/分量数字视频信号变换装置的一实施方式的方框结构图。本例的视频信号变换装置是将PAL制复合模拟视频信号变换为分量数字视频信号(D1信号)的PAL/D1变换装置。本视频信号变换装置使用的时钟只由27MHz系时钟构成。复合模拟视频信号也可以称为模拟复合视频信号。而分量数字视频信号也可以称为数字分量视频信号。在图2中,视频信号变换装置包括输入端子1、箝位电路2、色同步信号AGC电路3、第1低通滤波器(LPF)4、A/D变换电路5、以及第2低通滤波器(LPF)6。视频信号变换装置还包括同步分离电路7、同步脉冲产生电路8、H-PLL电路9、副载波产生电路10、Y/C分离电路11、处理电路12、P/S变换电路13、以及输出端子14。
接着,说明本例的视频信号变换装置(PAL/D1变换装置)的工作。输入到输入端子1中的PAL复合模拟视频信号S1被分支输入到箝位电路2和同步分离电路7。箝位电路2将从输入端子1输入的复合模拟视频信号S1的后沿(基准电压)固定在恒定电压上。同步分离电路7从输入端子1输入的复合模拟视频信号S1中提取同步信号(水平同步信号及垂直同步信号)。H-PLL电路9是包括锁相环(PLL)的振荡电路,根据同步分离电路7提取出的同步信号(水平(H)同步信号)来生成27MHz的时钟。即,H-PLL电路9进行PLL的相位比较,使得在1行期间内振荡输出的周期为1728周。
同步脉冲产生电路8根据同步分离电路7及H-PLL电路9的各输出信号,来生成用于控制各模块的27MHz时钟系的多个同步脉冲。这些同步脉冲是表示与所用的标准相应的分量数字视频信号中的各种信号间的时间关系的各种定时信号。色同步信号AGC电路(自动增益控制电路)3根据同步脉冲产生电路8的输出信号,将箝位电路2的输出复合模拟视频信号的色同步信号部分变为恒定的振幅。通过保持色同步信号的振幅恒定,A/D变换后的色同步信号部分不会模糊,能够得到稳定的色同步信号相位。色同步信号AGC电路3的输出信号通过防止A/D变换时的混叠的LPF 4输入到A/D变换电路5。A/D变换电路5对输入的复合模拟视频信号进行A/D变换(模拟/数字变换),变为复合数字视频信号。
副载波产生电路10是根据27MHz时钟来产生副载波的电路。副载波产生电路10根据同步脉冲产生电路8及H-PLL电路9的各输出信号,由A/D变换电路5的输出视频信号,来数字地生成锁定在视频信号内的色差分量——U分量、V分量上的副载波。副载波产生电路10由数字电路构成,容易集成化,所以与以往相比,能够实现小型的PAL/D1变换装置。A/D变换电路5的输出信号还通过提取视频信号的频带的LPF 6输入到Y/C分离电路11。
Y/C分离电路11根据副载波产生电路10的输出信号,将A/D变换电路5的输出信号形式从复合变换为分量。此时,Y/C分离电路11按只有27MHz时钟的单一时钟,来提取亮度信号(亮度分量)Y、彩色信号C(色差分量U、V)。处理电路12根据同步脉冲产生电路8及H-PLL电路9的各输出信号,对Y/C分离电路11的输出信号进行Y、U、V分量的增益调整、D1格式用的视频定时基准代码(SAV、EAV)的插入等。SAV是表示1行开始的基准代码(控制位),EAV是表示1行结束的基准代码(控制位)。P/S变换电路(并行/串行变换电路)13将从处理电路12输出的并行数据(PAL分量信号)变换为串行数据,作为PAL D1分量视频信号S14输出到输出端子14。
这样,本例的视频信号变换装置(PAL/D1变换装置)将输入的PAL复合模拟视频信号(S1)变换为PAL分量(D1)串行信号(S14)并输出。本发明的电路能够只按27MHz时钟来工作,而且只用数字电路来生成副载波。因此,本发明的视频信号变换装置整体的电路规模减小,能够提供比以往更小型的视频信号变换装置(PAL/D1变换装置)。
图3是图2的色同步信号AGC电路3的详细结构例的方框结构图。在图3中,本例的色同步信号AGC电路3具有增益(GAIN)调整电路33、带通滤波器(BPF)34、整流电路35、低通滤波器(LPF)36、采样保持电路37、以及比较电路38。除此之外,色同步信号AGC电路3还具有输入端子30、31、32和输出端子39。
向色同步信号AGC电路3的输入端子30、31供给来自同步脉冲产生电路8的27MHz时钟系的2种同步脉冲。输入到输入端子30中的同步脉冲是用于只提取复合模拟视频信号的色同步信号期间的脉冲,由增益调整电路33使用。输入到输入端子31中的同步脉冲是用于只提取上述色同步信号期间内的某1个期间(采样定时)的脉冲(采样脉冲),由采样保持电路37使用。输入端子32的输入信号是由箝位电路2进行过箝位处理的复合模拟视频信号,通过增益调整电路33输入到BPF 34。BPF 34进行用于从增益调整电路33的输出信号中提取彩色分量(副载波频率分量)的带通滤波。整流电路35对BPF 34提取出的频率分量进行整流,由LPF 36进行平滑,输入到采样保持电路37中。采样保持电路37按照与来自同步脉冲产生电路8的色同步信号的某个点同步的采样脉冲的定时,来保持输入信号的值(电压值)。比较电路38检测采样保持电路37的输出电压(保持电压)和预先设定的基准电压的差分,将检测结果返回给增益调整电路33。增益调整电路33根据与来自同步脉冲产生电路8的色同步信号同步的脉冲,来调整输入信号的色同步信号振幅的增益,使得比较电路38的差分为“0”,由此,构成反馈环。增益调整电路33使输入信号的色同步信号部分的振幅恒定,从输出端子39输出。
图4是图1的副载波产生电路10的详细结构例的方框结构图。在图4中,本例的副载波产生电路10具有第1、第2、及第3校正值生成电路51、52、53、校正值相加电路54、固定值输出电路55、相位值相加电路56、相位值锁存电路57、正弦波(SIN波)ROM 58、以及余弦波(COS波)ROM 59。副载波产生电路10还具有带通滤波器(BPF)61、乘法电路63、低通滤波器(LPF)64、第1及第2相位差锁存电路65、66、相位差相加电路68、校正值计算电路69、计数器71、以及反转电路72。除此之外,副载波产生电路10还具有视频信号输入端子(Video In)60、副载波(U分量)输出端子62、以及第1及第2同步信号输入端子67、70。
这里,说明副载波产生电路10根据27MHz时钟来生成副载波的原理。在PAL制的复合视频信号中,1帧的行数是625条,每1秒平均的帧数是25帧(2:1隔行扫描)。在该视频信号中,副载波的频率fsc和行频fh有fsc=(1135/4+1/625)×fh的关系。fh=625×25[Hz],所以fsc=(1135/4+1/625)×625×25[Hz]。1帧的频率是25Hz(帧速率=25fps),上述fsc的值表示25帧的周数。因此,副载波的4帧期间的周数为709379周(=(1135/4+1/625)×625×25×4/25)。另一方面,27MHz时钟平均每4帧期间为4320000周(=27000000×4/25)。用2的16次方均等地分割副载波的1周的相位(角度:360°),用对应的数值(相位值)来表示各相位位置。即,使0°对应于数值“0”,随着相位(分割出的相位位置)的增加而依次将数值递增“1”,使360°对应于数值“65536”。因此,在与4帧相当的709379周上,相位是709379×360°,所以可以表示为“46489862144”(=65536×709379)。这里,根据27MHz来构筑副载波的相位,所以在与27MHz时钟的4帧相当的4320000周上需要将副载波的相位(相位值)表现为“46489862144”。因此,将27MHz时钟的每1周(360°:1个时钟)平均的副载波的相位变化量设为46,489862144/4320000=10761.54…。这里,将该数值用整数近似为“10762”。在进行了上述近似的情况下,27MHz时钟的4320000周为副载波的相位的“46491840000”,出现“+1977856”的误差。作为该近似误差的第1次校正,通过每2周加“-1”,4320000周上的误差为“-182144”。作为第2次校正,每24周加1次“+1”,则4320000周上的误差为“-2144”。作为第3次校正,每2015周加1次“+1”,则误差为“-1”。作为最后一次(第4次)校正,每4320000周加1次“+1”。这样,能够根据27MHz的时钟,来计算高精度的副载波的频率fsc的相位。上述部分相当于图4的标号51~57的各电路的工作。
各校正值生成电路51、52、53分别具有计数器、译码器、以及固定值输出电路。各计数器根据27MHz时钟(CLK),每输入一个时钟就将计数递增“1”。各译码器监视对应的计数器的计数值,达到设定值时,将计数器复位。各固定值输出电路在对应的译码器或计数器的值变为设定值时输出规定的值。校正值生成电路53具有23位的计数器、译码器,负责上述第1次及第4次校正。即,校正值生成电路53对27MHz时钟的每2个时钟输出1次(对应于计数器的LSB(最小位)的“0”/“1”)“-1”作为校正值。校正值生成电路53还对每4320000个时钟输出1次“+1”作为校正值。校正值生成电路52具有5位的计数器、译码器,负责上述第2次校正。即,校正值生成电路52对27MHz时钟的每24个时钟输出1次“+1”作为校正值。此外,校正值生成电路52按照校正值生成电路53中的4320000个时钟计数产生的计数器复位,将本电路的计数器复位。校正值生成电路51具有11位的计数器、译码器,负责上述第3次校正。即,校正值生成电路51对27MHz时钟的每2015个时钟输出1次“+1”作为校正值。此外,校正值生成电路51按照校正值生成电路53中的4320000个时钟计数产生的计数器复位,将本电路的计数器复位。
校正值相加电路54将来自校正值生成电路51、52、53的与27MHz时钟对应的各近似误差的校正值、和来自校正值计算电路69的与相位差对应的校正值相加、合计(16位加法),输出到相位值相加电路56。固定值输出电路55始终输出与27MHz时钟的1个时钟(1周:360°)对应的副载波的相位值的近似值“10,762”。相位值相加电路56将来自固定值输出电路55的近似值“10,762”、来自校正值相加电路54的合计出的校正值、以及相位值锁存电路57的上次时钟的保持值相加、合计。相位值锁存电路57对27MHz时钟的每1个时钟,将相位值相加电路56的合计结果作为输出副载波的相位值来取入、保持、输出。
SIN波ROM(Read Only Memory,只读存储器)58及COS波ROM 59分别保存着与各相位值相应的(正弦波)的电平值(数据)及COS波(余弦波)的电平值(数据)。SIN波ROM 58依次读出与来自相位值锁存电路57的每个27MHz时钟相应的输出相位值,作为锁定在U分量上的数字SIN波(副载波:SC)输出到输出端子62。COS波ROM 59依次读出与来自相位值锁存电路57的每个27MHz时钟的输出相位值相应的电平值,作为数字COS波输出到乘法电路63和反转电路72。在本实施例中,分别设有用于输出SIN波数据的SIN波ROM 58和用于输出COS波数据的COS波ROM59,但是如果校正读出的相位值,则有其中某一个即可。例如,只设有SIN波ROM 58,在读出COS波数据时,使相位值锁存电路57的输出相位值超前90°。
另一方面,输入到输入端子60中的A/D变换电路5A/D变换过的复合模拟信号(VIDEO IN)由BPF 61提取副载波频率分量,输入到乘法电路63中。乘法电路63是相位比较器,为了比较COS波ROM 59的输出COS波、和通过了BPF 61的输入视频信号的色同步信号部分的相位,将它们相乘。LPF 64从乘法电路63的乘法结果中除去高次分量,提取相位差。各相位差锁存电路65、66和相位差相加电路68协调,根据输入到输入端子67中的H脉冲,对来自LPF 64的相位差,检测2H(2行)期间内的平均相位差。所谓H脉冲(H PULSE),是同步脉冲产生电路8生成的、与色同步信号的一部分相当的同步脉冲。校正值计算电路69通过将与相位差相加电路68检测出的相位差对应的校正值反馈给校正值相加电路54,而使SIN波和COS波的相位与输入视频信号的副载波的相位同步。
副载波的V分量在每1H(行)时反转(正负反转),所以需要在每1H时反转来生成COS波。因此,用1位的计数器——计数器71,根据输入到输入端子70中的1H时钟,使计数值交替反转为“0”或“1”,将该计数输出供给到反转电路72。例如,可以在计数值为“0”时使COS波的符号原封不动(记作+),而在计数值为“1”时使COS波的符号反转(记作-)。其中,为了指定哪一行是“+”、哪一行是“-”,计数器71参照LPF 64的输出来决定计数值的“0”/“1”。所谓1H时钟(1H CKL),是同步脉冲产生电路8生成的以1行期间为周期的同步脉冲。反转电路72根据计数器71的输出,使来自COS波ROM的COS波在每1H时反转(正负反转),作为锁定在V分量上的数字COS波(副载波:SC)输出到输出端子73。
图5是图1的Y/C分离电路11的详细结构例的方框结构图。在图5中,本例的Y/C分离电路11具有信号延迟部80、第1及第2加法电路84、85、第1及第2乘法电路86、88、1H延迟电路90、第1及第2低通滤波器(LPF)91、92、以及第1及第2传输失真除去电路94、95。Y/C分离电路11还具有第2及第3输入端子、以及第1、第2及第3输出端子96、97、98。信号延迟部80包含从第1输入端子81串联连接的2个2H延迟电路(2H DELAY)82、83。输入端子81(2H延迟电路82的输入点)、2H延迟电路82的输出点(2H延迟电路83的输入点)、2H延迟电路83的输出点分别被连接在加法电路84和加法电路85上。A/D变换电路5对复合模拟视频信号进行A/D变换所得的数字信号通过LPF 6输入到输入端子81。该信号由2个2H延迟电路82、83依次累计施加2个1H(1行:在时间上为水平同步信号的周期)的时延(2H延迟)。加法电路84及加法电路85分别通过对来自输入端子81、2H延迟电路82、2H延迟电路83的信号进行规定的加权并相加,来提取U、V分量(色差信号)及Y分量(亮度信号)。即,加法电路84通过将没有延迟的来自输入端子81的信号乘以“1/4”,将延迟了2H的来自2H延迟电路82的信号乘以“-1/2”,将延迟了4H的来自2H延迟电路83的信号乘以“1/4”,将它们相加、合计,来提取U、V分量。加法电路85通过将没有延迟的来自输入端子81的信号乘以“1/4”,将延迟了2H的来自2H延迟电路82的信号乘以“1/2”,将延迟了4H的来自2H延迟电路83的信号乘以“1/4”,将它们相加、合计,来提取Y分量。
这里,说明从数字化复合视频信号中提取Y分量和U、V分量的原理。
假设对象复合信号为M,副载波频率为fsc,时间为t,则Y、.U、V间的关系表示为
《1》M=Y+Usin2πfsct±Vcos2πfsct。
PAL的U、V分量副载波有下述关系。
(a)U、V分量逐行相位偏移90°。
(b)V分量逐行相位反转。
因此,假设行h上的Y、U、V分量分别为Y(h)、U(h)、V(h),则行h-2、行h、行h+2间的关系为
《2》Y(h-2)=Y(h)=Y(h+2),
《3》U(h-2)=-U(h)=U(h+2),
《4》V(h-2)=-V(h)=V(h+2)。
因此,能够用h行上的A/D变换过的复合视频信号M(h)表现为
《5》Y(h)=1/4*M(h-2)+1/2*M(h)+1/4*M(h+2)、
《6》U(h)+V(h)=1/4*M(h-2)-1/2*M(h)+1/4*M(h+2),能够提取Y分量和U、V分量。这些式子相当于图5的加法电路84及加法电路85(如果将2H延迟电路82的输出作为基准(没有延迟),则输入端子81的信号为-2H延迟,2H延迟电路83的输出为2H延迟。)。
这里,在刚才(a)中,说过相位偏移90°,但是严格地说,偏移90°+0.576°。这是由于,PAL标准是(fsc=1135/4+1/625)×fh,所以采样点略微偏移,相位略微延迟。为了提高Y分量和U、V分量的分离精度,需要校正该相位偏移,在信号延迟部80的电路结构中加进了这种考虑的例子如下所示。在信号延迟部80中,将在输入端子81的PAL视频信号中混合了一部分比该信号延迟了1个时钟的分量所得的信号作为M(h-2)输入到加法电路84、85中。信号延迟部80还将在2H延迟电路82延迟了2H的信号中混合了一部分比该信号延迟了1个时钟的分量所得信号作为M(h)输入到加法电路84、85中。这样,信号延迟部80能够校正副载波的U、V分量的相位偏移,能够精度更高地分离Y分量和U、V分量。信号延迟部80的电路结构例将在后面进行说明。
锁定在从副载波产生电路10输入到输入端子87中的副载波的V分量上的COS波被输入到乘法电路86中。同样,锁定在从副载波产生电路10输入到输入端子89中的副载波的U分量上的SIN波被输入到乘法电路88中。乘法电路86通过将提取出出U、V分量的加法电路84的输出乘以锁定在副载波的V分量上的COS波,能够提取V分量。同样,乘法电路88通过将提取出了U、V分量的加法电路84的输出乘以锁定在副载波的U分量上的SIN波,能够提取U分量。乘法电路86的输出信号(V分量)由LPF 91除去残留的2×fsc的频率分量,由传输失真除去电路94除去有相位延迟的情况下的失真,输出到输出端子96。乘法电路88的输出信号(U分量)由LPF 92除去残留的2×fsc的频率分量,由传输失真除去电路95除去有相位延迟的情况下的失真,输出到输出端子97。传输失真除去电路94及传输失真除去电路95分别具有串联连接的2个1H延迟电路、和将各1H延迟电路的输入及输出相加的加法电路。U分量、V分量由传输失真除去电路94、95进行处理的结果是延迟1H,所以1H延迟电路90进行用于对准Y分量的输出相位的1H延迟。这样,能够从输入端子81的输入(数字化复合视频信号)中提取V、U、Y分量,变为分量数字视频信号,分别从输出端子96、97、98输出。在上述实施方式的说明中,输入端的复合模拟视频信号采用了PAL制的信号。但是本发明并不限于此,也可以应用于NTSC制的信号等其他制式的信号。
图6的电路对图5的电路进一步在输入端子81和2H延迟电路82之间插入了单时钟延迟电路(1CLOCK DELAY)801和加法电路802。再者,在2H延迟电路82和2H延迟电路83之间插入了单时钟延迟电路803和加法电路804。加法电路802混合输入端子81的PAL视频信号、和由单时钟延迟电路801比该信号延迟了1个时钟的分量的一部分来生成M(h-2)。加法电路804混合由2H延迟电路82比单时钟延迟电路801的输出延迟了2H的信号、和由单时钟延迟电路803比该信号延迟了1个时钟的分量的一部分来生成M(h)。此外,将由2H延迟电路83比单时钟延迟电路803的输出延迟了2H的信号作为M(h+2)。
Claims (9)
1.一种视频信号变换装置,将复合模拟视频信号变换为分量数字视频信号,其特征在于,包括:
基准频率时钟生成部件,从输入的复合模拟视频信号中提取同步信号,根据该同步信号来生成作为分量数字视频信号的基准的频率的基准频率时钟;
模拟/数字变换部件,根据上述基准频率时钟,对上述输入复合模拟视频信号进行模拟/数字变换,作为复合数字视频信号来输出;
固定值输出部件,输出与上述基准频率的时钟的周期对应的、近似表示副载波的相位值的变化量的固定值;
近似误差校正值生成部件,对上述时钟的每个规定数目,生成用于校正上述固定值的近似误差的近似误差校正值;
相位值相加部件,对上述每个时钟将上述固定值、上述近似误差校正值、以及保持的相位值累计相加,将相加结果作为副载波的相位值来输出;
存储部件,存储与副载波信号的波形对应的每个规定相位值的电平数据;
信号生成部件,按照与上述复合数字视频信号的色同步信号的相位值的比较结果来校正上述相位值计算部件算出的相位值,从上述存储部件中读出与上述校正过的相位值对应的电平数据,生成与上述复合模拟视频信号的色同步信号同步的副载波信号;以及
亮度/彩色信号分离电路,根据上述副载波信号,按照上述基准频率时钟从上述复合数字视频信号中分别分离亮度分量及色差分量,作为分量数字视频信号来输出。
2.如权利要求1所述的视频信号变换装置,其中,
在上述模拟/数字变换部件的前级,设有使上述输入复合模拟视频信号中的色同步信号的振幅恒定的色同步信号自动增益控制部件。
3.如权利要求1所述的视频信号变换装置,其中,
所述存储部件包括:
正弦波数据输出部件,保存正弦波的电平数据,依次读出与来自上述相位值相加部件的每个时钟的相位值对应的电平数据,输出锁定在上述副载波的色差分量中的U分量上的正弦波信号;以及
余弦波数据输出部件,保存余弦波的电平数据,依次读出与来自上述相位值相加部件的每个时钟的相位值对应的电平数据,作为余弦波信号来输出,
所述信号生成部件包括:
相位差校正值生成部件,比较上述复合数字视频信号的色同步信号的相位、和从上述余弦波数据输出部件输出的余弦波信号的相位,生成与这些信号间的相位差对应的上述相位差校正值,输出到上述相位值相加部件;以及
相位反转部件,根据从上述复合模拟视频信号中得到的水平同步信号,逐行反转从上述余弦波数据输出部件输出的余弦波信号的相位,作为锁定在上述副载波的色差分量中的V分量上的余弦波信号来输出。
4.如权利要求3所述的视频信号变换装置,其中,
上述余弦波数据输出部件不保存上述余弦波的电平数据,而是参照上述正弦波数据输出部件的上述正弦波的电平数据,使来自上述相位值相加部件的每个时钟的相位值超前90度,依次读出对应的电平数据作为余弦波的电平数据。
5.如权利要求3所述的视频信号变换装置,其中,
上述基准频率的时钟是27MHz时钟;
上述复合模拟视频信号的副载波的4帧的周数--709379周对应于上述27MHz时钟的4320000周;
上述固定值输出部件输出10,762,作为用16位数据来表示副载波的1周的相位时的上述固定值;
上述近似误差校正值生成部件对上述27MHz时钟的每2个时钟输出-1,对每24个时钟输出1,对每2015个时钟输出1,对每4320000个时钟输出1,作为上述近似误差校正值。
6.如权利要求1所述的视频信号变换装置,其中,
亮度/彩色信号分离电路具有:
信号延迟部件,串联连接分别对输入信号施加2行的延迟并输出的第12H延迟电路及第22H延迟电路来构成,使上述复合数字视频信号依次通向上述第12H延迟电路及第22H延迟电路,作为没有延迟的第1复合视频信号、施加了2行的延迟的第2复合视频信号、及施加了4行的延迟的第3复合视频信号来分别输出;
第1加法部件,对上述第1复合视频信号、第2复合视频信号、及第3复合视频信号分别进行1:-2:1的加权并相加,提取将U分量及V分量合起来的色差分量;
第2加法部件,对上述第1复合视频信号、第2复合视频信号、及第3复合视频信号分别进行1:2:1的加权并相加,提取Y分量--亮度分量;
第1乘法部件,将上述第1加法部件的输出乘以从外部输入的锁定在副载波的U分量上的数字正弦波信号,提取U分量;以及
第2乘法部件,将上述第1加法部件的输出乘以从外部输入的锁定在副载波的V分量上的数字余弦波信号,提取V分量。
7.如权利要求6所述的视频信号变换装置,其中,
上述信号延迟部件具有:
第1单时钟延迟电路,被设在上述第12H延迟电路的前级,对上述复合数字视频信号施加1个时钟的延迟并输出到上述第12H延迟电路;
第2单时钟延迟电路,被设在上述第12H延迟电路及第22H延迟电路之间,对上述第12H延迟电路的输出信号施加1个时钟的延迟并输出到上述第22H延迟电路;
第1加法电路,将从上述第1单时钟延迟电路的输入中分支出的信号加上规定比例的从该第1单时钟延迟电路的输出中分支出的信号,将相加结果作为上述第1复合视频信号来输出;以及
第2加法电路,将从上述第2单时钟延迟电路的输入中分支出的信号加上规定比例的从该第2单时钟延迟电路的输出中分支出的信号,将相加结果作为上述第2复合视频信号来输出。
8.一种视频信号变换方法,将复合模拟视频信号变换为分量数字视频信号,其中,
从输入的复合模拟视频信号中提取同步信号,根据该同步信号来生成作为分量数字视频信号的基准的频率的基准频率时钟;
根据上述基准频率时钟,对上述输入复合模拟视频信号进行模拟/数字变换,变为复合数字视频信号;
输出与上述基准频率的时钟的周期对应的、近似表示副载波的相位值的变化量的固定值;
对上述时钟的每个规定数目,生成用于校正上述固定值的近似误差的近似误差校正值;
对上述每个时钟将上述固定值、上述近似误差校正值、以及保持的相位值累计相加,将相加结果作为副载波的相位值来输出;
存储与副载波信号的波形对应的每个规定相位值的电平数据;
按照与上述复合数字视频信号的色同步信号的相位值的比较结果来校正上述相位值计算部件算出的相位值,从上述存储部件中读出与上述校正过的相位值对应的电平数据,生成与上述复合模拟视频信号的色同步信号同步的副载波信号;以及
根据上述副载波信号,按照上述基准频率时钟从上述复合数字视频信号中分别分离亮度分量及色差分量,作为分量数字视频信号来输出。
9.如权利要求8所述的视频信号变换方法,其中,
使上述输入复合模拟视频信号中的色同步信号的振幅恒定后,对该输入复合模拟视频信号进行模拟/数字变换。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP060844/2004 | 2004-03-04 | ||
JP2004060844A JP2005252688A (ja) | 2004-03-04 | 2004-03-04 | コンポジットアナログ/コンポーネントデジタル映像信号変換装置と変換方法、及びそれに用いるサブキャリア発生回路、輝度・色信号分離回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1665310A CN1665310A (zh) | 2005-09-07 |
CN100576927C true CN100576927C (zh) | 2009-12-30 |
Family
ID=35032756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510051347A Active CN100576927C (zh) | 2004-03-04 | 2005-03-04 | 视频信号变换装置及视频信号变换方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2005252688A (zh) |
CN (1) | CN100576927C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103166888A (zh) * | 2011-12-16 | 2013-06-19 | 恩德莱斯和豪瑟尔测量及调节技术分析仪表两合公司 | 用于通过解调从载波信号恢复所需信号的电子电路和方法以及调制解调器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515211B2 (en) | 2003-08-29 | 2009-04-07 | Mitsubishi Denki Kabushiki Kaisha | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus |
JP5185212B2 (ja) * | 2009-06-12 | 2013-04-17 | 株式会社東芝 | 色信号処理回路 |
US8305492B2 (en) * | 2010-04-13 | 2012-11-06 | Newport Media, Inc. | Dual burst locked oscillator architecture for an analog television receiver |
CN102263964B (zh) * | 2010-05-31 | 2014-04-09 | 北京创毅视讯科技有限公司 | 一种移动模拟电视图像稳定显示的方法和装置 |
KR101440260B1 (ko) * | 2014-03-31 | 2014-09-17 | (주) 넥스트칩 | 영상 신호 전송 및 수신 방법 및 장치 |
CN106791839B (zh) * | 2016-12-19 | 2020-03-27 | 中国航空工业集团公司洛阳电光设备研究所 | 一种对ccir或eia标准模拟视频数字化采样方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000102032A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Denshi Ltd | コンポジット−コンポーネント変換装置 |
CN1289214A (zh) * | 1999-09-20 | 2001-03-28 | 松下电器产业株式会社 | 数字彩色信号再现电路 |
-
2004
- 2004-03-04 JP JP2004060844A patent/JP2005252688A/ja active Pending
-
2005
- 2005-03-04 CN CN200510051347A patent/CN100576927C/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000102032A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Denshi Ltd | コンポジット−コンポーネント変換装置 |
CN1289214A (zh) * | 1999-09-20 | 2001-03-28 | 松下电器产业株式会社 | 数字彩色信号再现电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103166888A (zh) * | 2011-12-16 | 2013-06-19 | 恩德莱斯和豪瑟尔测量及调节技术分析仪表两合公司 | 用于通过解调从载波信号恢复所需信号的电子电路和方法以及调制解调器 |
CN103166888B (zh) * | 2011-12-16 | 2017-03-01 | 恩德莱斯和豪瑟尔测量及调节技术分析仪表两合公司 | 解调从载波信号恢复所需信号的电子电路和调制解调器 |
Also Published As
Publication number | Publication date |
---|---|
JP2005252688A (ja) | 2005-09-15 |
CN1665310A (zh) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100576927C (zh) | 视频信号变换装置及视频信号变换方法 | |
US4870661A (en) | Sample rate conversion system having interpolation function | |
KR0161678B1 (ko) | 샘플링 주파수 변환기 | |
JP3297165B2 (ja) | 標本化周波数変換器 | |
TWI316819B (en) | Adc system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal | |
US5335074A (en) | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates | |
FI80181B (fi) | Filtersystem foer en videobild av reducerad resolution. | |
US4982179A (en) | Composite video signal generation method and device | |
JP3894046B2 (ja) | Yc分離回路 | |
US20080259212A1 (en) | Video signal processing apparatus and re-sampling apparatus | |
JP3731502B2 (ja) | 映像信号処理装置 | |
CA2152660A1 (en) | Digital decoder for video signals and video signal digital decoding method | |
US5285263A (en) | Sample rate converter for digital video signals having reduced phase error and sync point coincidence | |
JP4679406B2 (ja) | 映像信号変換装置 | |
JP4461521B2 (ja) | サンプリングクロック生成回路 | |
JPH08265713A (ja) | 非同期データをディジタル信号に挿入する方法及び装置 | |
JPH1153538A (ja) | フィルタシステムおよび方法 | |
CN105306938A (zh) | 一种数字视频编码器及数字视频编码方法 | |
JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
JP3349835B2 (ja) | サンプリングレート変換装置 | |
JP2635988B2 (ja) | ディジタル位相同期回路 | |
JP3382453B2 (ja) | 映像信号処理装置 | |
JP2004048088A (ja) | 信号処理装置 | |
JPS63269697A (ja) | 同期標本化回路 | |
JP2014036236A (ja) | 映像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |