CN100570836C - 多晶硅薄膜晶体管及其制造方法 - Google Patents
多晶硅薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100570836C CN100570836C CNB2006101076164A CN200610107616A CN100570836C CN 100570836 C CN100570836 C CN 100570836C CN B2006101076164 A CNB2006101076164 A CN B2006101076164A CN 200610107616 A CN200610107616 A CN 200610107616A CN 100570836 C CN100570836 C CN 100570836C
- Authority
- CN
- China
- Prior art keywords
- layer
- patterning
- heat retaining
- doping region
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种多晶硅薄膜晶体管的制造方法。此方法是先在基底上依序形成图案化栅极导体层、介电层以及非晶硅层。之后,在非晶硅层上形成一层具有裸露出预定形成源极/漏极掺杂区的开口的热滞留层。然后,通过激光退火(Laser annealing)工艺提供能量给非晶硅层,以形成多晶硅层,其中在开口之间的热滞留层下方的非晶硅层会先熔化再诱发横向生长形成多晶硅。进行离子注入工艺,以在开口所裸露的多晶硅层中形成源极掺杂区与漏极掺杂区。在基底上方形成源极与漏极,以分别与源极掺杂区及漏极掺杂区电连接。
Description
技术领域
本发明涉及一种半导体元件及其制造方法,且特别是涉及一种薄膜晶体管及其制造方法。
背景技术
近年来,为了满足对于高效能平面显示器及其面板集成电路的需求,低温多晶硅薄膜结晶技术,例如是利用热滞留层(heat retaining layer,HLR)来辅助横向生长多晶硅的技术已被广泛的研究。利用热滞留层辅助结晶的技术,是在以激光退火处理非晶硅之前,先将热滞留层形成在非晶硅层上,以在进行激光退火时,通过热滞留层对特定的激光光谱具有部分吸收的特性,来减缓熔融硅冷却的速度,使晶粒可以横向生长,达到提升载流子的迁移率的目的。然而,现有在制造顶栅极的薄膜晶体管时,在形成多晶硅之后,必须将所沉积的热滞留层去除,才能完成后续的工艺。如此,不仅会增加工艺的步骤,而且会增加制造的成本。
发明内容
本发明的目的是提供一种多晶硅薄膜晶体管及其制造方法,其工艺可以不需要移除热滞留层,以缩减工艺步骤。
本发明的另一目的是提供一种多晶硅薄膜晶体管及其制造方法,其可以提升载流子的迁移率。
本发明提出一种多晶硅薄膜晶体管的制造方法,此方法是先在基底上依序形成图案化栅极导体层、介电层以及非晶硅层,之后,在非晶硅层上形成一层具有裸露出预定形成源极/漏极掺杂区的开口的热滞留层。然后,提供能量给非晶硅层,以形成多晶硅层,其中该图案化热滞留层用于对非晶硅产生持续辅助加热的作用,减缓熔融硅冷却速度,在开口之间的热滞留层下方的非晶硅层会先熔化再横向结晶形成多晶硅。之后,进行离子注入工艺,以在开口所裸露的多晶硅层中形成多个源极掺杂区与漏极掺杂区。其后,在基底上方形成多个源极与多个漏极,以分别与源极掺杂区及漏极掺杂区电连接。
依照本发明实施例所述,上述图案化导体层的形成方法是在基底上方依序形成一层导体材料层与一层掩模层,然后,再以热滞留层为蚀刻终止层,进行蚀刻导体材料层的工艺,以形成源极与漏极。
依照本发明实施例所述,上述提供至非晶硅层的能量是实施一激光退火工艺来达成。
依照本发明实施例所述,上述热滞留层的材料对特定激光光波长具有半穿透性质的薄膜,包括SiOxNy、SiOxCy等材料,其薄膜穿透系数范围为3000~12000cm-1。图案化栅极导体层的材料包括铝或钼。源极及该漏极的材料包含金属,例如,含铝或钛/铝/钛的三层金属,或是其他金属材料如铜、钼材料。
本发明又提出一种多晶硅薄膜晶体管,其包括图案化栅极导体层、介电层、图案化多晶硅层、图案化热滞留层以及源极与漏极。图案化栅极导体层位于基底上。介电层介于图案化栅极导体层与图案化多晶硅层之间。图案化多晶硅层具有一源极掺杂区与一漏极掺杂区,配置于图案化栅极导体层相对应的两侧。图案化热滞留层覆盖于源极掺杂区与漏极掺杂区以外的多晶硅层上,图案化热滞留层用于对非晶硅产生持续辅助加热的作用,减缓熔融硅冷却速度,使得晶粒可以横向成长,形成上述多晶硅层。源极与漏极分别覆盖图案化热滞留层且与源极掺杂区与漏极掺杂区电连接。
依照本发实施例所述,上述图案化热滞留层的材料包括SiOxNy或SiOxCy等材料,其薄膜穿透系数范围为3000~12000cm-1。图案化栅极导体层的材料包括铝或钼。源极及该漏极的材料包含金属或金属合金,可以是含铝或钛/铝/钛的三层金属,或是其他金属材料如铜、钼材料。
本发明的多晶硅薄膜晶体管的制造方法,可以不需要移除热滞留层,故可达到缩减工艺步骤的目的。
本发明的多晶硅薄膜晶体管,与现有底部栅极的多晶硅薄膜晶体管相比具有更高的载流子迁移率。
为让本发明的上述和其它目的、特征和优点能更明显易懂以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1至图5绘示本发明实施例的一种薄膜晶体管的制造方法的流程的剖面图。
图6绘示图5的俯视图。
简单符号说明
100:基底
102:栅极导体层
104:介电层
106a:多晶硅层
108:热滞留层
109:开口
110:能量
112:离子注入
114:源极掺杂区
116:漏极掺杂区
118:导体层
118a:源极
118b:漏极
120:掩模层
122:主晶界
124:次晶界
W1:长度
具体实施方式
本发明是利用热滞留层来使得非晶硅横向诱发结晶,而此热滞留层不仅不需要移除,还可以作为后续蚀刻制作源极/漏极的导体层的蚀刻终止层。详细的工艺方法举例说明如下。
图1至图5绘示本发明实施例的一种薄膜晶体管的制造方法的流程剖面图。
请参照图1,在基底100上形成一层图案化的栅极导体层102,其材料例如是金属,如铝或钼。之后,在基底100上以及图案化栅极导体层102上形成一层介电层104。介电层104的材料例如是氧化硅,或其它合适的材料。之后,在介电层104上形成一层非晶硅层106。
其后,请参照图2,在非晶硅层106上形成一图案化热滞留层108。此图案化热滞留层108具有多个开口109,开口109裸露出部分的非晶硅层106。开口109所裸露出来的非晶硅层106在图案化栅极导体层102两侧上方。开口109所裸露出来的非晶硅层106为预定用来形成源极掺杂区与漏极掺杂区之处。之后,提供一能量110给非晶硅层106,以形成多晶硅层106a。开口109之间的图案化热滞留层108下方的非晶硅层106在照射能量后先熔化再横向诱发结晶形成多晶硅106aa,此区域106aa为用来作为源极掺杂区与漏极掺杂区之间的沟道区。提供能量110的方式可以通过激光退火或是其它合适的方法。
接着,请参照图3,进行离子注入工艺112,以在开口109所裸露的多晶硅层106a中形成源极掺杂区114与漏极掺杂区116。离子注入工艺可注入N型离子,如磷或砷,或是注入P型离子,如硼。
之后,请参照图4,在基底100上方形成一层导体层118,覆盖热滞留层108与源极掺杂区114与漏极掺杂区116。导体层118的材料例如是金属或金属合金,如铝或钛/铝/钛的三层金属,或是包括铜或钼材料。其后,在导体层118上形成一层掩模层120,例如是一层图案化的光致抗蚀剂层,用以定义源极与漏极。
然后,请参照图5,以掩模层120为蚀刻掩模,进行蚀刻工艺,例如各向异性蚀刻工艺,以使导体层118图案化形成源极118a与漏极118b。之后,移除掩模层。由于热滞留层108的材料与导体层118的材料不同,因此,在进行蚀刻工艺时,可以利用热滞留层108作为蚀刻终止层。由于本发明不需要将热滞留层108去除,因此,其工艺非常简单,而且可以降低成本。
另,由于本发明不需要将热滞留层108去除,因此,所形成的底部栅极薄膜晶体管除了图案化栅极导体层102、介电层104、图案化多晶硅层106a以及源极114与漏极116之外,在源极114与多晶硅层106a以及漏极116与多晶硅层106a之间还包括图案化热滞留层108。
更详细地说,请参照图2,开口109之间的图案化热滞留层108下方的非晶硅层106在照射能量后会先熔化,而热滞留层108因为对特定的激光光谱具有部分吸收的特性,因此,在其吸收部分的激光能量后,可对非晶硅产生持续辅助加热的作用,减缓熔融硅冷却速度,使得晶粒可以横向成长,形成多晶硅106aa,如图6所示。图6绘示图5的俯视图,但为方便说明并未绘示出热滞留层108。
更具体地说,位于源极掺杂区114与漏极掺杂区116之间的多晶硅层106aa为一沟道区,源极掺杂区114与漏极掺杂区116之间的距离W1为沟道区的长度,与沟道区的长度垂直的方向上的图案化多晶硅层中具有主晶界122。多晶硅层106aa中除了主晶界122外,还有次晶界124。当晶体管在导通之后,电流便会沿着晶粒的边界流动,使得中途只会遇到主晶界一处的阻碍,由此,以获得较高的载流子迁移率与元件质量。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (12)
1.一种多晶硅薄膜晶体管的制造方法,包括:
在基底上形成图案化栅极导体层;
在所述基底上以及所述图案化栅极导体层上形成介电层;
在所述介电层上形成非晶硅层;
在所述非晶硅层上形成图案化热滞留层,所述图案化热滞留层具有多个开口,裸露出所述图案化栅极导体层两侧上方的部分所述非晶硅层;
提供能量至所述非晶硅层,以形成多晶硅层,其中该图案化热滞留层用于对非晶硅产生持续辅助加热的作用,减缓熔融硅冷却速度,所述开口之间的所述图案化热滞留层下方的所述非晶硅层在接受所述能量后先熔化再横向生长形成多晶硅;
进行离子注入工艺,以在所述开口所裸露的所述多晶硅层中形成源极掺杂区与漏极掺杂区;以及
在所述基底上方形成源极与漏极,以分别与所述源极掺杂区及所述漏极掺杂区电连接。
2.如权利要求1所述的多晶硅薄膜晶体管的制造方法,其中所述图案化导体层的形成方法包括:
在所述基底上方形成导体材料层;
在所述导体材料层上形成掩模层;以及
以所述热滞留层为蚀刻终止层,进行蚀刻工艺,以蚀刻所述导体材料层,形成所述源极与所述漏极。
3.如权利要求1所述的多晶硅薄膜晶体管的制造方法,其中提供至所述非晶硅层的所述能量是实施激光退火工艺来达成。
4.如权利要求1所述的多晶硅薄膜晶体管的制造方法,其中所述热滞留层的材料包括SiOxNy或SiOxCy,其薄膜穿透系数范围为3000~12000cm-1。
5.如权利要求1所述的多晶硅薄膜晶体管的制造方法,其中所述图案化栅极导体层的材料包括铝或钼。
6.如权利要求1所述的多晶硅薄膜晶体管的制造方法,其中所述源极及所述漏极的材料包括铝或其它金属合金。
7.如权利要求6所述的多晶硅薄膜晶体管的制造方法,其中所述源极及所述漏极的材料是含钛/铝/钛的三层金属或铜或钼材料。
8.一种多晶硅薄膜晶体管,包括:
基底;
图案化栅极导体层,位于所述基底上;
介电层,覆盖所述图案化栅极导体层;
图案化多晶硅层,具有源极掺杂区与漏极掺杂区,配置于所述图案化栅极导体层相对应的两侧;
图案化热滞留层,覆盖于所述源极掺杂区与所述漏极掺杂区以外的所述多晶硅层上,该图案化热滞留层用于对非晶硅产生持续辅助加热的作用,减缓熔融硅冷却速度,使得晶粒可以横向成长,形成该多晶硅层;
源极,覆盖所述图案化热滞留层且与所述源极掺杂区电连接;以及
漏极,覆盖所述图案化热滞留层且与所述漏极掺杂区电连接。
9.如权利要求8所述的多晶硅薄膜晶体管,其中所述图案化热滞留层的材料包括SiOxNy或SiOxCy材料,其薄膜穿透系数范围为3000~12000cm-1。
10.如权利要求8所述的多晶硅薄膜晶体管,其中所述图案化栅极导体层的材料包括铝或钼。
11.如权利要求8所述的多晶硅薄膜晶体管,其中所述源极及所述漏极的材料包括铝或其它金属合金。
12.如权利要求11所述的多晶硅薄膜晶体管的制造方法,其中所述源极及所述漏极的材料是含钛/铝/钛的三层金属或铜或钼材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101076164A CN100570836C (zh) | 2006-07-26 | 2006-07-26 | 多晶硅薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101076164A CN100570836C (zh) | 2006-07-26 | 2006-07-26 | 多晶硅薄膜晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101114595A CN101114595A (zh) | 2008-01-30 |
CN100570836C true CN100570836C (zh) | 2009-12-16 |
Family
ID=39022834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101076164A Expired - Fee Related CN100570836C (zh) | 2006-07-26 | 2006-07-26 | 多晶硅薄膜晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100570836C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103311129A (zh) * | 2013-06-17 | 2013-09-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其沟道形成方法 |
CN104505404A (zh) * | 2014-12-23 | 2015-04-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
CN105140130B (zh) * | 2015-09-29 | 2018-01-19 | 信利(惠州)智能显示有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
TWI668870B (zh) * | 2016-12-15 | 2019-08-11 | 財團法人工業技術研究院 | 電晶體裝置 |
CN107946196B (zh) * | 2017-11-28 | 2021-12-28 | 合肥鑫晟光电科技有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 |
KR102629350B1 (ko) * | 2018-12-12 | 2024-01-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
-
2006
- 2006-07-26 CN CNB2006101076164A patent/CN100570836C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101114595A (zh) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5474945A (en) | Method for forming semiconductor device comprising metal oxide | |
KR100785020B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
US6410373B1 (en) | Method of forming polysilicon thin film transistor structure | |
CN100570836C (zh) | 多晶硅薄膜晶体管及其制造方法 | |
CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
JP2003515928A (ja) | トップゲート薄膜トランジスタおよびその製造方法 | |
CN104681624A (zh) | 单晶硅基底tft器件 | |
KR100966420B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
US6235558B1 (en) | Method for fabricating semiconductor device | |
KR100646937B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US7435667B2 (en) | Method of controlling polysilicon crystallization | |
JP2007335865A (ja) | ゲート薄膜トランジスタの製造方法 | |
US20050224876A1 (en) | [structure of ltps-tft and method of fabricating channel layer thereof] | |
JPH10125923A (ja) | 半導体素子及びその製造方法 | |
CN102646602B (zh) | 多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管 | |
JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
JPH01283879A (ja) | 薄膜形半導体装置とその製造方法 | |
US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
KR20030015617A (ko) | 결정질 실리콘의 제조방법 | |
JP4514908B2 (ja) | 半導体装置の製造方法 | |
KR100955380B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
JPH11354800A (ja) | 薄膜トランジスタ及びその形成方法並びに液晶表示装置 | |
JPS63158875A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20170726 |
|
CF01 | Termination of patent right due to non-payment of annual fee |