CN100561873C - 一种电平移动器 - Google Patents
一种电平移动器 Download PDFInfo
- Publication number
- CN100561873C CN100561873C CNB200710064543XA CN200710064543A CN100561873C CN 100561873 C CN100561873 C CN 100561873C CN B200710064543X A CNB200710064543X A CN B200710064543XA CN 200710064543 A CN200710064543 A CN 200710064543A CN 100561873 C CN100561873 C CN 100561873C
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- circuit
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 238000007599 discharging Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种电平移动器，用以解决现有技术中的电平移动器存在转换时处理速度较慢、功耗较大的问题；该电平移动器包括第一、第二组电路；其中，每组电路包含一开关电路及两个MOS管；每组电路中，第一MOS管的栅极与漏极相连，源极与第二MOS管的漏极相连；第二MOS管的源极接第二电源；每组电路中的第二MOS管的栅极与另一组电路中的第一MOS管的漏极相连；每组电路中，开关电路的输入端接地，输出端接第一MOS管的漏极；开关电路的导通和关断受基于第一电源的输入信号控制；第一组电路中的第一MOS管的漏极反相后输出基于第二电源的输出信号。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种电平移动器。
背景技术
常见的CMOS电平移动器具有速度快、面积小的特点，在数模混合电路中经常使用，一般地，参阅图1所示，其组成部件包括：高阈值MOS管M1～M4、由低阈值MOS管构成的反相器1～2、由高阈值MOS管构成的反相器3。该电平移动器的功能是将逻辑电平为VDD-0的输入信号A转化为逻辑电平为HVDD-0的输出信号Y，其中，HVDD大于VDD。
图1中，假设初始状态：输入信号A为逻辑0，M1关闭，M2开启，N1节点电压为HVDD电平值，N2节点电压为0电平值，M3开启，M4关闭。当输入信号A为从逻辑0变为逻辑1时，经过反相器1、2，M1的栅极电压也从逻辑0变为逻辑1，此时M1半开启，N1节点电压下降；经过反相器1，M2的栅极电压从逻辑1变为逻辑0，此时M2关闭，N2节点的电压仍为0电平值。此时M3仍然开启，即通过M3对N1节点充电，由于M3和M1同时开启，N1节点的电压下降速度会很慢，瞬态电流相当大，导致功耗很大。
为了对上述CMOS电平移动器进行改进，现有技术提供了一种改良的CMOS电平移动器，参阅图2所示，其组成部件包括：高阈值MOS管M1～M6、由低阈值MOS管构成的反相器1～2、由高阈值MOS管构成的反相器3。相对图1而言，图2所示的电路中增加了高阈值MOS管M3、M4，分别与M1、M2组成了两个准反相器。
图2中，当输入信号A为从逻辑0变为逻辑1时，经过反相器1、2，M1的栅极电压也从逻辑0变为逻辑1，此时M1半开启，N1节点电压下降；经过反相器1，M2的栅极电压从逻辑1变为逻辑0，此时M2关闭。由于M4栅极与M2栅极相连，因此M4开启，由于N1节点与M6栅极相连，因此N1节点的电压下降使M6开启，从而对N2节点快速充电。另外，由于经过反相器1、2作用，使此时的M3处于半开启状态，因此减小了来自HVDD的充电电流，并且，由于N2节点与M5栅极相连，因此N2节点的电压升高使经过M5的电流减小，N1电压下降更快，这一正反馈过程可以使得输出信号Y很快达到HVDD电平值。
可见，现有技术提供的图2所示的CMOS电平移动器与图1所示的CMOS电平移动器相比，具有速度较快，功耗较低的优点。但是，现有技术提供的图2所示的CMOS电平移动器的不足在于，由于M1对N1节点放电时，M3处于半开启状态，并且，M5的关闭需要一定的时间，在这段时间内，HVDD通过M5和M3对N1的充电电流较大，因此上述电平移动器电路的正反馈过程仍然会产生较大的瞬态电流，其处理速度仍然不够快，功耗仍然不够低。特别是当多个电平移动器一起工作时，会导致流过HVDD和VSS(地)的电流过大，从而引起地弹反射效应(ground bounce)，抬高地端电压VSS并降低HVDD电压，虽然这是一个很短的过程，但VSS电压升高过多会使得M1或M2管的栅极电压与源极电压之差VGS小于阈值电压，使本应开启的M1管关闭，本应关闭的M2管开启，从而造成电平移动器转换失败。
发明内容
本发明提供一种电平移动器，用以解决现有技术中的电平移动器存在转换时处理速度较慢、功耗较大的问题。
本发明提供以下技术方案：
一种电平移动器，包括第一、第二组电路；其中，每组电路包含一开关电路及两个MOS管；
每组电路中，第一MOS管的栅极与漏极相连，源极与第二MOS管的漏极相连；第二MOS管的源极接第二电源；每组电路中的第二MOS管的栅极与另一组电路中的第一MOS管的漏极相连；每组电路中，所述第一MOS管和第二MOS管为高阈值MOS管；
每组电路中，开关电路的输入端接地，输出端接第一MOS管的漏极；第一组电路中，开关电路的导通和关断受基于第一电源的输入信号控制；第二组电路中，开关电路的导通和关断受基于第一电源的输入信号的反相信号控制；
第一组电路中的第一MOS管的漏极反相后输出基于第二电源的输出信号；其中，所述第二电源电压高于第一电源电压；
当基于第一电源的输入信号从低电平信号转变为高电平信号时，第一组电路中，开关电路导通，第一MOS管的漏极放电，放电电流受第一MOS管和第二MOS管控制，输出基于第二电源的高电平信号；
当基于第一电源的输入信号从高电平信号转变为低电平信号时，第二组电路中，开关电路导通，第一MOS管的漏极放电，放电电流受第一MOS管和第二MOS管控制，输出基于第二电源的低电平信号。
较佳的，每组电路中，开关电路为一个高阈值MOS管，开关电路的输入端为该MOS管的源极，输出端为该MOS管的漏极，第一组电路中，该MOS管的栅极接基于第一电源的输入信号；第二组电路中，该MOS管的栅极接基于第一电源的输入信号的反相信号；
或，每组电路中，开关电路为一个低阈值MOS管，开关电路的输入端为该MOS管的源极，输出端为该MOS管的漏极，第一组电路中，该MOS管的栅极接基于第一电源的输入信号；第二组电路中，该MOS管的栅极接基于第一电源的输入信号的反相信号；
或，每组电路中，开关电路为一个低阈值MOS管和一个高阈值MOS管的组合，其中，开关电路的输入端为低阈值MOS管的源极，输出端为高阈值MOS管的漏极，低阈值MOS管的漏极与高阈值MOS管的源极相连，高阈值MOS管的栅极接第一电源，第一组电路中，低阈值MOS管的栅极接基于第一电源的输入信号；第二组电路中，低阈值MOS管的栅极接基于第一电源的输入信号的反相信号。
较佳的，基于第一电源的输入信号通过首尾相连的两个由低阈值MOS管构成的反相器控制第一组电路中开关电路的导通和关断；通过所述两个反相器中的第一反相器控制第二组电路中开关电路的导通和关断。
较佳的，第一组电路中所述第一MOS管的漏极和第二组电路中所述第一MOS管的漏极通过由高阈值MOS管构成的反相器输出基于第二电源的输出信号。
本发明有益效果如下：
本发明在电平移动器的两组电路中，将每组电路中所述第一MOS管的栅极与漏极相连以进行限流，提高了转换时处理速度，降低了转换时的瞬态电流，减小了功耗；在每组电路中的开关电路采用低阈值管做驱动管，进一步提高了电平移动器的转换速度；另外，在每组电路中的开关电路设置高阈值常通管保护低阈值管的漏端电压不会过大而击穿，提高了转换时的可靠性。
附图说明
图1、图2为背景技术中电平移动器的结构图；
图3、图4为本发明实施例中电平移动器的结构图。
具体实施方式
为了解决现有技术中的电平移动器存在转换时处理速度较慢、功耗较大的问题，本发明实施例在电平移动器的两组电路中，将每组电路中进行限流的MOS管的栅极与漏极相连，以实现高速、低功耗的电平移动器。
本发明实施例中的电平移动器包括第一、第二组电路；其中，每组电路包含一开关电路及两个MOS管；
每组电路中，第一MOS管的栅极与漏极相连，源极与第二MOS管的漏极相连；第二MOS管的源极接第二电源；每组电路中的第二MOS管的栅极与另一组电路中的第一MOS管的漏极相连；
每组电路中，开关电路的输入端接地，输出端接第一MOS管的漏极；第一组电路中，开关电路的导通和关断受基于第一电源的输入信号控制；第二组电路中，开关电路的导通和关断受接基于第一电源的输入信号的反相信号控制；
第一组电路中的第一MOS管的漏极反相后输出基于第二电源的输出信号；其中，所述第二电源电压高于第一电源电压。
在较佳的实现方式中，每组电路中，开关电路为一个高阈值MOS管，开关电路的输入端为该MOS管的源极，输出端为该MOS管的漏极，第一组电路中，该MOS管的栅极接基于第一电源的输入信号；第二组电路中，该MOS管的栅极接基于第一电源的输入信号的反相信号。
具体地，以下结合附图对本发明实施例中的电平移动器进行详细说明。
参阅图3所示，本发明实施例中的电平移动器包括：MOS管M1～M6、由低阈值MOS管构成的反相器1～2、由高阈值MOS管构成的反相器3。
其中，M1和M2为高阈值MOS管，基于VDD的输入信号A经反相器1～2输入到M1的栅极，M1的源极与VSS相连，漏极与M3的漏极相连；基于VDD的输入信号A经反相器1输入到M2的栅极，M2的源极与VSS相连，漏极与M4的漏极相连。
M3和M4为高阈值管，连接为二极管形式，起到限制电流的作用；M3的栅极与其漏极相连，M6的栅极与其漏极相连；M3、M4的源极分别与M5、M6的漏极相连；M3的漏极设N1节点，并通过反相器3输出基于HVDD的输出信号Y；M4的漏极设N2节点。
M5和M6为高阈值管，其栅极分别与M4和M3的漏极相连，其漏极分别与M3、M4的源极相连，其源极分别接高逻辑电平HVDD(HVDD大于VDD)。
图3所示的电平移动器的工作方式如下：
假设初始状态输入信号为逻辑0，M1关闭，M2开启，N1节点电压为HVDD，N2节点电压为0，M3全关闭，M4全开启，M5开启，M6关闭。
当输入信号A从逻辑0变为逻辑1时，经过反相器1、2，M1的栅极电压也从逻辑0变为逻辑1，M1半开启；经过反相器2，M2的栅极电压从逻辑1变为逻辑0，M2关闭，N1节点被放电，其电压下降，并且N1节点的泄放电流由M3限制。当N1节点开始放电时，由于M3处于全关闭状态，从而截断了来自HVDD的电流。
直到N1节点的电压下降到一定程度后M3才处于开启状态，但由于N1节点与M6栅极相连，因此当N1节点的电压下降至M6开启时，由于M4全开启，N2节点被充电；另外，由于N2节点与M5栅极相连，因此，N2节点的电压升高将使M5关闭，来自HVDD的电流又被抑制了，从而加速N1节点电压的下降，这一过程直至N1节点的电压下降到高阈值管的阈值电压以下，使经反相器3输出的基于HVDD的输出信号Y为高。
当输入信号A从逻辑1变为逻辑0时，经过反相器2，M2的栅极电压从逻辑0变为逻辑1，M2半开启；经过反相器1、2，M1的栅极电压从逻辑1变为逻辑0，M1关闭，N2节点被放电，其电压下降，并且N2节点的泄放电流由M4限制。当N2开始放电时，由于M4处于全关闭状态，从而截断了来自HVDD的电流。
直到N2节点的电压下降到一定程度后M4才处于开启状态，但由于N2节点与M5栅极相连，因此当N2节点的电压下降至M5开启时，由于M3全开启，N1节点被充电；另外，由于N1节点与M6栅极相连，因此，N1节点的电压升高将使M6关闭，来自HVDD的电流又被抑制了，从而加速N2节点电压的下降，这一过程直至N2节点的电压下降到高阈值管的阈值电压以下，此时N1节点的电压为HVDD，经反相器3输出的基于HVDD的输出信号Y为低。
在另一种较佳的实现方式中，将图3所示电路中的M1和M2改为低阈值MOS管，由于低阈值MOS管的反应速度较高阈值MOS管快，因此这样处理可以提高电平移动器的转换速度。
另外，可以将图3所示电路的每组电路中的开关电路由一个低阈值MOS管和一个高阈值MOS管的组合来替代，其中，开关电路的输入端为低阈值MOS管的源极，输出端为高阈值MOS管的漏极，低阈值MOS管的漏极与高阈值MOS管的源极相连，高阈值MOS管的栅极接第一电源，第一组电路中，低阈值MOS管的栅极接基于第一电源的输入信号；第二组电路中，低阈值MOS管的栅极接基于第一电源的输入信号的反相信号。
具体地，参阅图4所示的电平移动器，包括：MOS管M1～M8、由低阈值MOS管构成的反相器1～2、由高阈值MOS管构成的反相器3。
其中，M1和M2为低阈值MOS管，反应速度较高阈值MOS管快；基于VDD的输入信号A经反相器1～2输入到M1的栅极，M1的源极与VSS相连，漏极与M3的源极相连；基于VDD的输入信号A经反相器1输入到M2的栅极，M2的源极与VSS相连，漏极与M4的源极相连。
M3和M4为高阈值MOS常通管，其栅极电压接高逻辑电平VDD，可以起到限流的作用，并可保护低阈值管M1、M2的漏极电压不会过大而击穿，其最高漏极电压可达到VDD-Vth；M3、M4的漏极分别与M5、M6的漏极相连；M5的漏极通过反相器3输出基于HVDD的输出信号Y。
M5和M6为高阈值管，连接为二极管形式，起到限制电流的作用；M5的栅极与其漏极相连，M6的栅极与其漏极相连；M5、M6的源极分别与M7、M8的漏极相连。
M7和M8为高阈值管，其栅极分别与M6、M5的漏极相连，其漏极分别与M5、M6的源极相连，其源极分别接高逻辑电平HVDD(HVDD大于VDD)。
图4所示的电平移动器的工作方式如下：
当输入信号A从逻辑0变为逻辑1时，经过反相器1、2，M1的栅极电压也从逻辑0变为逻辑1，由于M1为低阈值管，因此M1开启；经过反相器2，M2的栅极电压从逻辑1变为逻辑0，M2关闭，另外，由于M3，M4为高阈值常通管，因此M3、M4开启，结点N1被放电，其电压下降，并且N1节点的泄放电流由M5限制。当N1节点开始放电时，由于M5处于全关闭状态，从而截断了来自HVDD的电流。
直到N1节点的电压下降到一定程度后M5才处于开启状态，但由于N1节点与M8栅极相连，因此当N1节点的电压下降至M8开启时，由于M6全开启，N2节点被充电；另外，由于N2节点与M7栅极相连，因此，N2节点的电压升高将使M7关闭，来自HVDD的电流又被抑制了，从而加速N1节点电压的下降，这一过程直至N1节点的电压下降到高阈值管的阈值电压以下，使经反相器3输出的基于HVDD的输出信号Y为高。
当输入信号A从逻辑1变为逻辑0时，经过反相器2，M2的栅极电压从逻辑0变为逻辑1，由于M2为低阈值管，因此M2开启；经过反相器1、2，M1的栅极电压从逻辑1变为逻辑0，M1关闭，另外，由于M3，M4为高阈值常通管，因此M3、M4开启，结点N2被放电，其电压下降，并且N2节点的泄放电流由M6限制。当N2开始放电时，由于M6处于全关闭状态，从而截断了来自HVDD的电流。
直到N2节点的电压下降到一定程度后M6才处于开启状态，但由于N2节点与M7栅极相连，因此当N2节点的电压下降至M7开启时，由于M5全开启，N1节点被充电；另外，由于N1节点与M8栅极相连，因此，N1节点的电压升高将使M8关闭，来自HVDD的电流又被抑制了，从而加速N2节点电压的下降，这一过程直至N1节点的电压下降到高阈值管的阈值电压以下，此时N1节点的电压为HVDD，经反相器3输出的基于HVDD的输出信号Y为高。
图3和图4所示的电平移动器中，N1节点通过反相器3输出基于HVDD的输出信号Y(与输入信号A同相的高电压信号)，这里也可由N2节点通过反相器3输出基于HVDD的输出信号YB(与输入信号A反相的高电压信号)；或者，分别由N1，N2点通过高阈值MOS管组成的反相器输出Y和YB。
另外，图3所示的电平移动器中高阈值MOS管M3～M6，以及，图4所示的电平移动器中高阈值MOS管M3～M8也可以采用低阈值MOS管来处理，但相对于高阈值MOS管而言，此时的电平转换速度较慢。
从上述实施例可知，本发明在电平移动器的两组电路中，将每组电路中进行限流的MOS管的栅极与漏极相连，提高了转换时的处理速度，降低了转换时的瞬态电流，减小了功耗；在每组电路中的开关电路采用低阈值管做驱动管，进一步提高了电平移动器的转换速度；另外，在每组电路中的开关电路设置高阈值常通管保护低阈值管的漏端电压不会过大而击穿，提高了转换时的可靠性。特别的，当多个电平移动器一起工作时，瞬态电流也较低，不会引起地弹反射效应，从而进一步提高了电平移动器转换时的可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (4)
1、一种电平移动器，包括第一、第二组电路；其中，每组电路包含一开关电路及两个MOS管；其特征在于：
每组电路中，第一MOS管的栅极与漏极相连，源极与第二MOS管的漏极相连；第二MOS管的源极接第二电源；每组电路中的第二MOS管的栅极与另一组电路中的第一MOS管的漏极相连；每组电路中，所述第一MOS管和第二MOS管为高阈值MOS管；
每组电路中，开关电路的输入端接地，输出端接第一MOS管的漏极；第一组电路中，开关电路的导通和关断受基于第一电源的输入信号控制；第二组电路中，开关电路的导通和关断受基于第一电源的输入信号的反相信号控制；
第一组电路中的第一MOS管的漏极反相后输出基于第二电源的输出信号；其中，所述第二电源电压高于第一电源电压；
当基于第一电源的输入信号从低电平信号转变为高电平信号时，第一组电路中，开关电路导通，第一MOS管的漏极放电，放电电流受第一MOS管和第二MOS管控制，输出基于第二电源的高电平信号；
当基于第一电源的输入信号从高电平信号转变为低电平信号时，第二组电路中，开关电路导通，第一MOS管的漏极放电，放电电流受第一MOS管和第二MOS管控制，输出基于第二电源的低电平信号。
2、如权利要求1所述的电平移动器，其特征在于，每组电路中，开关电路为一个高阈值MOS管，开关电路的输入端为该MOS管的源极，输出端为该MOS管的漏极，第一组电路中，该MOS管的栅极接基于第一电源的输入信号；第二组电路中，该MOS管的栅极接基于第一电源的输入信号的反相信号；
或，每组电路中，开关电路为一个低阈值MOS管，开关电路的输入端为该MOS管的源极，输出端为该MOS管的漏极，第一组电路中，该MOS管的栅极接基于第一电源的输入信号；第二组电路中，该MOS管的栅极接基于第一电源的输入信号的反相信号；
或，每组电路中，开关电路为一个低阈值MOS管和一个高阈值MOS管的组合，其中，开关电路的输入端为低阈值MOS管的源极，输出端为高阈值MOS管的漏极，低阈值MOS管的漏极与高阈值MOS管的源极相连，高阈值管的栅极接第一电源，第一组电路中，低阈值MOS管的栅极接基于第一电源的输入信号；第二组电路中，低阈值MOS管的栅极接基于第一电源的输入信号的反相信号。
3、如权利要求1或2所述的电平移动器，其特征在于，基于第一电源的输入信号通过首尾相连的两个由低阈值MOS管构成的反相器控制第一组电路中开关电路的导通和关断；通过所述两个反相器中的第一反相器控制第二组电路中开关电路的导通和关断。
4、如权利要求1或2所述的电平移动器，其特征在于，第一组电路中所述第一MOS管的漏极和第二组电路中所述第一MOS管的漏极通过由高阈值MOS管构成的反相器输出基于第二电源的输出信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710064543XA CN100561873C (zh) | 2007-03-19 | 2007-03-19 | 一种电平移动器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710064543XA CN100561873C (zh) | 2007-03-19 | 2007-03-19 | 一种电平移动器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101047382A CN101047382A (zh) | 2007-10-03 |
| CN100561873C true CN100561873C (zh) | 2009-11-18 |
Family
ID=38771668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710064543XA Expired - Fee Related CN100561873C (zh) | 2007-03-19 | 2007-03-19 | 一种电平移动器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561873C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884643B2 (en) * | 2008-07-10 | 2011-02-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low leakage voltage level shifting circuit |
| US8102199B2 (en) * | 2008-11-18 | 2012-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-low voltage level shifting circuit |
| CN101494450B (zh) * | 2009-02-25 | 2011-04-20 | 苏州瀚瑞微电子有限公司 | 电平转移电路 |
| CN104639149B (zh) * | 2013-11-11 | 2018-03-30 | 京微雅格（北京）科技有限公司 | 三模高速的电平向上转换电路 |
| CN109347473A (zh) * | 2018-09-04 | 2019-02-15 | 上海东软载波微电子有限公司 | 电平移位电路 |
| CN112929020B (zh) * | 2021-01-22 | 2023-09-26 | 珠海零边界集成电路有限公司 | 电子设备及其电平转换电路 |
-
2007
- 2007-03-19 CN CNB200710064543XA patent/CN100561873C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101047382A (zh) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108155903B (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
| CN101278248B (zh) | 具有电流泄漏减小设计的半导体集成电路 | |
| CN100561873C (zh) | 一种电平移动器 | |
| CN101557122B (zh) | 双电源选择电路 | |
| US20180262186A1 (en) | Integrated bootstrap high-voltage driver chip and technological structure thereof | |
| CN104022776B (zh) | 一种半桥驱动电路中的自举二极管仿真电路 | |
| CN101795132B (zh) | 一种集成电路的i/o口的电位上拉电路和下拉电路 | |
| CN102148614B (zh) | 脉冲产生电路及方法、基准电压产生及其推动电路及方法 | |
| CN105187047B (zh) | 一种用于igbt驱动芯片的特高压电平位移电路 | |
| CN102208909A (zh) | 电平转换电路 | |
| CN103178829A (zh) | 电平移位电路 | |
| CN106059552A (zh) | 基于mosfet开关动态特性的驱动电路 | |
| CN101394177B (zh) | 一种输出缓冲电路 | |
| CN102487240A (zh) | 电压转换速率控制电路和输出电路 | |
| CN114244083A (zh) | 高速mosfet半桥栅驱动电路 | |
| CN107689787A (zh) | 一种用于半桥结构的高压侧栅驱动电路 | |
| CN101119114A (zh) | 输出缓冲电路 | |
| CN108282083A (zh) | 一种混合结构电荷泵电路 | |
| CN101944904B (zh) | 一种自举控制电路及包含该自举控制电路的开关电源 | |
| CN208015578U (zh) | SiC型功率开关管的驱动电路、智能功率模块以及空调器 | |
| CN110417403A (zh) | 一种高速电位平移电路 | |
| CN108712166B (zh) | 一种自适应电平转换电路 | |
| CN116169863A (zh) | 一种用于实现nmos管加速驱动的装置 | |
| CN102638254B (zh) | 低泄漏功率检测器件、系统和方法 | |
| CN112187253B (zh) | 低功耗的强锁存结构电平转换器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20120319 |