CN100551208C - 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块 - Google Patents

陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块 Download PDF

Info

Publication number
CN100551208C
CN100551208C CNB2004100983822A CN200410098382A CN100551208C CN 100551208 C CN100551208 C CN 100551208C CN B2004100983822 A CNB2004100983822 A CN B2004100983822A CN 200410098382 A CN200410098382 A CN 200410098382A CN 100551208 C CN100551208 C CN 100551208C
Authority
CN
China
Prior art keywords
ceramic substrate
protuberance
film material
hole
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100983822A
Other languages
English (en)
Other versions
CN1627884A (zh
Inventor
小西正夫
伊藤雅纪
松崎直生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1627884A publication Critical patent/CN1627884A/zh
Application granted granted Critical
Publication of CN100551208C publication Critical patent/CN100551208C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明的一种陶瓷基板制造方法包括：在收缩抑制层上设置孔的第一工序；用厚膜材料充填孔的第二工序；将充填了厚膜材料的收缩抑制层层合在准备工序中烧结的陶瓷基板最外层上，接着进行挤压由此获得层合体的第三工序；烧结层合体的第四工序；去除收缩抑制层的第五工序。由此，能增加形成在陶瓷基板最外层上突出部的种类。

Description

陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块
技术领域
本发明涉及一种陶瓷基板制造方法，以及一种使用通过该制造方法制造的陶瓷基板的电子元件模块。特别是，本发明涉及一种用于制造表面上带有突出部(隆起)的陶瓷基板的方法，以及一种使用通过该制造方法制造的陶瓷基板的电子元件模块。
背景技术
下面，描述一种传统的制造带有突出部(隆起)的陶瓷基板的方法。图10示出了用于制造陶瓷基板的传统方法的工序。具体地讲，依据该传统方法，在一个用于低温烧结的生片材(greensheet)上开设通孔(工序1)。之后，用银膏制成的导体充填通孔(工序2)。一个内层导体形成在充填有导体的生片材的表层上，由此，制备出多个其上形成内层导体的生片材(工序3)。与这些工序分开，为挤压生片材，在由未焙烧片材制成的收缩抑制层上开设通孔(工序4)，该未焙烧片材在生片材的烧结温度下不会被烧结，而且在工序4中形成的通孔被充填导体(工序5)。在工序3中形成的生片材被层合在一起，在工序5中形成的充填了导体的收缩抑制层被层合在层合体的最外层上，接着对它们进行挤压(工序6)。在工序6之后，在大约900℃温度下烧结所产生的层合体(工序7)。在工序7之后，去除在工序6中层合的收缩抑制层(步骤8)。这样，就完成了如图11中示出的带有突出部的基板。
图11示出了使用带有突出部的基板的一个电子元件模块的具体例子。附图标记11表示一个陶瓷基板，其中生片材的层合体在低温下烧结，附图标记12表示内部通孔，每个通孔分别从陶瓷基板11中的每层的上表面连通到下表面，以及附图标记13表示内层电路图形结构。附图标记14a表示由一个形成在陶瓷基板11的最下层11b上的由导体构成的突出部。附图标记20表示连接到突出部14a上的一个表层电路图形结构。此外，附图标记15表示由一个形成在陶瓷基板11的最上层11a上的由导体构成的突出部，其连接到最上层11a上的表层电路图形结构16上和内部通孔12上。
附图标记17表示安装在陶瓷基板11的上表面的一个倒装芯片IC。形成在倒装芯片IC 17底部表面上的连接层18连接到突出部15上。由此，电子元件模块19作为一个表面安装型模块被完成。与本发明相关的所述现有技术描述于例如JP6(1994)-53655A中。
但是，依据这种制造带有突出部的陶瓷基板的传统方法，充填了导体的收缩抑制层层合在尚未焙烧的生片材的层合体上，之后，收缩抑制层和生片材层被同时烧结，由此形成突出部。这时生片材层需要被烧结，因此要在最高可达900℃的温度下保温20分钟来实现烧结(JP6(1994)-53655A)。一般地，用作厚膜材料的导体、电介质(绝缘体)和电阻材料的烧结温度在850℃±50℃的范围内，并且分布中心的焙烧温度低于生片材层合体的烧结温度即900℃。由此，依据传统的制造方法，仅有在900℃焙烧的导电性材料能被使用，不能任意选择一般的厚膜材料用来形成突出部。
例如，JP6(1994)-53655A中用作突出部的材料局限为不包含玻璃粉的导电性材料。但是玻璃粉与突出部和生片材之间的连接强度有很大关系。因此，当突出部是由不含玻璃粉的导体制成时，容易形成与基板或陶瓷表面之间连接强度低的突出部。因此，用这种方法形成的突出部具有低连接可靠性。
此外，依据现有技术，不能形成由不同种类厚膜材料的混合物构成的突出部(即其中电介质和导体相混合的突出部)。因此会出现下面的问题，包括表层电路图形结构20的突出部14a和14b之间的尺寸21受到限制。也就是说，如图12所示，在电子元件模块19被焊接到一块母基板(parent substrate)22上时，如果尺寸21小，则在包括表层电路图形结构20的突出部14a和14b之间会由于焊接而发生短路。
在此，附图标记23a表示母基板22上端表面上形成的接合区，接合区23a设置在与突出部14a相对应的位置。类似地，附图标记23b表示设置在与突出部14b相对应位置的接合区。
发明内容
因此，基于前述的见解，本发明的目的是提供一种陶瓷基板制造方法，其中用于形成在陶瓷基板最外层上的突出部的材料能被广泛选择而不受生片材层合体焙烧条件的约束，并且连接可靠性高，同时消除了由突出部形成的电极之间的短路。
依据本发明，一种用于制造表面上带有由厚膜材料构成的突出部的陶瓷基板的方法包括：在未焙烧片材上提供出孔的第一工序；在第一工序之后，用厚膜材料充填孔的第二工序；在第二工序之后，将充填了厚膜材料的未焙烧片材层合在已烧结的陶瓷基板最外层上，接着进行挤压，由此形成层合体的第三工序；第三工序之后，烧结薄板的第四工序；在第四工序之后，去除未焙烧片材的第五工序。
依据本发明的电子元件模块使用表面上带有由厚膜材料构成的突出部的陶瓷基板，其中，在未焙烧片材上开设出孔，用厚膜材料充填孔，将厚膜材料充填的未焙烧片材层合在已烧结的陶瓷基板最外层的前表面和后表面上，接着进行挤压，由于形成一块层合体，烧结层合体，以及去除未焙烧片材，将电子元件模块设置在从获得的陶瓷基板的前表面和后表面中选出的至少一个表面上。
在本领域技术人员阅读和理解了后面参照附图的详细说明后本发明的这些和其它优点将变得明显。
附图说明
图1是本发明实施例1中陶瓷基板的制造工艺流程图。
图2A是本发明实施例1中在准备工序中在高温下烧结的陶瓷基板的剖视图。图2B是本发明实施例1中最外层被处理之后的陶瓷基板的剖视图。图2C是本发明实施例1中在第三工序中收缩抑制层被层合在最外层上形成的层合体的剖视图。图2D是本发明实施例1中在第五工序中烧结后去除了收缩抑制层的陶瓷基板的剖视图。
图3是本发明第二个实施例中收缩抑制层的剖视图。
图4是本发明第二个实施例中使用陶瓷基板的电子元件模块的剖视图。
图5A和图5B是本发明实施例3中收缩抑制层的剖视图。
图6是本发明实施例3中陶瓷基板的剖视图。
图7是本发明实施例3中使用陶瓷基板的电子元件模块的剖视图。
图8是本发明实施例4中电子元件模块的剖视图。
图9是本发明实施例4中设置在母基板上的电子元件模块的剖视图。
图10是传统陶瓷基板的制造工艺流程图。
图11是使用传统陶瓷基板的电子元件模块的剖视图。
图12是安装在母基板上的传统电子元件模块的剖视图。
具体实施方式
依据本发明，形成在陶瓷基板最外层上的突出部所带来的各种不便被消除。即，提供于未焙烧片材中的孔可被普通厚膜材料充填。因此，形成在陶瓷基板最外层上的突出部可由导体和绝缘体构成。例如，即使由导体构成的突出部(突起电极)之间的距离被减小，也能通过在突起电极之间形成由绝缘体构成的突出部来预防其间的短路。第三工序中陶瓷基板已被烧结，以致可以选择一种在陶瓷基板烧结温度附近焙烧的厚膜材料，因此，能从广泛的多种材料中选择厚膜材料。此外，由于提供于未焙烧片材的孔被充填了一种厚膜材料，因此由厚膜材料构成的陶瓷基板的形状精确且均一。因此，特别地讲，如果本发明被用作高频率元件，可以实现在高频方面具有均一性能的陶瓷基板。
本发明包括对设在未焙烧片材中的孔进行充填的工序，不仅可以充填导体，而且可以充填除导体以外的厚膜材料如绝缘体。依据这种结构，能消除形成在陶瓷基板最外层上的突出部带来的诸多不便。例如，即使用作电极的突出部之间的距离小，也能通过在用作电极的突出部之间设置由绝缘体构成的突出部来防止短路。
依据本发明，使用厚膜材料充填提供于未焙烧片材中的孔。这就意味着形成在陶瓷基板最外层上的突出部可由导体和绝缘体构成。例如，即使由导体构成的突出部(突起电极)之间的距离小，也能通过在突起电极之间形成由绝缘体构成的突出部来防止突起电极之间的短路。
在第二工序中，优选的是压力在50到200kPa/cm2的范围内。
此外，在第三工序中，由于陶瓷基板已被烧结，因此可选择在大约850℃下烧结的常用厚膜材料，因此，可从广泛的多种材料中选择用作厚膜材料的材料。
此外，用一种厚膜材料充填提供于未焙烧片材中的孔，以致厚膜材料构成的突出部的形状变得精确并且均一。因此，特别地讲，如果本发明被用作高频率元件，可以实现在高频方面具有均一性能的陶瓷基板。
优选的方式是在第三工序中在800℃或更高的温度下烧结陶瓷基板，并且可以从可在大约500℃到950℃的温度下加热焙烧的广泛多种材料中选择出用作厚膜材料的材料。
在第三工序之后，进行利用强制加热将层合体脱脂的脱脂工序，然后可以接着进行第四工序。
此外，在第四工序中层合体的烧结温度可被设置为与厚膜材料的烧结温度相同。
优选的方式是厚膜材料是从下述材料中选择的至少一种：导体、绝缘体、电介质、电阻材料。作为形成在陶瓷基板最外层上的突出部的材料的种类，除了作为突起电极的导体之外，绝缘体、电介质和电阻材料等可被任意选择，所以能实现较高集成度的多功能陶瓷基板。作为厚膜材料，可以由导体、绝缘体、电介质和电阻材料中的两种或更多种组合形成。作为形成在陶瓷基板最外层上的突出部的材料的种类，除作为突起电极的导体之外，绝缘体、电介质和电阻材料等等可被组合使用。因此，如果在两个突起电极之间形成由绝缘体构成的突出部，则即使突起电极之间的距离减小，其间也不会发生短路等情况。
作为未焙烧片材，氧化铝粉和有机粘结剂可被混合以形成铝板。优选的方式是氧化铝粉和有机粘结剂之间的混合比率如下：相对于100份重量的铝粉，有机粘结剂的重量范围是10到15份。此外，优选的方式是铝粉的平均微粒直径范围是在1.0到2.5μm之间。可使用丙烯酸有机粘结剂。由于未焙烧片材是由氧化铝粉和有机粘结剂制成，所以在大约500℃到大约950℃的温度下其不会焙烧。因此，能从传统用于厚膜混合IC的多种厚膜材料中选择出用于突出部分的材料。
在第三工序中，充填了厚膜材料的未焙烧片材可以层合在陶瓷基板最外层的前表面和后表面上。按照这种结构，可在前表面和后表面上形成突出部。因此，如果使用陶瓷基板，则可形成一种将电子元件等安装在其表面上的表面安装型电子元件模块。
在第三工序中，多个充填了厚膜材料的未焙烧片材可被层合，所产生的层合体可被层合在陶瓷基板的最外层上。由于层合了多个充填了厚膜材料的未焙烧片材，所以能增加突出部的高度。
由于本发明的电子元件模块具有安装在其表面上的电子元件，所以如果形成在后表面上的突出部由导体构成，则能获得表面安装型电子元件模块。
电子元件可以分别安装在前表面和后表面上，由此可获得紧凑的电子元件模块。
此外，可以层合多个未焙烧片材。依据这个结构，能增加突出部的高度。因此，即使由绝缘体构成突出部，也能获得一种可防止电极之间产生短路的电子元件模块。
优选的方式是在陶瓷基板的厚度方向上开设多个孔，用导电膏和绝缘膏充填这些彼此相靠近的孔，烧结这些膏以形成突出部。优选的方式是突出部的高度在25到300μm的范围内。突出部的高度取决于未焙烧片材的厚度。具体地讲，突出部的涂覆量可以设置为对应于未焙烧片材的高度，突出部的最终高度取决于构成突出部的材料在烧结过程中的收缩量。一般而言，导体的厚膜膏的高度为未焙烧片材的一半左右。例如，在使用厚度为50μm的未焙烧片材时，烧结片材的突起电极的高度为大约25μm。此外，在使用层合的两个厚度分别为300μm的未焙烧片材的情况下，烧结片材的突起电极的高度为大约300μm。对于突起电极由电介质(绝缘体)的厚膜膏形成的突出部，情况也是如此。此外，优选的方式是突出部的直径在50到500μm的范围内。此外，优选的方式是由导体构成的突出部和由绝缘体构成的突出部之间的距离至少为50μm。
下面，参照附图描述一种陶瓷基板制造方法和使用通过该制造方法制造的陶瓷基板的电子元件模块。
实施例1
图1是制造实施例1中陶瓷基板方法的制造工序流程图。在图1中，附图标记31表示一个准备工序。在这个准备工序中，基板在800℃到1500℃的温度下被烧结，以及在烧结基板的最外层上形成一个表层电路图形结构。附图标记32表示在收缩抑制层(用作未焙烧片材示例)中开设用于形成突出部的通孔的第一工序。附图标记33表示在第一工序32之后用厚膜材料充填形成在收缩抑制层中的通孔的第二工序。这些通孔可被通过下列方式用厚膜材料充填：将其内带有通孔的收缩抑制层放置在一个多孔板上，通过多孔板对收缩抑制层上的通孔进行抽气，并同时利用一个金属罩板或一个网板将厚膜材料从收缩抑制层的一个表面供应到通孔中上，该表面与收缩抑制层的那个与多孔板相接触的表面相反。
接着，在第三工序34中，由第二工序中形成的收缩抑制层被层合在烧结基板的最外层上，该烧结基板带有一个在准备工序中形成在其上的表面电路图形结构，接着进行挤压由此形成一个层合体。这时，层合体被挤压并且加热以致结合为一体。在本实施例中，层合体以100到200kgf/cm2的压力被挤压并同时被加热到50℃到100℃。接着在第四工序35中，层合体的收缩抑制层被脱脂处理，在厚膜材料的焙烧温度下被烧结，由此充填在收缩抑制层通孔中的厚膜材料和烧结基板一起被焙烧。此时的焙烧温度范围是850℃±50℃，该温度是普通厚膜材料焙烧的温度，并且可以根据使用的厚膜材料来决定。在第四工序35之后，通过去除收缩抑制层的第五工序36，就完成了带有突起电极的陶瓷基板。
图2A是图1中示出的准备工序31中形成的烧结基板的剖视图。该基板是在800℃到1500℃的温度下烧结的。具体的是，附图标记44表示一块陶瓷基板，其中生片材的层合体已经被烧结，以及附图标记45表示将每层的上表面与下表面连通的内部通孔。附图标记46表示设置在陶瓷基板44的内层上的内层导体电路图形结构。
图2B是最外层被处理之后的陶瓷基板的剖视图。也就是说，陶瓷基板44的最上层44a上形成一个表面电路图形结构47a，之后，在其上印制绝缘体48a。相类似地，在陶瓷基板44的最下层44b上形成一个表面电路图形结构47b，之后，在其上印制绝缘体48b。图2A和2B与图1中示出的准备工序31相对应。
图2C是一个剖视图，示出了收缩抑制层49a被层合在图2B中示出的最上层44a外侧，以及收缩抑制层49b被层合在最下层44b外侧，由此获得一个层合体。用于形成突出部的孔50a(直径0.3mm)提供于收缩抑制层49a中，并且孔50a中被充填银膏51a(为形成突起电极)，银膏中含有90％重量的作为金属颗粒的银颗粒(平均颗粒尺寸：2μm)及少量玻璃粉(2％重量)。用作导电膏的材料不限于上述的银膏，而是可以使用包含下述材料的导体膏：以银和金为主要成分并且添加了钯、钼等的金属颗粒(至少为70％重量)、少量的玻璃粉(2％重量)、粘结剂(5％重量)以及溶剂(20％重量)。
此外，用于形成突出部的孔50b(直径：0.3mm)也提供于收缩抑制层49b中，并且孔50b被充填绝缘体51b。绝缘体51b由下述材料构成：主要成分为二氧化硅的多种绝缘玻璃(60％重量)、粘结剂(10％重量)和溶剂(30％重量)。用于绝缘体51b的材料不限于二氧化硅，而是可以使用由玻璃材料、粘结剂和溶剂制备出的可在800℃到900℃烧结的绝缘膏。
包含在收缩抑制层49a和49b内的无机材料仅由氧化铝形成。因此，在第四工序35中，即在850℃±50℃的烧结温度下，收缩抑制层49a和49b不会被烧结。此外，收缩抑制层49a和49b不会遭受变形(膨胀、收缩等)。收缩抑制层的理想厚度是0.05mm到1.0mm。在本实施例中，可使用厚度为0.3mm的收缩抑制层。
由此，由收缩抑制层和在表层上形成有电路图形结构的基板结合为一体所产生的层合基板在400℃下加热5个小时以使收缩抑制层脱脂，接着在850℃下烧结。烧结温度不限于850℃，可按照使用的厚膜材料的烧结温度适当选择。由此，充填的厚膜材料51a的51b仅在竖直方向上收缩大约0.15mm(在水平方向保持不变)，并且收缩抑制层49a和49b中的粘结剂被热解，由此收缩抑制层49a和49b变得非常脆弱和可剥落。这样，可在第五工序36中去除收缩抑制层49a和49b。由此完成了陶瓷基板。
也就是说，如图2D所示，连接到内部通孔45上的突起电极52形成在陶瓷基板44的最上层44a上。此外，突起的绝缘体53形成在陶瓷基板44的最下层44b上。绝缘体53形成在最下层44b上，因此，在电子元件模块被安装在一块母基板上时，即使内部通孔45和最下层44b的表层电路图形结构47b被曝露出来，内部通孔45和表层电路图形结构47b与母基板的布线图形结构之间也不会发生短路。
用于在收缩抑制层49a、49b上形成突出部的孔的直径不限于0.3mm，在本实施例中能在充填方法中使用的直径可被任意选择，如范围为0.05到0.5mm。
突出部的高度是150μm，其直径是200μm，由导体构成的突出部和由绝缘体构成的突出部之间的距离是50μm或以上。
实施例2
图3是实施例2中的收缩抑制层55的剖视图。如图3所示，可使用多个厚膜材料充填形成在收缩抑制层55中的孔56a、56b。例如，孔56a可以用导电膏57充填，该导电膏是一种在实施例1中描述过的导电性材料，以及孔56b可以用实施例1中描述的绝缘膏58充填。另外，孔56a和56b也可以被电介质、电阻材料等充填。电介质可以是制备成可在800℃到900℃的温度下结晶的至少一种玻璃材料，而不是仅能使用上面描述的二氧化硅。此外，电阻材料可以由主要含有二氧化钌、粘结剂和溶剂的电阻性物质构成。
通过利用充填了导电膏57和绝缘体58的收缩抑制层55来代替实施例1中的收缩抑制层49b，能获得图4中示出的电子元件模块60。
图4中，附图标记57表示突起电极，它们在第四工序35中被烧结形成在烧结后的陶瓷基板44的最下层44b上。附图标记58a表示形成在突出部极57a之间的绝缘体。绝缘体58a用此方式形成在两个突起电极57a之间，因此即使两个突起电极57a之间的距离59小，两个突起电极之间也不会发生短路，如现有技术中呈现的(图12)在焊接过程中发生的短路。
此外，附图标记62表示形成在陶瓷基板44的最上层44a上的突出部(突起电极)，并且突起电极62连接到形成在最上层44a以及其内通孔45上的表层电路图形结构63上。附图标记17表示安装在陶瓷基板44的上表面上的倒装芯片IC，一个连接层18形成在倒装芯片IC 17的底面上。接着，连接层18连接到突起电极62上。由此，通过形成绝缘体58a，在电子元件模块60安装在母基板上时，可防止突起电极57a之间因焊接而导致短路。此外，电子元件模块60具有突起电极，所以其能被表面安装到母基板上。
实施例3
图5A和图5B是实施例3中收缩抑制层65的剖视图。如图5A所示，绝缘体67b作为厚膜材料被充填到提供于一个收缩抑制层65中的孔中。如图5B所示，绝缘体67b充填在另一个收缩抑制层中的设在与图5A所示相同位置上孔中，以及用导电膏69a充填其它的孔。通过将充填了绝缘体67b和导电膏69a的收缩抑制层叠加在一侧，能获得图6中示出的陶瓷基板68。
也就是说，在图6中，使用实施例2中的方法，图5B中示出的突起电极69a和绝缘体67b被预先层合在陶瓷基板44的最上层44a上，然后，通过使用图5A中示出的收缩抑制层65，绝缘体67a在与绝缘体67b相对应的位置上被层合在其上。类似地，使用实施例2中的方法，突起电极71和绝缘体72被预先层合在陶瓷基板44的最下层44b上，然后，利用收缩抑制层65，绝缘体67a在与绝缘体72相对应的位置上被层合在其上。之后，进行脱脂和烧结以去除收缩抑制层。
由此获得的陶瓷基板68能形成一个图7中示出的电子元件模块75。具体地说，一个倒装芯片IC 76被安置在陶瓷基板44的上表面上，倒装芯片IC 76的垫板77连接到突起电极69上。附图标记78表示在陶瓷基板44的最上层44a和倒装芯片IC 76之间插入的底层填料。在这种情况下，绝缘体70和67a在电子元件模块75的外侧形成了封罩，以使底层填料78不流到外部。
此外，在陶瓷基板44的最下层44b上，一个收缩抑制层(未示出)还被层合在绝缘体72的下面，由此绝缘体72和绝缘体67a形成为彼此上下叠加。附图标记79表示芯片元件，其通过焊料80连接到突起电极71。
由此，绝缘体72和绝缘体67a围绕着芯片元件79形成，以使焊料80不会流到外部，并且可以在小空间进行强固焊接。所产生的制品在外观上也是令人满意的。
此外，通过使用电阻材料或电介质来代替突起电极71，还能够在电阻材料或电介质与芯片电阻器之间形成电容器，芯片电阻器是一种芯片元件79。
实施例4
图8是实施例4中电子元件模块82的剖视图。电子元件模块82具有一个结构，其中倒装芯片IC 76以与实施例3中相同的方式安装在陶瓷基板83的最外层83a上。在陶瓷基板83的最下层83b上，突起电极84a、84b、84c被设置成彼此靠近。此外，在陶瓷基板83的最外层83b上，绝缘体72和绝缘体67a被形成为彼此上下叠加。也就是说，绝缘体67a被形成为高于突起电极84a、84b、84c。
图9示出了一种状态，在该状态中，由此形成的电子元件模块82被安装在母基板85上。也就是说，绝缘体72和绝缘体67a设置成相互上下叠加，以使绝缘体67a被形成为高于突起电极84a、84b、84c。
因为上述原因，在电子元件模块82被安装在母基板85上时，在设置在母基板85上的接合区86与突起电极84a、84b、84c之间有一段间隙，由此焊料87进入到间隙并准确将突起电极84a连接到接合区86上。这也适用于突起电极84b和84c。这样，焊料87将不会在水平方向上流动。此外，即使突起电极84a、84b和84c之间的距离小，也不会产生短路。
如果由绝缘体构成的突出部分别形成在突起电极84a、84b和84c之间，则在突起电极84a、84b和84c之间短路的可能性可被进一步降低。
依据本发明的陶瓷基板在最外层上形成突出部，因此其可以被用作各式各样的电子元件模块等。
本发明可以用其它不脱离本发明精神或其实质特点的形式实施。本申请中公开的实施例在其所有方面均被认为是描述性的而非限制性的。本发明的范围由所附的权利要求书指出而不是前面的描述，落入权利要求书同等替换范围的所有变化应被包含在该范围中。

Claims (14)

1、一种陶瓷基板制造方法，其用于制造表面上带有由导电厚膜材料构成的第一突出部和由绝缘厚膜材料构成的第二突出部的陶瓷基板，包括：
第一工序，在未焙烧片材上提供出用于形成所述第一突出部的第一孔和靠近所述第一孔的用于形成第二突出部的第二孔；
第二工序，在第一工序之后用导电膏充填第一孔和用绝缘膏充填第二孔；
第三工序，在第二工序之后将充填了导电膏和绝缘膏的未焙烧片材层合在已烧结的陶瓷基板的最外层上，然后进行挤压以形成层合体；
第四工序，在第三工序之后烧结层合体；和
第五工序，在第四工序之后去除未焙烧片材。
2、如权利要求1所述的陶瓷基板制造方法，其特征在于，在第四工序中，所述层合体在800℃或更高温度下被烧结。
3、如权利要求1所述的陶瓷基板制造方法，其特征在于，在第三工序之后，进行通过加热而使层合体脱脂的脱脂工序，然后再进行第四工序。
4、如权利要求1所述的陶瓷基板制造方法，其特征在于，在第四工序中，层合体的烧结温度设置为与厚膜材料的焙烧温度相同。
5、如权利要求1所述的陶瓷基板制造方法，其特征在于，所述导电厚膜材料是导体；所述绝缘厚膜材料是从下述材料中选择的至少一种：绝缘体、电介质、电阻材料。
6、如权利要求1所述的陶瓷基板制造方法，其特征在于，所述导电厚膜材料是导体；所述绝缘厚膜材料是通过将由绝缘体、电介质和电阻材料中的两种或更多种组合而获得的。
7、如权利要求1所述的陶瓷基板制造方法，其特征在于，所述未焙烧片材是通过下述方式获得的：将氧化铝粉和有机粘结剂混合，以及将混合物成形为铝片材。
8、如权利要求1所述的陶瓷基板制造方法，其特征在于，在第三工序中，充填了厚膜材料的未焙烧片材被层合在已烧结的陶瓷基板的最外层的前表面和后表面上。
9、如权利要求1所述的陶瓷基板制造方法，其特征在于，在第三工序中，充填了厚膜材料的多个未焙烧片材被层合在一起，以及将由此获得的层合体层合在已烧结的陶瓷基板的最外层上。
10、一种电子元件模块，其使用了表面上带有由导电厚膜材料构成的第一突出部和由绝缘厚膜材料构成的第二突出部的陶瓷基板，
其中，用于形成所述第一突出部的第一孔和靠近所述第一孔的用于形成第二突出部的第二孔开设在未焙烧片材中；
所述第一孔中充填有导电膏，所述第二孔中充填有绝缘膏；
充填了导电膏和绝缘膏的未焙烧片材被层合在已烧结的陶瓷基板的最外层的前表面和后表面上，然后进行挤压以形成层合体；
层合体被烧结，并且去除未焙烧片材以形成第一突出部和第二突出部；和
电子元件模块被安装在从如此获得的陶瓷基板的前表面和后表面中选出的至少一个表面上。
11、如权利要求10所述的电子元件模块，其特征在于，多个充填了厚膜材料的未焙烧片材被使用。
12、如权利要求10所述的电子元件模块，其特征在于，所述突出部的高度位于25到300μm的范围内。
13、如权利要求10所述的电子元件模块，其特征在于，所述突出部的直径位于50到500μm的范围内。
14、如权利要求10所述的电子元件模块，其特征在于，所述由导体构成的突出部和由绝缘体构成的突出部之间的距离为至少50μm。
CNB2004100983822A 2003-12-08 2004-12-08 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块 Expired - Fee Related CN100551208C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003408626 2003-12-08
JP408626/2003 2003-12-08

Publications (2)

Publication Number Publication Date
CN1627884A CN1627884A (zh) 2005-06-15
CN100551208C true CN100551208C (zh) 2009-10-14

Family

ID=34730253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100983822A Expired - Fee Related CN100551208C (zh) 2003-12-08 2004-12-08 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块

Country Status (2)

Country Link
US (1) US7378049B2 (zh)
CN (1) CN100551208C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006035528A1 (ja) * 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
JP2010226038A (ja) * 2009-03-25 2010-10-07 Tdk Corp セラミック電子部品
CN111096090B (zh) 2017-09-20 2023-04-21 株式会社村田制作所 陶瓷基板的制造方法、陶瓷基板以及模块

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5370759A (en) * 1992-05-20 1994-12-06 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
JP2681327B2 (ja) 1992-07-28 1997-11-26 株式会社住友金属エレクトロデバイス バンプ付き回路基板の製造方法
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
JP3387189B2 (ja) 1993-02-02 2003-03-17 松下電器産業株式会社 セラミック基板とその製造方法
JPH07142630A (ja) 1993-11-16 1995-06-02 Matsushita Electric Ind Co Ltd 半導体実装用セラミック基板の製造方法
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP2000323806A (ja) 1999-05-13 2000-11-24 Matsushita Electric Ind Co Ltd バンプ付セラミック回路基板及びその製造方法
JP3716783B2 (ja) * 2001-11-22 2005-11-16 株式会社村田製作所 セラミック多層基板の製造方法及び半導体装置
DE102004043273A1 (de) * 2003-09-09 2005-05-04 Ngk Spark Plug Co Verfahren zur Herstellung eines Keramiksubstrats und Keramiksubstrat

Also Published As

Publication number Publication date
CN1627884A (zh) 2005-06-15
US7378049B2 (en) 2008-05-27
US20050151303A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
CA1078079A (en) Method for preparing a multilayer ceramic
JP3407716B2 (ja) 複合積層電子部品
CN100484366C (zh) 多层陶瓷基板的制造方法
US6822847B2 (en) Single layer capacitor
US7444726B1 (en) Method of making an essentially monolithic capacitor
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US6306511B1 (en) Hybrid laminate and manufacturing method therefor
US5496619A (en) Assembly formed from conductive paste and insulating paste
US6785941B2 (en) Method for manufacturing multi layer ceramic components
TW516353B (en) Electro-conductive paste and method for manufacturing a multilayer ceramic electronic part using the same
EP0285873A2 (en) Method of producing a multi-layered ceramic capacitor
US20010012561A1 (en) Multilayer ceramic capacitor and manufacturing method thereof
CN100551208C (zh) 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块
US5655209A (en) Multilayer ceramic substrates having internal capacitor, and process for producing same
US6117367A (en) Pastes for improved substrate dimensional control
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP3121822B2 (ja) 導体ペーストおよび配線基板
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JPH06196586A (ja) 多層ハイブリッドの製法
US4504340A (en) Material and process set for fabrication of molecular matrix print head
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
JP2743115B2 (ja) コンデンサー内蔵複合回路基板
JP3450119B2 (ja) メタライズ組成物及びそれを用いた配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141125

Address after: American California

Patentee after: Craib Innovations Ltd

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20161208