CN100550640C - 一种具有置位和复位功能的能量恢复锁存器电路 - Google Patents

Abstract

本发明属于低功耗集成电路设计技术领域，具体涉及一种具有置位和复位功能的能量恢复锁存器电路结构。该电路包括：一个由置位/复位信号控制功率时钟通/断的选通器件MN1、MN2、MP1、MP2；一对用于对差分输出节点进行充电的单向导通器件D1、D2；实现锁存功能时，一对通过输入信号及其互补信号D、Db控制预充电支路的PMOS管MP3、MP4；实现置位/复位功能时，一对通过置位/复位的互补信号Sb、Rb控制预充电支路的PMOS管MP5、MP6；一对进行逻辑运算的放电回路NMOS管MN3、MN4；一对进行置位、复位操作的NMOS管MN5、MN6；一对交叉耦合输出的NMOS管MN7、MN8。该锁存器可以在两相不交叠功率时钟(周期性变化的电源)的控制下以极低的功耗实现时序逻辑控制。

Description

一种具有置位和复位功能的能量恢复锁存器电路

技术领域

本发明属于低功耗集成电路设计技术领域，具体涉及一种具有置位/复位功能的能量恢复锁存器电路，用于半绝热电路的时序逻辑电路中。

背景技术

绝热电路技术(Adiabatic Circuit Technique)也叫电荷恢复技术，是近十几年来兴起的一种全新低功耗技术，由于采用这种技术设计出的电路的功耗能显著降低(理论上说可以降为零)，现在已成为低功耗研究的一个热点，是低功耗集成电路技术领域的一个重要研究方向。

传统的锁存器由CMOS电路组成，我们知道CMOS电路的动态功耗是电路整体功耗的重要成分，它有时会占整体功耗的绝大部分。而在动态功耗中，电路翻转引起的功耗是最主要的。这种功耗独立于电路结构，只要锁存器中的某个节点电位每翻转一次，在该节点上就会损失一定的能量。图1给出了一个传统的D型锁存器，取其中的一个反相器为例(图2)，其输入每翻转一次，在输出节点OUT消耗的能量为：

E_s＝C·V²    (1-1)

整个CMOS反相器的动态功耗：

P＝∑C_i·V_i ²·f_i    (1-2)

传统D型锁存器由多个基本电路结构构成，其消耗的动态功耗将大大超过一个CMOS反相器。

绝热电路技术的主要特点是：它是一种电路级的降低电路功耗的技术；它采用功率时钟为电路供电，而传统CMOS电路采用的是直流电压源供电，由于采用的是脉冲电压源供电，它可以将电源向电路充放电时消耗在负载电阻上的功耗显著降低，其功耗计算公式为：

$E_{\mathrm{diss}}=C\·V^2\left(\frac{R\·C}{T}\right)---(1-3)$

当T＞＞RC时，则E_diss几乎降为零；此外，它还可以将电路用过的电荷回放给电源存储起来(理论上说可以全部回放给电源)，即非绝热功耗为零。而传统CMOS电路则是直接将这部分电荷泄放到地，这不仅引起电路功耗而且产生大量的热量。

绝热电路技术按其自身的特点一般分为全绝热电路(Full-adiabatic circuit)和半绝热电路(Semi-adiabatic circuit)两类。前者从理论上说可以达到零功耗，但电路中必需利用可逆逻辑来完成电路的功能，这种电路结构复杂而且要用大量的脉冲电源，实现的难度十分的大；而后者相对于前者来说其电路的结构较为简单，没有可逆逻辑的限制，电路用到的脉冲电源相对较少，应用起来相对来说比较容易。但这种电路的电荷恢复效率有一理论极限，电路完成逻辑功能时必需消耗一定比例的能量，至少为Es＝(1/2)·C_g·V_th ²，这部分功耗是非绝热功耗。

由于半绝热电路这种潜在的巨大实用价值，近年来国际上对半绝热电路的研究十分活跃，不仅有不少新型的绝热电路结构涌现，但这些锁存器存在一个较为明显的缺点：对输出信号不存在置位/复位的控制，即这些绝热锁存器不具有置位/复位的功能。因此极大地限制了绝热电路在时序逻辑电路设计领域的应用范围。

发明内容

本发明的目的在于提供一种具有置位和复位功能的锁存器电路，使该锁存器不仅具有极低的功耗，同时又具有置位和复位的功能，因此，能够广泛地应用于时序逻辑电路的设计。

本发明提出的具有置位和复位功能的能量恢复锁存器电路，包括：

一个由两组串联的PMOS管、NMOS管：MP1、MN1和MP2、MN2组成的传输门结构，该结构可以由置位/复位信号S、R来控制功率时钟(PC信号)通/断，PMOS管MP1、MP2的栅极分别接置位/复位信号S、R，MP1的源极与功率时钟(PC信号)相连，MP1的漏极与MP2的源极相连，MP2的漏极接C节点；NMOS管MN1、MN2的栅极分别接置位/复位的互补信号Sb、Rb，MN1的漏极与功率时钟(PC信号)相连，MN1的源极与MN2的漏极相连，MN2的源极接C节点；

一对由触发器输入信号及其互补信号D、Db控制预充电支路的PMOS管MP3、MP4，其栅极分别接锁存器差分互补的输入端D、Db，其漏极分别接单向导通器件D1、D2的正极，其源极都接C节点；

一对由复位/置位的互补信号Rb、Sb控制预充电支路的PMOS管MP5、MP6，其栅极分别接置位/复位的互补信号Sb、Rb，其漏极分别接单向导通器件D1、D2的正极，其源极接功率时钟(PC信号)；

一对单向导通器件D1、D2，其正极分别接PMOS管MP3、MP4和MP5、MP6的漏极，负极分别接两个差分输出端Qb、Q；

一对进行逻辑运算的NMOS管(MN3、MN4)，其栅极分别接差分互补的输入端D、Db，漏极接C节点，源极分别接A、B节点；

一对进行置位/复位操作的NMOS管MN5、MN6，其栅极分别接置位信号S和复位信号R，漏极接功率时钟(PC信号)，源极分别接A、B节点；

一对交叉耦合输出的MOS管NMN7、MN8，其漏极分别接A、B节点，源极分别接两个输出端Qb、Q，栅极交叉耦合接两个输出端Q、Qb；

以上所述的所有的NMOS管的衬底均接地，所有的PMOS管的衬底均与该管的源极相连。

其中所述的单向导通器件可以是二极管，也可以是具有二极管特性的NMOS管的单向导通的等效连接形式(其漏极与栅极相连作为正极，其源极作为负极)或PMOS管的单向导通的等效连接形式(其源极作为正极，其漏极与栅极相连作为负极)。

其中所述的两组串联的传输门MP1、MN1和MP2、MN2组成的结构，其功能可以只用其中的NMOS管MN1、MN2或PMOS管MP1、MP2来实现传输门的功能。

其中所述的逻辑运算的NMOS管和由触发器输入信号及其互补信号D、Db控制预充电支路的PMOS管可以用互补的逻辑运算单元和互补的逻辑运算单元反取代，它们可以是任何复杂门，如：多输入的与非门、或门、同或门或者异或门等。

上述锁存器可以在两相不交叠功率时钟(周期性变化的电源)的控制下以极低的功耗实现时序逻辑控制。

附图说明

为进一步说明本发明的结构以及所能达成的功效，以下结合附图及实施例对本发明作详细说明如下，其中：

图1是传统的D型触发器电路结构。

图2是传统的CMOS反相器电路结构。

图3是已知的2n-2n2p2d交叉耦合结构的反相器电路结构。

图4是本发明的一种具有置位/复位功能的能量恢复锁存器电路结构。

图5是本发明的一种具有置位/复位功能的D型能量恢复锁存器结构。

图6是基于本发明的具有置位/复位功能的D型能量恢复触发器结构。

图7是本发明提出的具有置位/复位功能的D型能量恢复锁存器电路工作的逻辑波形图。

具体实施方式

下面通过一个实施例进一步说明本发明。

参阅图5所示，是一种基于2n-2n2p2d互补式交叉耦合能量恢复电路结构的具有置位/复位功能的锁存器电路结构，其中包括：

两组串联的由置位/复位信号来控制功率时钟(PC信号)通/断的传输门结构(MP1和MN1、MP2和MN2)；PMOS管的栅极分别接在置位/复位信号S、R，MP1的源极与功率时钟(PC信号)相连，MP1的漏极与MP2的源极相连，MP2的漏极接C节点；NMOS管的栅极分别接置位/复位的互补信号Sb、Rb，MN1的漏极与功率时钟(PC信号)相连，MN1的源极与MN2的漏极相连，MN2的源极接C节点；

一对由触发器输入信号D、Db控制二极管预充电的PMOS管MP3、MP4，其栅极分别接D型锁存器差分互补的输入端D、Db，其漏极分别接在二极管D1、D2的正极，其源极接C节点；

一对由复位/置位的互补信号Rb、Sb控制二极管预充电的PMOS管MP5、MP6，其栅极分别接置位/复位的互补信号Sb、Rb，其漏极分别接二极管D1、D2的正极，其源极接功率时钟(PC信号)；

一对二极管D1、D2，其正极分别接两组PMOS管MP1、MP2和MP5、MP6的漏极，二极管D1、D2的负极分别接两个差分输出端Q、Qb；

一对进行逻辑运算的NMOS管MN3、MN4，其栅极分别接在差分互补的输入端Qb、Q，漏极接在C节点，源极分别接在A、B节点上；

一对进行置位/复位操作的NMOS管MN5、MN6，其栅极分别接在置位信号S和复位信号R上，漏极接功率时钟(PC信号)，源极分别接A、B节点；

一对交叉耦合输出的NMOS管MN7、MN8，其漏极分别接A、B节点，源极分别接两个输出端Qb、Q，栅极交叉耦合接两个输出端Q、Qb；

以上所述的所有的NMOS管的衬底均接地，所有的PMOS管的衬底均与该管的源极相连；

将交叉耦合反相器/锁存器和该D型锁存器级联，可构成具有置位/复位功能的D型能量恢复触发器，如图6所示。

具体工作方式如下：D型具有置位/复位功能的锁存器为双端逻辑电路，MP3、MP5、D1，MP4、MP6、D2构成两组并联的预充电回路，由MN3、MN5、MN7，MN4、MN6、MN8构成两组并联的放电回路。D、Db为D型具有置位/复位功能的锁存器的互补输入，Q、Qb为锁存器的互补输出；PC节点接功率时钟。

设图6中的具有置位/复位功能的D型能量恢复锁存器电路由功率时钟(PC信号)驱动，S、Sb、R、Rb分别是其置位/复位信号及其相应的差分互补信号，D、Db是其输入信号，Q、Qb是其输出信号。

锁存器的输入信号锁存功能的实现——当置位和复位信号都无效，即S为低电平，Sb为高电平，R为低电平，Rb为高电平时：D型能量恢复锁存器电路的输出Q和Qb由它的输入信号D和Db控制。T1时间段为电路的预充时段，在这一时间段中，PC由低电平向高电平变化，电路的输入保持不变。设D端输入为高电平，Db端为低电平，在PC由低电平逐渐升高的过程中，MP3截止，MP4导通，随着PC的电势的上升，当D2两端的电压大于其二极管的导通电压Vth时，PC通过MP4和D2对输出端节点Q进行充电，输出端点电势随PC的上升而上升。T2时段为电路的求值时段，在这一时间段中，PC由高电平向低电平变化，假设本级电路的上一周期的输出与当前周期的输入相同，则电路工作状态保持不变；反之，若本级电路的上一周期的输出与当前周期的输入相反(即Q端为低电平，Qb端为高电平)，则在本时段内，MN3、MN7导通，MN4、MN8截止，原来Qb端的电势随PC下降而下降，该节点的电荷被回收，从而实现能量的回收。T3时段为电路的保持时段，在这一时间端PC恒为低电平，电路的输出保持不变。

锁存器的置位功能的实现——当置位信号有效，即S为高电平，Sb为低电平，R为低电平，Rb为高电平时：若此时Q为高电平，Qb为低电平，由于二极管D2的单向导通作用，Q到PC的放电回路断开，Q的高电位保持不变；而由于二极管D1的正极与PC隔离，Qb到PC的充电回路断开，Qb的低电位也保持不变。反之，若Q为低电平，Qb为高电平，由于MP1、MN1组成的传输门截止，从而将脉冲时钟PC与C节点隔开，锁存器的输入D和Db对它的输出Q和Qb无效。由于Sb＝0，MP6导通，PC上升时通过二极管D2对Q充电，使得Q从0上升到1，由于R＝0，MN6截止，则无论是D2还是MN8、MN6回路，Q都无法通过其随着PC下降而放电，因此Q电平保持为高；另一方面，由于Rb＝1，MP5截止，加上传输门截止，则PC无法通过二极管D1对Qb充电，同时，由于S＝1，MN5导通；Q上升到1，MN7导通，Qb的高电平将随着PC下降而下降为低电平，从而实现能量的回收。

锁存器的复位功能的实现——当复位信号有效，即S为低电平，Sb为高电平，R为高电平，Rb为低电平时：若此时Q为低电平，Qb为高电平，由于二极管D1的单向导通作用，Qb到PC的放电回路断开，Qb的电位不变，保持高电平；而由于二极管D2的正极与PC隔离，Q到PC的充电回路断开，Q的电位也不变，保持低电平。反之，若Q为高电平，Qb为低电平，由于MP2、MN2组成的传输门截止，从而将脉冲时钟PC与C点隔开，锁存器的输入D和Db对它的输出Q和Qb无效。由于Rb＝0，MP5导通，PC上升时通过二极管D1对Qb充电，使得Qb从0上升到1，由于S＝0，MN5截止，则无论是D1还是MN5、MN7回路，Qb都无法通过其随PC下降而放电，因此Qb保持为高；另一方面，由于Sb＝1，MP6截止，加上传输门截止，则PC无法通过二极管D2对Q充电，同时，由于R＝1，MN6导通；Qb上升到1，MN8导通，Q的高电平将随着PC下降而下降为低电平，从而实现能量的回收。

通过该例分析可得，具有置位/复位功能的能量恢复锁存器电路结构，是在互补式交叉耦合能量恢复电路结构的基础上完成置位/复位功能的。该电路同时还具有准静态逻辑运算的特性，消除了因冗余充电导致的非绝热能耗和因冗余放电导致的绝热能耗。

Claims (3)

1、一种具有置位和复位功能的能量恢复锁存器电路，其特征在于包括：

一个由串联的第一PMOS管(MP1)和第一NMOS管(MN1)，以及第二PMOS管(MP2)和第二NMOS管(MN2)组成的传输门结构，该结构由置位/复位信号(S、R)来控制功率时钟通/断，第一和第二PMOS管(MP1、MP2)的栅极分别接置位/复位信号(S、R)，第一PMOS管(MP1)的源极与功率时钟相连，第一PMOS管(MP1)的漏极与第二PMOS管(MP2)的源极相连，第二PMOS管(MP2)的漏极接C节点；第一和第二NMOS管(MN1、MN2)的栅极分别接置位/复位的互补信号(Sb、Rb)，第一NMOS管(MN1)的漏极与功率时钟相连，第一NMOS管(MN1)的源极与第二NMOS管(MN2)的漏极相连，第二NMOS管(MN2)的源极接C节点；

一对由触发器输入信号及其互补信号(D、Db)控制预充电支路的第三和第四PMOS管(MP3、MP4)，其栅极分别接锁存器差分互补的输入端(D、Db)，其漏极分别接一对单向导通器件(D1、D2)的正极，其源极都接C节点；

一对由复位/置位的互补信号(Rb、Sb)控制预充电支路的第五和第六PMOS管(MP5、MP6)，其栅极分别接置位/复位的互补信号(Sb、Rb)，其漏极分别接一对单向导通器件(D1、D2)的正极，其源极接功率时钟；

一对单向导通器件(D1、D2)，其正极分别接第三和第四PMOS管(MP3、MP4)和第五和第六PMOS管(MP5、MP6)的漏极，负极分别接差分输出端(Qb、Q)；

一对进行逻辑运算的第三和第四NMOS管(MN3、MN4)，其栅极分别接差分互补的输入端(D、Db)，漏极接C节点，源极分别接A、B节点；

一对进行置位/复位操作的第五和第六NMOS管(MN5、MN6)，其栅极分别接置位信号(S)和复位信号(R)，漏极接功率时钟，源极分别接A、B节点；

一对交叉耦合输出的第七和第八NMOS管(MN7、MN8)，其漏极分别接A、B节点，源极分别接两个输出端(Qb、Q)，栅极交叉耦合接两个输出端(Q、Qb)；

其中，A节点是第三NMOS管(MN3)的源极、第五NMOS管(MN5)的源极和第七NMOS管(MN7)漏极的交汇连接点；B节点是第四NMOS管(MN4)的源极、第六NMOS管(MN6)的源极和第八NMOS管(MN8)的漏极的交汇连接点；C节点为第二PMOS管(MP2)漏极与第二NMOS管(MN2)的源极的交汇连接点；

以上所述的所有的NMOS管的衬底均接地，所有的PMOS管的衬底均与该管的源极相连。

2、根据权利要求1所述的具有置位和复位功能的能量恢复锁存器电路，其特征在于：所述的一对单向导通器件(D1、D2)是二极管，或者是具有二极管特性的NMOS管的单向导通的等效连接形式或PMOS管的单向导通的等效连接形式。

3、根据权利要求1所述的具有置位和复位功能的能量恢复锁存器电路，其特征在于：所述的逻辑运算的NMOS管和由触发器输入信号及其互补信号(D、Db)控制预充电支路的PMOS管用互补的逻辑运算单元和互补的逻辑运算单元反取代，它们是下述复杂门之一种：多输入的与非门、或门、同或门或者异或门。

Images