CN102566640A - 带打嗝模式过流保护功能的稳压电路 - Google Patents

Abstract

本发明公开了一种带打嗝模式过流保护功能的稳压电路，主要解决现有技术的打嗝模式过流保护功能不易集成和在持续过流时软启动阶段电流偏大的问题。本发明包括打嗝模式控制电路、软启动电路，误差放大器电路，限流电路、反馈电阻和调节电路；该打嗝模式控制电路包括持续过流检测电路、休眠时间电路、过载移除检测电路和控制电路，以检测到持续过流时，控制软启动电路重复启动，使电路工作在打嗝模式；打嗝模式控制电路和限流电路的输入端连接有折返式限流电路，以检测输出电压状态，并降低持续过流时软启动阶段的电流。本发明的稳压电路可靠性高，打嗝模式过流保护功能能完全集成在芯片内部，可应用于各种电源管理系统中。

Description

带打嗝模式过流保护功能的稳压电路

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种带打嗝模式过流保护功能的稳压电路，可用于电源管理类系统中。 

背景技术

目前稳压电路类芯片的趋势是尽量将功率分立器件集成到芯片内部，这就意味着芯片内部的功耗将变的更大，特别是当发生过载甚至短路时，功率管上长时间的通过大电流，有可能导致电路过热而烧毁。稳压电路中过流保护方式包括最大电流限制、折返式电流限制和打嗝模式过流保护。 

最大电流限制是指当负载大于设定最大值时将输出电流限定在这一最大值处，而输出电压因此下降。考虑到正常的负载瞬态，限流阈值一般要大于正常最大带载值。当输出严重过流或是短路时，芯片承受的功耗远大于正常带载，功率管会因温度过高而缩短其对大电流承受能力，从而影响系统的可靠性。 

折返式电流限制是指输出电流达到最大值后，随着输出电压下降，过流时的限制阈值也下降。因此，折返式限流能减小持续过流时的平均电流，降低过流时的能量损耗和功率器件上的热应力。但折返式电流限制最大的缺点在于它并不具有完全的自恢复能力，其过流阈值降低效果和过载移除时的恢复能力存在着折中关系，过载移除时，带载启动，电路有可能进入闩锁状态。 

打嗝模式过流保护是指当检测到输出过流时，电源转换器关闭，电路强制进入休眠模式，当休眠时间结束，通过软启动电路重启电源转换器，若过载仍未移除，则上述过程重复进行。打嗝模式英文为hiccup mode，该模式能减小持续过流时的输出平均电流，降低过流时芯片功耗，并且具有完全的自恢复能力，能解决上述两种过流保护的缺点。但现有的打嗝模式过流保护功能，采用模拟电路实现，设计复杂且需要外接电容用来定时控制，不易完全集成，增加了应用的成本；而且在软启动阶段，由于输出电流持续为高，稳压电路仍然存在着一定的损坏风险。 

发明内容

本发明的目的在于避免上述现有技术的不足，提供一种可完全集成在芯片内部的 带打嗝模式过流保护功能的稳压电路，以减少电路的应用成本，同时在持续过流时降低软启动阶段的输出电流，进一步提高稳压电路的可靠性。 

为实现上述目的，本发明的稳压电路包括打嗝模式控制电路、软启动电路，误差放大器EA，限流电路、反馈电阻R₁、R₂和调节电路；误差放大器EA的输入端与软启动电路输出的软启动信号V_S连接，误差放大器EA的输出端和限流电路的输出端分别与调节电路连接，以稳定输出电压和限制最大的输出电流；打嗝模式控制电路与软启动电路相连，用于在持续过流时，重复使能软启动电路，使稳压电路工作于打嗝模式；其特征在于： 

打嗝模式控制电路和限流电路的输入端连接有折返式限流电路，用于检测输出电压状态，并在过流时降低限流阈值V_TH； 

所述的软启动电路，包括计数器J1和数模转换电路DAC，计数器J1连接到数模转化电路DAC，用于产生阶梯状上升的软启动信号V_S； 

所述的打嗝模式控制电路，包括四部分数字电路：持续过流检测电路31、休眠时间电路32、过载移除检测电路33和控制电路34，控制电路34的两个输入端分别接持续过流检测电路31的输出信号k3和过载移除检测电路33的输出信号k4，用于在检测到输出过载时，使软启动信号V_S电压清零，电路进入休眠模式；休眠时间电路32的输出信号k1连接到持续过流检测电路31和过载移除检测电路33的输入端，用于控制休眠的时间。 

上述稳压电路，其中所述的折返式限流电路，包括6个PMOS管M₁、M₂、M₃、M₄、M₅、M₆，4个NMOS管M₇、M₈、M₉、M₁₀，电流源I_REF和电阻R₃；其中前4个PMOS管M₁、M₂、M₃和M₄的源极接电源电压，栅极相连，构成电流镜；第一PMOS管M₁管的漏极和栅极连接，并通过电流源I_REF连接到零电平，以提供镜像电流；第二PMOS管M₂管的漏极连接到第五PMOS管M₅和第六PMOS管M₆的源极，第五PMOS管M₅的栅极接基准电压V₂，漏极接第一NMOS管M₇的漏极，第六PMOS管M₆的栅极接输出反馈电压V_FB，漏极连接到第二NMOS管M₈的漏极，第五PMOS管与第六PMOS组成差分输入对，第二PMOS管M₂作为差分对的尾电流源；第三PMOS管M₃管的漏极连接到第三NMOS管M₉的漏极，M₉管的源极和漏极间并联有电阻R₃，以产生限流阈值电压V_TH；第四PMOS管M₄管的漏极连接到第四NMOS管M₁₀的漏极，以输出电压信号V_T，并连接到打嗝模式控制电路；NMOS管M₈、 M₉和M₁₀的栅极相连，源极均连接到零电平。 

本发明与现有技术相比具有如下优点： 

1)本发明由于在打嗝模式控制电路和限流电路的输入端连接有折返式限流电路，以检测输出电压状态，并在持续过流时降低了软启动阶段的输出电流，进一步提高了系统的可靠性。 

2)本发明由于软启动电路和打嗝模式控制电路均采用数字电路实现，无需任何外接元件，能完全集成在稳压电路芯片内部，减少了芯片的应用成本。 

附图说明

图1是本发明的原理框图； 

图2是本发明中的折返式限流电路结构； 

图3是本发明中的打嗝模式控制电路和软启动电路结构； 

图4是本发明中的持续过流检测电路结构； 

图5是本发明中的休眠时间控制电路结构； 

图6是本发明中的过载移除检测电路结构； 

图7是本发明打嗝模式过流保护工作原理图。 

图8是本发明打嗝模式过流保护工作原理图。 

具体实施方式

以下参照附图对本发明作进一步详细描述。 

参照图1，本发明的稳压电路包括打嗝模式控制电路、软启动电路，误差放大器EA，限流电路、折返式限流电路、反馈电阻R₁、R₂和调节电路。其中：软启动电路连输出的软启动信号V_S，连接到误差放大器EA的输入端；反馈电阻R₁和R₂串联后连接在输出电压和零电平之间，R₂上的电压即为输出反馈电压V_FB；误差放大器EA，包含三个输入信号，其正向输入信号为基准电压V₁和软启动信号V_S，反向输入信号为输出反馈电压V_FB，误差放大器的输出电压由较小的正向输入信号min(V₁，V_S)和输出反馈电压V_FB之间的差值决定，误差放大器的输出连接到调节电路，通过调节电路的精细调节，使输出电压维持稳定；限流电路的输入接折返式限流电路输出的电压信号V_TH，输出端与调节电路相连，以根据电压V_TH的值，限制输出电流最大值；打嗝模式控制电路与软启动电路相连，以在持续过流时，重复使能软启动电路，使稳压电路工作于打嗝模式；折返式限流电路的输出的信号V_T连接到打嗝模式控制电路，以 把稳压电路输出状态信息传递给打嗝模式控制电路。 

参考图2，本发明中的折返式限流电路，包括6个PMOS管M₁、M₂、M₃、M₄、M₅、M₆，4个NMOS管M₇、M₈、M₉、M₁₀，电流源I_REF和电阻R₃；其中前4个PMOS管M₁、M₂、M₃和M₄的源极接电源电压，栅极相连，构成电流镜，它们的宽长比关系为：第二PMOS管M₂的宽长比是第一PMOS管M₁的宽长比的2倍；第三PMOS管M₃的宽长比是第一PMOS管M₁的宽长比的n倍，n为大于1的数；第四PMOS管M₄的宽长比与第一PMOS管M₁的宽长比相同。 

第一PMOS管M₁管的漏极和栅极连接，并通过电流源I_REF连接到零电平，以提供镜像电流；第二PMOS管M₂管的漏极连接到第五PMOS管和第六PMOS管的源极，第五PMOS管M₅的栅极接基准电压V₂，漏极接第一NMOS管M₇的漏极，第六PMOS管M₆的栅极接输出反馈电压V_FB，漏极连接到第二NMOS管M₈的漏极，第五PMOS管M₅与第六PMOS M₆组成差分输入对，第二PMOS管M₂作为差分对的尾电流源；第三PMOS管M₃管的漏极连接到第三NMOS管M₉的漏极，M₉管的源极和漏极间并联有电阻R₃，以产生限流阈值电压V_TH；第四PMOS管M₄管的漏极连接到第四NMOS管M₁₀的漏极，以输出电压信号V_T，并连接到打嗝模式控制电路；NMOS管M₈、M₉和M₁₀的栅极相连，源极均连接到零电平，第三NMOS管M₈的宽长比、第四NMOS管M₉的宽长比均与第二NMOS管M₁₀的宽长比相同。 

正常工作时，输出反馈电压V_FB下高于基准电压V₂，第二PMOS管M₂镜像的电流全部流经第五PMOS管M₅，流经第六PMOS管M₆的电流为零，相应NMOS管M₈、M₉和M₁₀的电流为零，因此限流阈值电压V_TH最高且输出信号V_T为高电平。 

发生过流时，输出反馈电压V_FB下降，经过第六PMOS管M₆的电流增加，相应NMOS管M₈、M₉和M₁₀的电流增加。由于流过第三PMOS管M₃的电流保持恒定，因此限流阈值电压V_TH下降。假设i1为流经第五PMOS管M5的电流，i2为流经第五PMOS管M6的电流，则： 

i1+i2＝2I_REF                                    (1) 

i2-i1＝g_m(V₂-V_FB)                               (2) 

由式(1)和(2)得： 

$i2=I_{\mathrm{REF}}+\frac{g_m(V_2-V_{\mathrm{FB}})}{2}---\left(3\right)$

过流阈值电压： 

$V_{\mathrm{TH}}=[(n-1)I_{\mathrm{REF}}-\frac{g_m(V_2-V_{\mathrm{FB}})}{2}]R---\left(4\right)$

其中，n为第三PMOS管M₃的宽长比与第一PMOS管M₁的宽长比的比例倍数；g_m为差分输入对管M5、M6的跨导。 

由公式(4)可得，限流阈值V_TH同输出反馈电压V_FB成正比例关系。随着输出过载的增大，输出电压下降，限流值会相应降低。当反馈电压V_FB低于基准电压V₂时，输出信号V_T变由高变为低，控制打嗝模式控制电路开始工作。 

参考图3，本发明中的软启动电路采用数字控制方式实现，包括计数器J1和数模转换电路DAC，计数器J1连接到数模转化电路DAC，用于产生阶梯状上升的软启动信号V_S； 

所述的计数器J1，设有CLK1时钟输入端、清零端和7位输出端D0～D6；该CLK1时钟输入端接控制电路34的输出信号k6；该清零端R接控制电路34的输出信号k7，输出端D0～D2均与数模转换电路DAC和控制电路34连接，输出端D3～D6均与数模转换电路DAC、过载移除检测电路33和控制电路34连接；输出端D0为计数最低位，输出端D6为计数最高位，清零端R所接信号k7为高电平时，输出端D0～D6被清零为“0000000”。 

所述数模转换电路DAC，将计数器J1的7位输出信号D0～D6所表示的逻辑值转变为电压信号输出，即软启动信号V_S。当计数器J1的输出D6～D0为逻辑“0000000”时，软启动信号V_S电压为零电平，随着计数的增加，软启动信号也阶梯状上升，当输出D6～D0为逻辑“1111111”时，软启动电压上升至最大值。软启动信号V_S的电压为： 

$V_S=V_{\min }\underset{0}{\overset{6}{\mathrm{\Σ}}}{2}^i{d}_i---\left(5\right)$

其中，V_min为数模转换电路DAC的最小步长电压，d_i为输出D0～D6中的端口Di的逻辑电平，d_i等于1表示Di输出端的信号为逻辑1，d_i等于0表示Di输出端的信号为逻辑0。 

本发明中的打嗝模式控制电路，包括持续过流检测电路31、休眠时间电路32、 过载移除检测电路33和控制电路34，控制电路34的两个输入端分别接持续过流检测电路31的输出信号k3和过载移除检测电路33的输出信号k4，用于在检测到输出过载时，使软启动信号V_S电压清零，电路进入休眠模式；休眠时间电路32的输出信号k1连接到持续过流检测电路31和过载移除检测电路33的输入端，用于控制休眠的时间。其中：持续过流检测电路结构31如图4所示；休眠时间电路32结构如图5所示；过载移除检测电路33结构如图6所示；控制电路34结构如图7所示。 

参考图4，所述的持续过流检测电路31，包括第一与门41、计数器J2和第一D触发器42。该计数器J2，设有CLK2时钟输入端、置位端S2和输出端Y2，其中CLK2时钟输入端与第一与门41的输出端相连，置位端S2接折返式限流电路的输出信号V_T，输出端Y2与第一D触发器42的CLK时钟输入端相连。当计数器J2未计满预设的值时，输出端Y2的输出信号为逻辑1，当计满预设的值时，输出端Y2的输出信号由逻辑1变为逻辑0；置位端S2接逻辑0时，计数器J2正常计数工作，置位端S2接逻辑1时，计数器J2停止计数，输出端Y2的信号被置位成逻辑1；该第一与门41设有两个输入端，一个输入端接控制电路的输出信号k2，另一个输入端接时钟信号CLK，以在信号k2为逻辑为1时，向计数器J2提供计数时钟；该第一D该触发器42的D输入端接逻辑高电平VDD，清零端R接休眠时间电路32的输出信号k1，Q输出端输出的信号k3连接到控制电路44。 

正常工作时，由于信号V_T为高电平，计数器J2停止工作。当输出反馈电压低于基准电压V₂时，信号V_T变为低电平。如果控制电路的输出信号k2为逻辑1时，计数器J2可以正常计数，计数器J2计满预设值的之后，计数器J2的输出电压由逻辑1变为逻辑0，下降沿触发第一D触发器42，使该触发器的Q输出端的信号k3由逻辑0变为逻辑1，判断输出持续过流。否则，如果计数器J2未计满，则认为是输出电压瞬态变化，k3继续保持为逻辑0。 

参考图5，所述的休眠时间控制电路42，包括休眠时间电路32，包括第二与门51、计数器J3和第一或非门52；该计数器J3，设有CLK3时钟输入端，置位端S3和输出端Y3，CLK3时钟输入端与第二与门51的输出端相连，置位端S3接第一或非门52的输出信号k1；计数器J3未计满预设的值时，输出端Y3的输出信号为逻辑1，当计满预设的值时，输出端Y3的输出信号由逻辑1变为逻辑0；置位端S3接逻辑0时，计数器J3正常计数工作，置位端S3接逻辑1时，计数器J3停止计数，输 出端Y3的信号被置位为逻辑1；该第二与门51设有两个输入端，一个输入端接控制电路的输出信号k5，另一个输入端接时钟信号CLK，以在信号k5为逻辑高的情况下，为计数器J3提供计数时钟；该第一或非门52设有两个输入端，一个输入端接使能信号EN，另一个输入端与计数器J3的输出端Y3连接。 

当控制电路34的输出信号k5为逻辑0时，屏蔽时钟信号CLK，第二与门51的输出也为逻辑0，计数器J3不计数；当输出信号k5变为逻辑1时，时钟信号CLK传递到计数器J3的时钟输入端，计数器开始计数。计数器J3计满预设值的之后，该计数器J3输出由逻辑1变为逻辑0，第三与非门63的输出信号k1由逻辑0变为逻辑1。由于计数器J3的置位端S3接信号k1，此时计数器J3的输出被置位为逻辑1，信号k1变为逻辑0。 

参考图6，所述的过载移除检测电路33，包括第一与非门61、第一或门62、三输入或门63和第二D触发器64；该三输入或门63的第一个输入端接第一与非门61的输出端，第二个输入端接第一或门62的输出端，第三个输入端接折返式限流电流电路的输出信号V_T，三输出或门63的输出与第二D触发器64的CLK时钟输入端相连；该第一与非门61设有两个输入端，一个输入端与计数器J1的输出端D6相连，另一个输入端与J1的输出端D5连接；该第一或门62设有两个输入端，一个输入端与计数器J1的输出端D4连接，另一个输入端与J1的输出端D3连接；该第二D触发器64的D输入端接逻辑高电平VDD，清零端R接休眠时间电路32的输出信号k1，Q输出端输出的信号k4连接到控制电路34。 

在软启动初始阶段，输出反馈电压V_FB低于基准电压V2，折返式限流电路输出信号V_T为低电平。当计数器J1的输出D6～D0从逻辑“0000000”计数到“1100000”时，此时第一与非门61的输出和第一或门62的输出均为低。根据公式(5)，此时软启动信号V_S电压为192V_min。 

在正常启动过程中，输出反馈电压追随软启动信号V_S电压上升，而设计保证192V_min大于基准电压V₂。因此当计数器J1的输出D6～D0计数到逻辑“1100000”时，输出反馈电压V_FB已经高于基准电压V₂，折返式限流电路输出信号V_T已经由低变高，从而使三输入或门63的输出保持为逻辑1不变。 

在输出过流的情况下，输出反馈电压V_FB不追随软启动电压上升，折返式限流电路输出信号V_T保持为低电压，当计数器J1的输出D6～D0为“1100000”时，三输 入或门63的输出由逻辑1变为逻辑0，进而触发第二D触发器64，使该触发器76的Q输出端信号k4由逻辑0变为逻辑1。 

参考图7，所述的控制电路34，包括第二与非门71、第三与非门72、三输入与非门73、三输入或非门74、第二或门75、第三或门76和第四或非门77；该三输入或非门74的第一个输入端接第二与非门71的输出端，第二个输入端接第三与非门72的输出端，第三个输出端接三输入与非门73的输出端，三输入或非门74的输出端输出信号k2；该第二与非门71设有两个输入端，一个输入端与计数器J1的输出端D0连接，另一个输入端与计数器J1的输出端D1连接；该第三与非门72设有两个输入端，一个输入端与计数器J1的输出端D0连接，另一个输入端与计数器J1的输出端D1连接；该三输入与非门73的第一个输入端接计数器J1的输出端D4，第二个输入端接J1的输出端D5，第三个输入端接J1的输出端D6，当计数器J1的输出为“1111111”时，第二与非门71、第三与非门72和三输入与非门73的输出信号逻辑0，因此三输入或非门74的输出信号k2为逻辑1，屏蔽CLK时钟信号，使计数器输出保持为“1111111”，停止软启动；该第二或门75设有两个输入端和一个输出端，一个输入端控制电路34的输出信号k2，另一个输入端接时钟信号CLK，输出端输出的信号k6连接到计数器J1的CLK1时钟输入端，以作为软启动电路的计数时钟；该第三或门76设有两个输入端和一个输出端，一个输入端接信号k3，另一个输入端接信号k4，输出端输出的信号k5连接到第二与门51的一个输入端；该第四或门77设有两个输入端和一个输出端，一个输入端接信号k5，另一个输入端使能信号EN，输出端输出的信号k7连接到计数器J1的清零端R，以作为软启动电路的使能信号。 

当持续过流检测电路的输出信号k3或过载移除检测电路的输出信号k4由逻辑0变为逻辑1，第四或门77变为逻辑1，进而使计数器J1的输出清零为“0000000”，软启动信号V_S电压变为零电平；k7为逻辑0时，计数器J1对信号k6的上升沿计数。 

本发明的稳压电路工作原理如下： 

稳压电路上电或使能后，软启动电路开始工作，计数器J1开始计数，输出D6～D0由“0000000”增加，软启动电压阶梯状上升。虽然初始阶段输出反馈电压V_FB低于基准电压V₂，但由于软启动没有结束，控制电路34的输出信号k2为逻辑0，屏蔽了持续过流检测电路31的时钟信号，因此持续过流检测电路31并不工作。由于软启动的作用，输出电压平稳上升，当软启动信号V_S电压高于误差放大器输入端的基准 电压V₁时，输出电压不再上升，反馈电压维持在基准电压V₁处，电路开始正常工作。当计数器J1输出变为“1111111”时，控制电路34的输出信号k6由逻辑0变逻辑1，计数器J1停止计数，软启动结束。此时软启动信号V_S电压高于基准电压V₁。 

当稳压电路输出端所接负载超出最大设定值I_TH，限流电路将输出电流限定在设定最大值I_TH处。I_TH与限流阈值电压V_TH成正比，限流阈值电压V_TH越高，限流最大值I_TH越高。由于无法提供负载所需的电流，输出电压为降低。如果输出反馈电压V_FB降至基准电压V₂以下时，折返式限流电路的输出信号V_T由高变为低，打嗝模式控制电路开始工作。 

参考图8，打嗝模式的工作原理如下。 

持续过流检测电路31中的计数器J2计满数之后，判断输出持续过流，持续过流检测电路31的输出信号k3由低变高，使控制电路34的输出信号k7由逻辑0变为逻辑1，计数器J2的输出被清零为“0000000”，软启动电压降至零电平。由于此时软启动电压远低于基准电压V₁，经过误差放大器和调节电路的调节作用，输出电压也迅速地降至零电平，输出电流因此降低为0，电路进入休眠状态。在休眠状态，持续过流判断电路31的输出信号k3保持为逻辑1，计数器J2停止计数，软启动电压保持为零电平。 

电路进入休眠状态后，休眠时间控制电路32开始计时工作。当计数器J3计满数后，休眠时间电路32的输出信号k1由逻辑0变为逻辑1，使持续过流检测电路31输出信号k3由逻辑1变为逻辑0，控制电路34信号k7也因此由逻辑1变为逻辑0，计数器J1开始计数，软启动重新开始。 

如果此时过载已经移除，当计数器J1的输出从“0000000”变为“1100000”时，则过载移除检测电路33的输出信号k4保持为逻辑0不变，计数器J1正常计数，软启动信号V_S缓慢上升。 

如果此时过载还未被移除，则过载移除检测电路43的输出信号k4由逻辑0变为逻辑1，使控制电路34的输出信号k7变为逻辑1，计数器J1被清零为“0000000”，软启动信号V_S变成零电平，电路重新进入休眠状态，并重复上述过程，直到过载移除，电路通过软启动恢复到正常状态。 

在输出持续过流的情况下，电路工作在打嗝模式，由于输出电流并不是持续存在的，在休眠状态下降低为零，因此输出平均电流远低于传统的最大电流限制和折返式 电流限制，降低了电路持续过流时的功耗，提高了电路的可靠性。同时，由于输出反馈电压V_FB低于基准电压V₂，折返式限流电路的输出限流阈值V_TH也会适当降低，使输出电流限流的最大值下降，因此在不影响恢复能力的情况下，通过结合了折返式限流，打嗝模式过流保护在软启动过程中平均电流减少，功耗降低，进一步提高了稳压电路的可靠性。 

以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。 

Claims (8)

1.一种带打嗝模式过流保护功能的稳压电路，包括打嗝模式控制电路、软启动电路，误差放大器EA，限流电路、反馈电阻R₁、R₂和调节电路；误差放大器EA的输入端与软启动电路输出的软启动信号V_S连接，误差放大器EA的输出端和限流电路的输出端分别与调节电路连接，以稳定输出电压和限制最大的输出电流；打嗝模式控制电路与软启动电路相连，用于在持续过流时，重复使能软启动电路，使稳压电路工作于打嗝模式；其特征在于：

打嗝模式控制电路和限流电路的输入端连接有折返式限流电路，用于检测输出电压状态，并在过流时降低限流阈值V_TH；

所述软启动电路包括计数器J1和数模转换电路DAC，计数器J1连接到数模转化电路DAC，用于产生阶梯状上升的软启动信号V_S；

所述的打嗝模式控制电路，包括四部分数字电路：持续过流检测电路(31)、休眠时间电路(32)、过载移除检测电路(33)和控制电路(34)；控制电路(34)的两个输入端分别接持续过流检测电路(31)的输出信号k3和过载移除检测电路(33)的输出信号k4，用于在检测到输出过载时，使软启动信号V_S电压清零，电路进入休眠模式；休眠时间电路(32)的输出信号k1连接到持续过流检测电路(31)和过载移除检测电路(33)的输入端，用于控制休眠的时间。

2.根据权利要求书1所述的过稳压电路，其特征在于所述的折返式限流电路，包括6个PMOS管M₁、M₂、M₃、M₄、M₅、M₆，4个NMOS管M₇、M₈、M₉、M₁₀，电流源I_REF和电阻R₃；其中前4个PMOS管M₁、M₂、M₃和M₄的源极接电源电压，栅极相连，构成电流镜；第一PMOS管M₁管的漏极和栅极连接，并通过电流源I_REF连接到零电平，以提供镜像电流；第二PMOS管M₂管的漏极连接到第五PMOS管M₅和第六PMOS管M₆的源极，第五PMOS管M₅的栅极接基准电压V₂，漏极接第一NMOS管M₇的漏极，第六PMOS管M₆的栅极接输出反馈电压V_FB，漏极连接到第二NMOS管M₈的漏极，第五PMOS管与第六PMOS组成差分输入对，第二PMOS管M₂作为差分对的尾电流源；第三PMOS管M₃管的漏极连接到第三NMOS管M₉的漏极，M₉管的源极和漏极间并联有电阻R₃，以产生限流阈值电压V_TH；第四PMOS管M₄管的漏极连接到第四NMOS管M₁₀的漏极，以输出电压信号V_T，并连接到打嗝模式控制电路；NMOS管M₈、M₉和M₁₀的栅极相连，源极均连接到零电平。

3.根据权利要求书1所述的稳压电路，其特征在于所述的计数器J1，设有CLK1时钟输入端、清零端和7位输出端D0～D6；该CLK1时钟输入端接控制电路(34)的输出信号k6；该清零端R接控制电路(34)的输出信号k7，输出端D0～D2均与数模转换电路DAC和控制电路(34)连接，输出端D3～D6均与数模转换电路DAC、过载移除检测电路(33)和控制电路(34)连接；输出端D0为计数最低位，输出端D6为计数最高位，清零端R所接信号k7为高电平时，输出端D0～D6被清零为“0000000”。

4.根据权利要求书1所述的稳压电路，其特征在于所述的持续过流检测电路(31)，包括第一与门(41)、计数器J2和第一D触发器(42)；

所述计数器J2，设有CLK2时钟输入端，置位端S2和输出端Y2，该CLK2时钟输入端与第一与门(41)的输出端相连，计数器J2的置位端S2接折返式限流电路的输出信号V_T，输出端Y2与第一D触发器(42)的CLK时钟输入端相连；

所述第一与门(41)设有两个输入端，并分别接控制电路的输出信号k2和时钟信号CLK，以在信号k2为逻辑为1时，向计数器J2提供计数时钟；

所述第一D该触发器(42)的D输入端接逻辑高电平VDD，清零端R接休眠时间电路(32)的输出信号k1，Q输出端输出的信号k3连接到控制电路(44)。

5.根据权利要求书1所述的稳压电路，其特征在于所述的休眠时间电路(32)，包括第二与门(51)、计数器J3和第一或非门(52)；

所述计数器J3，设有CLK3时钟输入端，置位端S3和输出端Y3，该CLK3时钟输入端与第二与门(51)的输出端相连，该置位端S3接第一或非门(52)的输出信号k1；

所述第二与门(51)设有两个输入端，并分别接控制电路的输出信号k5和时钟信号CLK，以在信号k5为逻辑高的情况下，为计数器J3提供计数时钟；

所述第一或非门(52)设有两个输入端，并分别与使能信号EN和计数器J3的输出端Y3连接。

6.根据权利要求书1所述的稳压电路，其特征在于所述的过载移除检测电路(33)，包括第一与非门(61)、第一或门(62)、三输入或门(63)和第二D触发器(64)；

所述三输入或门(63)的第一个输入端接第一与非门(61)的输出端，第二个输入端接第一或门(62)的输出端，第三个输入端接折返式限流电流电路的输出信号V_T，三输出或门(63)的输出与第二D触发器(64)的CLK时钟输入端相连；

所述第一与非门(61)设有两个输入端，并分别与计数器J1的输出端D6和J1的输出端D5连接；

所述第一或门(62)设有两个输入端，并分别与计数器J1的输出端D4和J1的输出端D3连接；

所述第二D触发器(64)的D输入端接逻辑高电平VDD，清零端R接休眠时间电路(32)的输出信号k1，Q输出端输出的信号k4连接到控制电路(34)。

7.根据权利要求书1所述的稳压电路，其特征在于所述的控制电路(34)，包括第二与非门(71)、第三与非门(72)、三输入与非门(73)、三输入或非门(74)、第二或门(75)、第三或门(76)和第四或非门(77)；

所述三输入或非门(74)的第一个输入端接第二与非门(71)的输出端，第二个输入端接第三与非门(72)的输出端，第三个输出端接三输入与非门(73)的输出端，三输入或非门(74)的输出端输出信号k2；

所述第二与非门(71)设有两个输入端，两个输入端分别与计数器J1的输出端D0和输出端D1连接；

所述第三与非门(72)设有两个输入端，并分别与计数器J1的输出端D2和输出端D3连接；

所述三输入与非门(73)的第一个输入端接计数器J1的输出端D4，第二个输入端接J1的输出端D5，第三个输入端接J1的输出端D6；

所述第二或门(75)设有两个输入端和一个输出端，两个输入端分别接信号k2和时钟信号CLK，输出端输出的信号k6，连接到计数器J1的CLK1时钟输入端，以作为软启动电路的计数时钟；

所述第三或门(76)设有两个输入端和一个输出端，两个输入端分别接信号k3和信号k4，输出端输出的信号k5连接到第二与门(51)的一个输入端；

所述第四或门(77)设有两个输入端和一个输出端，两个输入端分别接信号k5和使能信号EN，输出端输出的信号k7连接到计数器J1的清零端R，以作为软启动电路的使能信号。

8.根据权利要求书2所述的过稳压电路，其特征在于所述的PMOS管M₁、M₂、M₃和M₄，它们的宽长比关系如下：

第二PMOS管M₂的宽长比是第一PMOS管M₁的宽长比的2倍；

第三PMOS管M₃的宽长比是第一PMOS管M₁的宽长比的n倍，n为大于1的数；

第四PMOS管M₄的宽长比与第一PMOS管M₁的宽长比相同。

Images