CN100547649C - 显示面板双分辨率控制系统 - Google Patents

显示面板双分辨率控制系统 Download PDF

Info

Publication number
CN100547649C
CN100547649C CNB2006100766707A CN200610076670A CN100547649C CN 100547649 C CN100547649 C CN 100547649C CN B2006100766707 A CNB2006100766707 A CN B2006100766707A CN 200610076670 A CN200610076670 A CN 200610076670A CN 100547649 C CN100547649 C CN 100547649C
Authority
CN
China
Prior art keywords
shift register
shift
signal
input
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100766707A
Other languages
English (en)
Other versions
CN101000759A (zh
Inventor
罗平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Publication of CN101000759A publication Critical patent/CN101000759A/zh
Application granted granted Critical
Publication of CN100547649C publication Critical patent/CN100547649C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供用于显示面板的双分辨率控制系统。代表性的系统包括：两对移位寄存器，每一个移位寄存器输出移位信号；两对逻辑门；和耦接在移位寄存器与逻辑门之间的切换网络。在低分辨率模式下，切换网络使移位寄存器输出移位信号，第一对的移位寄存器的移位信号的相应脉冲与第二对的移位寄存器的移位信号的相应脉冲在时间上重迭；且响应于移位信号，逻辑门输出面板控制信号，其中第一对的逻辑门的面板控制信号的相应脉冲与第二对的逻辑门的面板控制信号的相应脉冲在时间上不重迭。

Description

显示面板双分辨率控制系统
技术领域
本发明涉及一种显示面板的双分辨率控制。
背景技术
显示面板由一系列面板控制信号(如图1中所描述的面板控制信号105～108)驱动。这些面板控制信号提供了一系列脉冲，其用于为正确的像素将数据信号切换到正确的数据线中，且将数据信号加载到每一扫描在线的像素中。面板控制信号通常由移位信号(如图1中的移位信号101～104)产生。
图2为用于产生面板控制信号的已知控制电路200的部分示意图。控制电路200包括移位寄存器、逻辑门和一个切换网络100。移位寄存器SR1～SR4中的每一个接收时钟信号CK1和CK2，和一个由上一个移位寄存器发出的相应移位信号(101～104)。每一个移位寄存器也向下一个移位寄存器、一相应的逻辑门和下一个逻辑门输出其自身的移位信号。时钟信号CK1和CK2具有相同的频率，且总是处于相反的相位，如图3所描述。每一个逻辑门G1～G4接收两个移位信号且输出面板控制信号(105～108)。控制电路200中的逻辑门G1～G4为与门，以产生具有高脉冲的面板控制信号。因此，逻辑门G1～G4根据由切换网络100产生的移位信号101～104产生面板控制信号105～108。
对于许多应用而言，总是希望显示面板能支持两种分辨率，一为高分辨率，如640行x480列的VGA(视频图形阵列)分辨率，而另一为低分辨率，如320行x240列的QVGA(四分之一视频图形阵列)分辨率。关于这方面，通常低分辨率通过将相同的数据填入到相邻像素中来达成，使得四个相邻的像素合并成一较大的像素。为了实现低分辨率，通常使面板控制信号同步并成对，如图4中的面板控制信号401～404所示。应该注意的是，为改变分辨率，通常必须调整移位寄存器与逻辑门之间的相互连接。一般由切换网络来进行调整。
关于切换网络100，在一些已知设计中，当显示面板在低分辨率模式下向上或向下扫描时，现有移位寄存器中的一半可能未被使用。未使用的移位寄存器处于浮动状态，且倾向于积累电荷。如果由所累积的电荷产生的电压高于显示面板的最高操作电压或低于显示面板的最低操作电压，那么显示面板中可存在错误操作，并潜在地导致异常。
发明内容
本发明提供用于显示面板的双分辨率控制系统。关于这方面，所述系统的示范性实施例包括：包括四个移位寄存器的双分辨率控制电路，每一个移位寄存器输出移位信号；四个逻辑门；和耦接在所述移位寄存器与所述逻辑门之间的切换网络。在低分辨率模式下，切换网络将移位信号导向到所述移位寄存器，使得第一和第二移位寄存器分别输出第一移位信号，且第三和第四移位寄存器分别输出第二移位信号，所述切换网络还将移位信号导向到所述逻辑门，使得第一和第二逻辑门分别输出第一面板控制信号，且第三和第四逻辑门分别输出第二面板控制信号，且其中第一和第二面板控制信号的脉冲在时间上不重迭。
所述系统的另一实施例包括：用以提供图像信号的数据驱动器电路；用以提供多个面板控制信号的双分辨率控制电路；包括四个移位寄存器的控制电路，每一个移位寄存器输出移位信号；四个逻辑门；和耦接在所述移位寄存器与所述逻辑门之间的切换网络。在低分辨率模式下，切换网络将移位信号导向到所述移位寄存器，使得第一和第二移位寄存器分别输出第一移位信号，且第三和第四移位寄存器分别输出第二移位信号，所述切换网络还将移位信号导向到所述逻辑门，使得第一和第二逻辑门分别输出第一面板控制信号，且第三和第四逻辑门分别输出第二面板控制信号，且其中第一和第二面板控制信号的脉冲在时间上不重迭；和像素阵列，其通过响应所述面板控制信号而将图像信号加载到像素阵列的多个像素中来显示图像。所述系统的另一实施例包括：第一对和第二对移位寄存器，所述每一个移位寄存器输出移位信号；第一对和第二对逻辑门；和耦接在所述移位寄存器与所述逻辑门之间的切换网络。在低分辨率模式下，切换网络使移位寄存器输出移位信号，其中第一对移位寄存器的移位信号的相应脉冲与第二对移位寄存器的移位信号的相应脉冲在时间上重迭；且响应于所述移位信号，逻辑门输出面板控制信号，其中第一对逻辑门的面板控制信号的相应脉冲与第二对逻辑门的面板控制信号的相应脉冲在时间上不重迭。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是用于驱动显示面板的移位信号和面板控制信号的实例。
图2为用于显示面板的已知控制电路的部分的示意图。
图3展示了显示面板的控制电路的移位寄存器使用的已知时钟信号的实例。
图4展示了在低分辨率模式下用于驱动显示面板的已知面板控制信号的实例。
图5为根据本发明的实施例的双分辨率控制电路的模块的示意图。
图6为根据本发明的实施例的双分辨率控制电路的操作原理的序列的示意图。
图7为根据本发明的实施例的双分辨率控制电路的模块的移位寄存器阵列的示意图。
图8及图9为根据本发明的实施例的双分辨率控制电路的切换网络下的移位寄存器与逻辑门之间的相互连接的示意图。
图10为根据本发明的实施例的显示面板的结构的示意图。
[主要元件标号说明]
100：切换网络
101～104：移位信号
105～108：面板控制信号
200：控制电路
G1～G4：逻辑门
CK1、CK2：时钟信号
401～404：面板控制信号
601：双分辨率控制电路的模块
602：移位寄存器阵列
603：切换网络
604：逻辑门阵列
611～614：移位信号
SR1～SR4：移位寄存器
801：第一移位信号
802：第二移位信号
811：第一面板控制信号
812：第二面板控制信号
1001：上一个模块
601：中间模块
1003：下一个模块
1200：显示面板
1201～1204：切换器
1205、1206：延迟装置
1211：数据驱动器电路
1212：双分辨率控制电路
1213：像素阵列
PSR1～PSR4：移位寄存器
PG1～PG4：逻辑门
NSR1～NSR4：移位寄存器
NG1～NG4：逻辑门
具体实施方式
现在请详细参考本发明的优选实施例，其实例将在附图中说明。在任何可能之处，在图式和描述中使用相同的标号来指代相同或类似部分。
关于这方面，图5为双分辨率控制电路的模块。模块601包括移位寄存器阵列602、切换网络603和逻辑门阵列604。
移位寄存器阵列602包括四个移位寄存器(SR1～SR4)。移位寄存器SR1～SR4中的每一个输出移位信号(101～104)。逻辑门阵列604包括四个逻辑门(G1～G4)。切换网络603耦接在移位寄存器SR1～SR4、逻辑门G1～G4、上一个模块的切换网络和下一个模块的切换网络之间。
在逻辑门阵列604中，逻辑门G1～G4中的每一个接收移位信号中的两个且输出面板控制信号。切换网络603选择哪个逻辑门接收哪个移位信号。在此实施例中，逻辑门G1～G4为与门，以输出具有高脉冲的面板控制信号。在本发明的一些实施例中，所述与(AND)门中的每一个由串联连接的与非(NAND)门和反相器(inverter)来模拟。在本发明的一些实施例中，逻辑门G1～G4为输出具有低脉冲的面板控制信号的与非门。同样地，在本发明的一些实施例中，所述与非门中的每一个由串联连接的与门和反相器来模拟。
切换网络603耦接在移位寄存器阵列602、逻辑门阵列604与上一个和下一个模块的切换网络之间。对于许多应用而言，总希望显示面板能支持双分辨率和双扫描方向(向上和向下)。因此，切换网络603经配置以将正确的移位信号导向到正确的移位寄存器和正确的逻辑门，来产生正确的面板控制信号，与显示面板处于高分辨率模式还是低分辨率模式，或者显示面板向上扫描或向下扫描无关。
当显示面板在低分辨率模式下操作时，图6展示了模块601的操作原理的序列，其中切换网络603将移位信号导向到移位寄存器，使得移位寄存器SR1和SR2中的每一个输出第一移位信号801，且移位寄存器SR3和SR4中的每一个输出第二移位信号802。当显示面板在低分辨率模式下操作时，切换网络603还将移位信号导向到逻辑门G1～G4，使得逻辑门G1和G2中的每一个输出第一面板控制信号811，且逻辑门G3和G4中的每一个输出第二面板控制信号812。面板控制信号811和812的序列不重迭。此外，移位信号801和802中的每一个的脉冲持续时间为面板控制信号811和812中的每一个的脉冲持续时间的至少两倍。
在高分辨率模式下由移位寄存器SR1～SR4提供的移位信号与在低分辨率模式下由移位寄存器SR1～SR4提供的不同。为达到所述差异，切换提供到移位寄存器SR1～SR4的时钟信号。关于这方面，图7中说明了移位寄存器阵列602。移位寄存器SR1～SR4中的每一个接收第一时钟信号CK1和第二时钟信号CK2，由另一移位寄存器接收移位信号(611～614)作为其开始脉冲输入，且输出其自身的移位信号(101～104)。切换网络603选择哪个移位寄存器接收哪个移位信号作为其开始脉冲输入。
在此实施例中，第一时钟信号CK1和第二时钟信号CK2具有相同的频率且处于相反的相位，如图3所描述。提供到移位寄存器SR1～SR4的时钟信号CK1和CK2在低分辨率模式下被重新排列，以使得移位信号101和102为相同的，且移位信号103和104为相同的。
移位寄存器阵列602进一步包括切换器1201～1204，以控制时钟信号与移位寄存器之间的相互连接。移位寄存器SR1接收第一时钟信号CK1作为其第一输入且接收第二时钟信号CK2作为其第二输入。移位寄存器SR4接收第二时钟信号CK2作为其第一输入且接收第一时钟信号CK1作为其第二输入。切换器1201将第一时钟信号CK1连接到移位寄存器SR2的第二输入和移位寄存器SR3的第一输入，或将第一时钟信号CK1从其断开连接。切换器1202将第一时钟信号CK1连接到移位寄存器SR2的第一输入和移位寄存器SR3的第二输入，或将第一时钟信号CK1从其断开连接。切换器1203将第二时钟信号CK2连接到移位寄存器SR2的第二输入和移位寄存器SR3的第一输入，或将第二时钟信号CK2从其断开连接。切换器1204将第二时钟信号CK2连接到移位寄存器SR2的第一输入和移位寄存器SR3的第二输入，或将第二时钟信号CK2从其断开连接。
采用延迟装置1205和1206，以延迟第一时钟信号CK1和第二时钟信号CK2向移位寄存器SR1和SR4的传播，来消除由移位寄存器SR1～SR4输出的移位信号之间的时序差异。延迟装置1205耦接在第一时钟信号CK1、移位寄存器SR1的第一输入与移位寄存器SR4的第二输入之间。延迟装置1206耦接在第二时钟信号CK2、移位寄存器SR1的第二输入与移位寄存器SR4的第一输入之间。在此实施例中，延迟装置1205和1206仅是一直打开的切换器。
如果由移位寄存器SR1～SR4输出的移位信号之间不存在时序差异，或所述时序差异可以忽略，那么可能不需要延迟装置1205和1206。
表2展示了此实施例中在上述各种情况下切换网络如何导向由移位寄存器SR1～SR4提供的移位信号。为清晰起见，图8和图9进一步说明了当显示面板在低分辨率模式下操作时，此实例的移位寄存器与逻辑门之间的连接。特定而言，图8展示了当显示面板在低分辨率模式下向上扫描时的连接，且图9展示了当显示面板在低分辨率模式下向下扫描时的连接。如可见，图8和图9中存在三个模块，即上一个模块1001、中间模块601和下一个模块1003。上一个模块1001包括移位寄存器PSR1～PSR4和逻辑门PG1～PG4。中间模块601包括移位寄存器SR1～SR4和逻辑门G1～G4。下一个模块1003包括移位寄存器NSR1～NSR4和逻辑门NG1～NG4。为简明起见，图8和图9中仅展示了由中间模块601开始的传输路径。实际上，此实施例的每个模块中均重复了相同的传输图案。
表2
Figure C20061007667000111
本领域技术人员可推论：在上述各种情况下，逻辑门G1～G4接收正确的移位信号且产生正确的面板控制信号。
如上文表2和图8及图9可见，甚至当显示面板在低分辨率模式下，也使用了所有移位寄存器。由于不存在空闲和浮动移位寄存器，所以潜在地防止了由累积的电荷导致的问题。
请注意本发明不限于上述的实施例。关于由移位寄存器到逻辑门的移位信号的传输，存在一般规则的若干变化。根据第一变化，当显示面板在低分辨率模式下操作时，移位寄存器SR1输出第一移位信号，且移位寄存器SR2也输出所述第一移位信号。切换网络将所述第一移位信号导向到逻辑门G1～G4中的每一个。同时，移位寄存器SR3输出第二移位信号，且移位寄存器SR4也输出所述第二移位信号。切换网络将所述第二移位信号导向到逻辑门G3、G4、NG1和NG2。
根据一般规则的第二变化，当显示面板在低分辨率模式下操作时，移位寄存器SR1输出第一移位信号，且移位寄存器SR2也输出所述第一移位信号。切换网络将所述第一移位信号导向到逻辑门PG3、PG4、G1和G2。同时，移位寄存器SR3输出第二移位信号，且移位寄存器SR4也输出所述第二移位信号。切换网络将所述第二移位信号导向到逻辑门G1～G4中的每一个。
关于移位信号在移位寄存器自身之间的传输，一般规则如下：当显示面板在低分辨率模式下向上扫描时，移位寄存器SR1和SR2接收由移位寄存器SR3或移位寄存器SR4输出的移位信号作为其开始脉冲输入，且移位寄存器SR3和SR4接收由移位寄存器NSR1或移位寄存器NSR2输出的移位信号作为其开始脉冲输入。
另一方面，当显示面板在低分辨率模式下向下扫描时，移位寄存器SR1和SR2接收由移位寄存器PSR3或移位寄存器PSR4输出的移位信号作为其开始脉冲输入，且移位寄存器SR3和SR4接收由移位寄存器SR1或移位寄存器SR2输出的移位信号作为其开始脉冲输入。
最后，关于时钟信号与移位寄存器之间的相互连接，一般规则如下：当显示面板在高分辨率模式下操作时，移位寄存器SR1和SR3接收第一时钟信号CK1作为其第一输入，且接收第二时钟信号CK2作为其第二输入。且移位寄存器SR2和SR4接收第一时钟信号CK1作为其第二输入，且接收第二时钟信号CK2作为其第一输入。另一方面，当显示面板在低分辨率模式下操作时，移位寄存器SR1和SR2接收第一时钟信号CK1作为其第一输入，且接收第二时钟信号CK2作为其第二输入。且移位寄存器SR3和SR4接收第一时钟信号CK1作为其第二输入，且接收第二时钟信号CK2作为其第一输入。
如图10所示，双分辨率控制电路的实施例可用于显示面板。图10为展示根据本发明的另一实施例的显示面板1200的示意图。显示面板1200包括数据驱动器电路1211、双分辨率控制电路1212和像素阵列1213。数据驱动器电路1211向像素阵列1213提供图像信号。双分辨率控制电路1212以如上所述的方式向像素阵列1213提供多个面板控制信号。像素阵列1213通过响应面板控制信号而将图像信号加载到像素阵列1213的多个像素中来显示图像。由于双分辨率控制电路1212，显示面板1200还可防止由浮动的移位寄存器导致的问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (10)

1.一种显示面板双分辨率控制系统，所述系统包括：
双分辨率控制电路，其包括四个移位寄存器，所述移位寄存器中的每一个输出移位信号；
四个逻辑门；和
切换网络，其耦接在所述移位寄存器与所述逻辑门之间；
其中，在低分辨率模式下，所述切换网络将所述移位信号导向到所述移位寄存器，使得所述第一和所述第二移位寄存器中的每一个输出第一移位信号，且所述第三和所述第四移位寄存器中的每一个输出第二移位信号，所述切换网络还将所述移位信号导向到所述逻辑门，使得所述第一和所述第二逻辑门中的每一个输出第一面板控制信号，且所述第三和所述第四逻辑门中的每一个输出第二面板控制信号，且其中所述第一和所述第二面板控制信号的脉冲在时间上不重迭。
2.根据权利要求1所述的系统，其中所述移位信号中的每一个的所述脉冲的持续时间为所述面板控制信号中的每一个的所述脉冲的持续时间的至少两倍。
3.根据权利要求1所述的系统，其中，在所述低分辨率模式下，所述切换网络将所述第一移位信号导向到所述四个逻辑门中的每一个，且将所述第二移位信号导向到所述第三逻辑门、所述第四逻辑门、下一个模块的第一逻辑门和所述下一个模块的第二逻辑门。
4.根据权利要求1所述的系统，其中，在所述低分辨率模式下，所述切换网络将所述第一移位信号导向到上一个模块的第三逻辑门、所述上一个模块的第四逻辑门、所述第一逻辑门和所述第二逻辑门，且将所述第二移位信号导向到所述四个逻辑门中的每一个。
5.根据权利要求1所述的系统，其中所述移位寄存器中的每一个接收第一时钟信号和第二时钟信号、由所述移位寄存器中与其不同的另一移位寄存器接收移位信号作为其开始脉冲输入，且所述移位寄存器的所述输出端子中的每一个通过所述切换网络连接到所述逻辑门中的至少一个。
6.根据权利要求5所述的系统，其中，在所述低分辨率模式下向上扫描期间，所述第一移位寄存器和所述第二移位寄存器接收由所述第三移位寄存器或所述第四移位寄存器输出的所述移位信号作为其开始脉冲信号，且所述第三移位寄存器和所述第四移位寄存器接收由所述下一个模块的所述第一移位寄存器或所述下一个模块的所述第二移位寄存器输出的所述移位信号作为其开始脉冲信号。
7.根据权利要求5所述的系统，其中，在所述低分辨率模式下向下扫描期间，所述第一移位寄存器和所述第二移位寄存器接收由所述上一个模块的所述第三移位寄存器或所述上一个模块的所述第四移位寄存器输出的所述移位信号作为其开始脉冲信号，且所述第三移位寄存器和所述第四移位寄存器接收由所述第一移位寄存器或所述第二移位寄存器输出的所述移位信号作为其开始脉冲信号。
8.根据权利要求5所述的系统，其还包括多个切换器，所述切换器用以将所述第一时钟信号和所述第二时钟信号导向到所述移位寄存器，使得：
在高分辨率模式下，所述第一移位寄存器和所述第三移位寄存器接收所述第一时钟信号作为其第一输入且接收所述第二时钟信号作为其第二输入，且所述第二移位寄存器和所述第四移位寄存器接收所述第一时钟信号作为其第二输入且接收所述第二时钟信号作为其第一输入；且
在低分辨率模式下，所述第一移位寄存器和所述第二移位寄存器接收所述第一时钟信号作为其第一输入且接收所述第二时钟信号作为其第二输入，且所述第三移位寄存器和所述第四移位寄存器接收所述第一时钟信号作为其第二输入且接收所述第二时钟信号作为其第一输入。
9.根据权利要求8所述的系统，其中所述切换器包括第一切换器、第二切换器、第三切换器和第四切换器，且
所述第一切换器将所述第一时钟信号连接到所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入，或将所述第一时钟信号由所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入断开连接；
所述第二切换器将所述第一时钟信号连接到所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入，或将所述第一时钟信号由所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入断开连接；
所述第三切换器将所述第二时钟信号连接到所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入，或将所述第二时钟信号由所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入断开连接；且
所述第四切换器将所述第二时钟信号连接到所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入，或将所述第二时钟信号由所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入断开连接。
10.根据权利要求9所述的系统，其还包括：
第一延迟装置，其耦接在所述第一时钟信号、所述第一移位寄存器的所述第一输入与所述第四移位寄存器的所述第二输入之间；和
第二延迟装置，其耦接在所述第二时钟信号、所述第一移位寄存器的所述第二输入与所述第四移位寄存器的所述第一输入之间；
其中所述第一延迟装置和所述第二延迟装置操作以延迟所述第一时钟信号和所述第二时钟信号向所述第一移位寄存器和所述第四移位寄存器的传播，来减少由所述移位寄存器输出的所述移位信号之间的时序差异。
CNB2006100766707A 2006-01-11 2006-04-28 显示面板双分辨率控制系统 Active CN100547649C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/330,006 2006-01-11
US11/330,006 US7656381B2 (en) 2006-01-11 2006-01-11 Systems for providing dual resolution control of display panels

Publications (2)

Publication Number Publication Date
CN101000759A CN101000759A (zh) 2007-07-18
CN100547649C true CN100547649C (zh) 2009-10-07

Family

ID=38232392

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100766707A Active CN100547649C (zh) 2006-01-11 2006-04-28 显示面板双分辨率控制系统

Country Status (2)

Country Link
US (1) US7656381B2 (zh)
CN (1) CN100547649C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683878B2 (en) * 2006-01-23 2010-03-23 Tpo Displays Corp. Systems for providing dual resolution control of display panels
TWI423217B (zh) * 2011-01-20 2014-01-11 Innolux Corp 顯示驅動電路與應用其之顯示面板
CN102610185B (zh) * 2011-01-25 2015-12-02 群康科技(深圳)有限公司 支持双解析度显示的显示装置与其驱动方法
KR101969565B1 (ko) * 2012-04-30 2019-04-17 삼성디스플레이 주식회사 업-스케일링 기능을 갖는 데이터 드라이버 및 그것을 포함하는 표시 장치
CN111681689B (zh) * 2020-06-30 2022-05-06 芯颖科技有限公司 存储电路、驱动芯片和显示装置
US11545072B2 (en) 2021-06-08 2023-01-03 Huizhou China Star Optoelectronics Display Co., Ltd. Driving device of display panel and display device
CN113380191B (zh) * 2021-06-08 2022-09-09 惠州华星光电显示有限公司 显示面板的驱动装置及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2827867B2 (ja) * 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
US6191770B1 (en) 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3541930B2 (ja) 1998-08-13 2004-07-14 富士通株式会社 符号化装置及び復号化装置
JP2000075841A (ja) 1998-08-31 2000-03-14 Sony Corp 液晶表示装置
US6747626B2 (en) 2000-11-30 2004-06-08 Texas Instruments Incorporated Dual mode thin film transistor liquid crystal display source driver circuit
JP2003050568A (ja) * 2001-08-07 2003-02-21 Sharp Corp マトリクス型画像表示装置
KR100769168B1 (ko) 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US7202846B2 (en) * 2001-11-30 2007-04-10 Sharp Kabushiki Kaisha Signal line drive circuit and display device using the same
TWI220749B (en) 2003-08-12 2004-09-01 Toppoly Optoelectronics Corp Altering resolution circuit apparatus of liquid crystal display panel

Also Published As

Publication number Publication date
US7656381B2 (en) 2010-02-02
CN101000759A (zh) 2007-07-18
US20070159502A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
EP3333843B1 (en) Shift register, gate driving circuit, display panel driving method, and display device
CN100547649C (zh) 显示面板双分辨率控制系统
US20180137805A1 (en) Display panel, display device and scan driving method
CN100547650C (zh) 显示面板双分辨率控制系统
US10891886B2 (en) Shift register, gate line driving method, array substrate and display device for high and low resolution areas
EP3571691B1 (en) Shift register unit, gate drive circuit and method of driving the same
US8218713B2 (en) Bi-directional shift register
US10134353B2 (en) Gate driving circuit, display panel and display apparatus having the same, and driving method thereof
US10998068B2 (en) Shift register circuit and driving method therefor, and gate drive circuit and display device
US20200258457A1 (en) Driving device and driving method of display panel
CN108320692B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
TWI486695B (zh) 液晶顯示面板以及顯示驅動方法
CN101887676A (zh) 源极驱动器
US20130257703A1 (en) Image display systems and bi-directional shift register circuits
CN111243487B (zh) 显示面板、显示面板的驱动方法和显示装置
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US11538394B2 (en) Gate driver circuit, display device and driving method
US11361703B2 (en) Gate driving unit including four clock signals, gate driving method, gate driving circuit, display panel and display device
CN113035111A (zh) 栅极驱动电路、驱动装置和显示装置
US20130063405A1 (en) Liquid Crystal Display Panel, Liquid Crystal Display Device, and Gate Driving Method of Liquid Crystal Display Panel
CN110459160B (zh) 显示面板及驱动方法
WO2020228431A1 (zh) 串行数据传输电路及其驱动方法和显示装置
CN115188343B (zh) 显示驱动电路、显示驱动方法、显示面板及显示装置
US20240221695A1 (en) Method for driving pixel array, device, and display panel
CN117456966B (zh) 显示面板的驱动方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant