CN100539410C - 与格栅解码器结合的判决反馈均衡器及其同步符号重插器 - Google Patents

与格栅解码器结合的判决反馈均衡器及其同步符号重插器 Download PDF

Info

Publication number
CN100539410C
CN100539410C CNB038079577A CN03807957A CN100539410C CN 100539410 C CN100539410 C CN 100539410C CN B038079577 A CNB038079577 A CN B038079577A CN 03807957 A CN03807957 A CN 03807957A CN 100539410 C CN100539410 C CN 100539410C
Authority
CN
China
Prior art keywords
symbol
multiplexer
output
decoder
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038079577A
Other languages
English (en)
Other versions
CN1647372A (zh
Inventor
S·陈
J·朱
X·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronas Semiconductors Inc
Original Assignee
Micronas Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronas Semiconductors Inc filed Critical Micronas Semiconductors Inc
Publication of CN1647372A publication Critical patent/CN1647372A/zh
Application granted granted Critical
Publication of CN100539410C publication Critical patent/CN100539410C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30—Time-delay networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

用于解释包括卷积编码符号以及卷积码之外的同步符号的数字信号的数字均衡器包括组合的格栅编码器和DFE。同步符号被重新插入DFE的输入中，以便恢复通过消除同步符号创建的时域连续性。

Description

与格栅解码器结合的判决反馈均衡器及其同步符号重插器
优先权要求
本申请要求美国临时专利申请No.60/370380和60/370413的优先权。
技术领域
本发明涉及数据传输，更具体来说，本发明涉及均衡器。
背景技术
均衡器是许多不同的数字信息应用如语音、数据和视频通信中的重要元件。这些应用采用各种传输媒体。虽然各种媒体具有不同的传输特性，但没有一个是完美的。也就是说，每种媒体都在所传输的信号中引入了变化，例如频率相关的相位和幅度失真、多径接收以及诸如语音回波、瑞利衰落等其它各种幻像。除了信道失真之外，实际上每种传输还受到如加性白高斯噪声(“AWGN”)之类噪声的影响。因此，均衡器被用作声回声消除器(例如在全双工话筒中)、视频重影消除器(例如在数字电视或数字电缆传输中)、无线调制解调器和电话的信号调节器以及其它这类应用。
一个重要的差错源是符号间干扰(“ISI”)。当脉冲信息、如调幅数字传输通过模拟信道、例如电话线或空中广播来传送时，出现ISI。原始信号开始为离散时间序列的适当近似值，但接收信号是连续时间信号。脉冲串的形状通过传输被拖尾或扩展成可微分信号，其峰值与原始脉冲的幅度相关。这个信号由定期对接收信号采样的数字硬件来读取。
各脉冲产生通常接近正弦波的信号。本领域的技术人员应当理解，正弦波的特征在于以中央波峰为中心的一系列波峰，其中波峰的幅度随着与中央波峰距离的增加而单调减小。同样，正弦波具有一系列波谷，它们具有随着与中央波峰的距离的增加而单调减小的幅度。这些波峰的周期通常约为接收硬件的采样率。因此，在信号的一个采样点上的幅度不仅受到与传送信号中的那个点对应的脉冲幅度的影响，而且还受到与传输流中其它比特对应的脉冲的作用的影响。换句话说，被创建为对应于传输流中一个符号的信号部分往往对与传输流中其它符号对应的接收信号部分造成不必要的影响。
在理论上，这种影响可通过脉冲的适当整形、例如通过以对应于采样率的固定间隔产生具有零值的脉冲来消除。但是，这种脉冲整形将由于信道失真而失效，信道失真在传输过程中将使脉冲拖尾或扩展。因此，需要另一种差错控制方法。因此，大多数的数字应用采用均衡，以便滤除ISI和信道失真。
一般来讲，两种均衡被用来实现这个目的：自动合成和自适应。在自动合成方法中，均衡器通常把所接收的时域参考信号与无失真训练信号的存储副本进行比较。通过比较这两者，确定时域误差信号，它可用来计算反函数(滤波器)的系数。这个反函数的公式可在时域中严格地实现，如迫零均衡(“ZFE”)和最小均方(“LMS”)系统中进行的那样。其它方法包括所接收训练信号向频谱表示的转换。然后，可计算频谱逆响应以补偿信道失真。这个逆频谱则重新转换到时域表示，使得可以提取滤波器抽头加权值。
在自适应均衡中，均衡器试图根据均衡器的输出与“判决装置”产生的传送信号的估算值之间的差异来使误差信号最小。换句话说，均衡器滤波器输出一个样本，判决装置确定最可能传送的值。自适应逻辑尝试把两者之间的差异保持为较小。主要思想在于，接收机利用对传送脉冲中可能的离散电平的认识。当判决装置对均衡器输出进行量化时，实质上是在丢弃接收的噪声。自适应与自动合成均衡之间的关键区别在于，自适应均衡不需要训练信号。
差错控制编码一般属于两个主要分类其中之一：卷积编码和分组编码(例如里德-索罗蒙和戈莱编码)。均衡的至少一个目的是允许产生一个作为信道失真的反函数的数学“滤波器”，使得接收信号能够被重新转换成更近似于发送信号的信号。通过把数据编码成附加符号，附加信息可包含在发送信号中，解码器可把它用来提高对接收信号的解释的准确度。当然，这个附加准确度是以传送附加字符所需的附加带宽为代价或者以较高频率进行传送所需的附加能量为代价来实现的。
卷积编码器包括数据被记录到其中的K级移位寄存器。值K称作代码的“约束长度”。移位寄存器在根据所选代码多项式的各点上被分接。根据码率来选择若干抽头组。码率表示为分数。例如，1/2码率卷积编码器产生的输出的符号数量正好是输入的两倍。分接的数据集通常求模2加(即应用“异或”运算)来创建编码输出符号之一。例如，简单的K＝3、1/2码率卷积编码器可通过对3级移位寄存器中的第一和第三位求模2和来形成输出的一位，以及通过对所有三位求模2和来形成另一位。
卷积解码器通常通过产生关于原始发送数据的假设、通过适当的卷积编码器的副本运行那些假设、以及把编码结果与接收的编码信号(包含噪声)进行比较来工作。解码器产生所考虑的各假设的“量度”。“量度”是与解码器在相应假设中具有的置信度对应的数值。解码器既可以是串行的也可以是并行的，即，它可以一次跟踪一个假设或若干假设。
分组编码上的卷积编码的一个重要优点在于，卷积解码器可容易地使用“软判决”信息。“软判决”信息实质上表示产生保持关于量度的信息的输出，而不只是选择一个假设作为“正确”答案。对于一个极简单化的实例，如果单个符号被解码器确定为在传送信号中具有80％为“1”的可能，只有20％为“0”的可能，则“硬判决”通常只对那个符号返回值1。但是，“软判决”则返回值0.8，或者或许是对应于那种概率分布的其它某个值，以便允许下游的其它硬件根据该置信度作进一步判决。
另一方面，分组编码具有处理较大数据块的较强能力以及处理突发错误的较强能力。
以下是对结合的格栅解码器和判决反馈均衡器的改进的描述，如2001年6月7日提交的美国专利申请No.09/876547中所述，将它完整地结合到本文中。更具体来讲，本发明提供对判决反馈均衡器(“DFE”)的转置结构的改进，如同时提交的题为“与格栅解码器结合的判决反馈均衡器的转置结构”的美国专利申请所述，也将它完整地结合到本文中。转置结构允许极其快速有效地消除幻像，使得均衡器甚至在严重噪声和信道失真期间也提供优质信号解析。但是，该申请中所公开的转置滤波器结构没有处理大多数数字信号中的同步符号提供的数据符号中的中断所引起的“角落情况”。例如，数字电视信号中的帧和场同步符号中断数据符号。因此，为了在数字电视接收机中采用转置结构DFE，需要对转置滤波器结构进行改进，以便处理那些角落情况。本发明其中一个目的是满足这种需要。
发明内容
在第一实施例中，本发明提供一种同步符号重插器，其中包括格栅解码器和镜像符号延迟线。格栅解码器包括多个解码级，每个解码级具有作为输出的中间解码符号。镜像符号延迟线包括多个3:1复用器和多个延迟装置。多个3:1复用器中的每个具有复用器输出，以及每个均接收来自格栅解码器的下一级的中间解码符号以及来自格栅解码器的当前级的中间解码符号作为输入。对于多个3:1复用器中的每个，都有一种延迟装置，它接收多个复用器输出之一作为输入，以及具有复用器输出。除最终复用器以外的延迟装置中的每个的复用器输出被馈送到后续3:1复用器。
在第二实施例中，本发明提供数字均衡器，用于解释包含卷积编码符号和卷积码之外的同步符号的数字信号。数字均衡器包括组合的格栅编码器和DFE，其中同步符号被重新插入DFE的输入，以便恢复通过消除同步符号创建的时域连续性。
附图说明
虽然本发明的特性特征将在权利要求书中具体指出，但通过参考结合作为其组成部分的附图进行的以下描述，可以更好地理解本发明本身及其实现方式和使用方式。
图1是在根据本发明的均衡器中的格栅解码器的正常重新排列操作过程中的等效N×D符号延迟线的图解。
图2是在根据本发明的均衡器中的段同步相关角落情况中的重新排列操作过程中的等效N×D符号延迟线的图解。
图3是在根据本发明的均衡器中的帧同步相关角落情况中的重新排列操作过程中的等效N×D符号延迟线的图解。
图4是根据本发明的第一实施例的同步符号重插器的示图。
具体实施方式
为了便于理解本发明的原理，现在将参照优选实施例以及采用具体语言来描述它。但是要理解，并非由此对本发明的范围进行任何限定。本发明所涉及的领域的技术人员一般会想到的、本文所述的本发明的这些备选方案和其它修改方案以及本发明原理的这类进一步应用被设想且希望受到保护。
本发明提供对判决反馈均衡器(“DFE”)的转置结构的改进。转置结构允许极其快速有效地消除幻像，使得均衡器甚至在严重噪声和信道失真期间也提供优质信号解析。因此，这种数字接收机将在先前数字设备完全失效的条件下具有清晰的接收。本发明提供一种通过解决在工业标准数字电视协议中使用的同步符号所提供的数据流中的中断、在数字电视应用中采用高性能DFE的方式。
本领域的技术人员会理解，被插入数字电视信号中的同步符号处于链式编码之外。也就是说，卷积编码首先对数据流执行，在所得到的符号流中以适当间隔插入同步符号。因此，接收信号中的同步符号表示中断，在没有解决时，会中断馈送到DFE中的符号的时间连续性。
在概念上，DFE需要在各符号时钟周期中连续接收N×D+M连续解码符号序列，并对所有这些符号加权以产生幻像估算值。通常，各N×D+M解码符号输入必须产生正好比前一个要多一个符号时钟周期延迟。这种顺序的符号延迟关系被称作“时间连续性”。应当理解，在与格栅解码器结合时，具有相同时标的符号可改变它们的值，因为格栅解码过程可能在中间解码符号通过当前解码库(bank)时修改一些中间解码符号。
在非组合DFE中，在符号被延迟但没有改变其值的情况下的N×D+M个符号的精确延迟线足以产生待加权的解码符号序列。但是，在组合DFE中，最先的N×D解码符号被保持在格栅解码器中。当这些符号引起延迟时，它们的值被修改，因此可被改变为更可能对应于原始传送信号中那些符号的符号(根据解码器的优化假设)。因此，后续解码符号不象在精确延迟线中那样只是前几个解码符号的延迟副本。值变化导致精确延迟线不会与组合DFE配合工作。另一方面，不管值变化如何，都存在一种顺序，按照这个顺序，可重新排列保持在格栅解码器中的这些N×D解码符号，使得连续解码符号确实产生一个符号时钟延迟。这个重新排列序列是可变值延迟线，称作“等效N×D符号延迟线”。在最先的N×D符号之后，有剩余的M个符号。各解码符号具有其最终值-根据解码器的解的最佳值。这些符号被延迟但没有值的变化，因此这M个符号组成精确延迟线，并且可简单地由标准延迟线来产生。但是，需要第一等效N×D符号延迟线。
在采用多个转置流水线结构的DFE(如图1和图2所示)中，如果第一DFE流水线的输入(来自当前库的回溯链中的第一解码状态的解码符号)具有与输入到格栅解码器的未解码符号相同的时标，同时第二DFE流水线的输入(一般为来自当前库的第二解码状态的解码符号)具有D符号时钟周期延迟，依此类推，直到具有N×D符号延迟的最后一个DFE流水线的输入(一般为最后的解码符号)，则满足所需时间连续性。到多个转置流水线DFE的连续输入信号之间必须正好存在D个符号时钟周期延迟。
如同时提交的题为“与格栅解码器结合的判决反馈均衡器的转置结构”的申请中所述，被馈送到采用多个转置流水线结构的DFE中的N+1个解码符号足以产生所有等效的N×D+M个解码符号延迟线。应当理解，到多个转置流水线DFE的N+1个解码符号输入是整个等效N×D+M解码符号延迟线的子序列。
在数字电视应用中，在几种情况下，时间连续性在正常重新排列的序列中被插入传送符号流的同步符号破坏。除非这些情况经过特殊处理，否则，这将导致来自DFE的幻像估算出错，因为到DFE滤波器的解码符号将出现在不正确的位置，并通过错误抽头进行加权。如上所述，在ATSC标准中，段和帧同步符号处于卷积编码之外。因此，格栅解码器必须通过中断正常操作来解决这些符号，使得它对编码过程所产生的符号流进行解码。要进行专门处理的具体“角落”情况为：
1.段同步符号通过光标。光标符号具有与格栅解码器的当前输入的未解码符号相同的时标。当这种情况出现时，格栅解码器暂停解码。因此，格栅解码器停止接收新的未解码符号，回溯以及更新保持在其当前库的内部解码级中的中间解码结果。不过，它继续轮换库。解码的挂起显然破坏了来自“冻结”解码库的所得中间解码结果的时间连续性。
2.“尾部”区域跟随段同步符号。一旦段同步符号通过光标，格栅解码器恢复解码过程。但是，在后续N×D个符号中，被段同步符号中断的库没有保持正常的回溯链，其中存储在连续级中的两个符号的时间延迟相等。因此，当这些库之一被轮换到当前解码库时，包含在回溯链中的输出中间解码结果破坏了连续性规则。
3.当帧同步符号到达光标时。在后续的N×D符号时钟周期中，格栅解码器暂停其解码过程。它停止接收新的未解码符号，轮换库、回溯以及对保持在其当前库的内部解码级中的其余中间解码结果进行移位。由于没有新的符号被解码，以及没有新的解码符号被移动到内部解码级，因此保持在所有库中的中间解码结果将逐个变得陈旧，每个符号时钟周期中一个。在N×D符号时钟周期之后，保持在所有库中的中间解码结果对于馈送到DFE的第一部分已经变得陈旧。这些陈旧的解码符号具有早于帧同步的时标，以及当DFE不比帧同步长时(这是正常情况)，停止其时间窗口馈入任何DFE抽头。
4.在帧同步期间，格栅解码器仍然暂停其解码过程；它不接收新的未解码符号，轮换库，或者回溯或更新保持在其当前库的内部解码级中的中间解码结果。保持在格栅解码器中的所有中间解码符号对于馈入DFE变得陈旧。
5.在帧同步符号通过光标之后。在后续的N×D符号时钟周期中，在最后的帧同步符号通过光标之后，格栅解码器恢复解码过程。它接收新的未解码符号，恢复轮换库，以及在其当前库的内部解码级之中回溯。由于新的符号被解码，以及新的解码符号被移动到内部解码级，因此在所有库中的陈旧中间解码结果的数量按照每个符号时钟周期中一个来减少。在N×D符号时钟周期之后，所有陈旧的解码符号从格栅解码器中移出，然后格栅解码器返回到正常解码过程。
6.需要一种机制来处理以上角落情况(与正常解码过程一起)，它位于格栅解码器与DFE之间。正常解码过程通过正常重新排列的方法来处理，而角落情况则由独立的方法来处理。这些方法主要包括把同步符号重新插入正常重新排列方法所产生的重新排序的解码符号序列。
应当理解，所有情况属于三个大类其中之一：正常操作、段同步相关角落情况以及帧同步角落情况。以下方法处理这三类中的每一种。
1.正常重新排列
在正常操作过程中，保持在回溯链中的所有N×D内部中间解码符号以它们作为输入进入格栅解码器的顺序被重新排列成等效N×D符号延迟线，如图1所示。如图1所示，当前解码库被表示为“相对库#1”，前一个库表示为“相对库#2”，依此类推，直到库#D-这当然也是下一个解码库。T(i，j)表示存储在相对库#i中的回溯链的第j级中的中间解码符号，其中1≤i≤D，1≤j≤N。应当理解，符号T(i，j)在光标符号之后产生(j-1)D+(i-1)符号延迟。因此，排列顺序由以下语法给出：
Equivalent_N×D_symbol_delay_line()
{
     for(j＝1；j<N+1；j++)
             for(i＝1；i<D+1；i++)
                     T(i，j)；
}
存储在回溯链的同一级中的数据(每级D个符号)组成时间上连续的延迟线，如图1中的箭头链所示。这个等效N×D符号延迟线的解码符号是馈送到DFE的第一组N×D符号。
2.段同步相关角落情况
首先，格栅解码器中的N×D内部中间解码符号通过正常重新排列的方法被重新排列成等效N×D符号序列。然后，该序列被段同步符号分为两个部分，其中段同步符号当然被格栅解码器忽略并且实际上不被保留在其中。丢失的段同步符号必须被重新插入这两个部分之间，以便恢复延迟线的时间连续性。在此过程中，较早部分中的相同数量的符号、最好是最早的符号必须被丢弃，以便保留延迟线的N×D符号长度。
以上过程在保持于格栅解码器中的中间解码符号的布局上产生延迟链，如图2所示。由于库跳转，因此存储在跳转的库的回溯链中、在段同步符号之前到达的解码符号具有额外的D符号延迟，在图2中表示为带斜线阴影的单元。应当理解，如果为这些符号其中之一，则存储在单元T(i，j)中的符号在光标符号之后产生(j-1)D+(i-1)+D符号时钟周期延迟，否则，产生(j-1)D+(i-1)符号时钟周期延迟。在ATSC标准系统中，段同步长度为4个符号。在当前符号的布局中，如果存储在单元T(1，1)中的符号在最后的段同步符号到达光标时已经移动到T(i1，j1)表示的单元(在图2所示实例中的单元T(D，2))，并且存储在单元T(1，1)中的符号在第一段同步符号到达光标时已经移动到T(i2，j2)表示的单元(在图2所示的实例中的单元T(3，3))，则等效N×D符号延迟线由以下语法给出：
Equivalent_N×D_symbol_delay_line()
{
      for(j＝1；j<j1；j++){
              for(i＝1；i<N+1；i++){
                      T(i，j)；
              }
      }
      j＝j1；
      for(i＝1；i<i1；i++){
              T(i，j)；
      }
      segment_sync_pattern；
      j＝j2；
      for(i＝i2+1；i<D+1；i++){
       if(T(i，j-1)为在跳转库中的段同步之前到达的符号)
                     T(i，j-1)；
             else
                     T(i，j)；
      }
      for(j＝j2+1；j<N+1；j++){
             for(i＝1；i<D+1；i++){
                    if(T(i，j-1)为跳转库中的段同步之前
                到达的符号)
                   T(i，j-1)；
             else
                   T(i，j)；
         }
    }
}
在图2所示实例中，被丢弃的单元为T(1，N)、T(2，N)、T(3，N)和T(D4，N)，表示为带格子阴影的单元。在图2中通过箭头链所示的由此获得的等效N×D符号延迟线在时域中是连续的。
3.帧同步相关角落情况
首先，格栅解码器中的N×D内部中间解码符号通过正常重新排列过程再次被重新排列成等效N×D符号序列。然后，与帧同步相关的角落情况必须通过两种方式分别解决。
当帧同步符号正通过光标时出现的这个重新排列序列本身是等效的时间连续延迟线，但它被冻结而不是被移位。因此，等效N×D符号延迟线从其后跟随等效N×D符号序列的所接收帧同步符号来构建，然后再通过丢弃其它最早符号来减少到N×D个符号。在当前符号的布局中，如果帧同步之前的最后数据符号由T(i1，j1)表示(图3所示实例中的单元T(D，2))，则等效N×D符号延迟线由以下语法给出：
Equivalent_N×D_symbol_delay_line()
{
     arrived_frame_；ync_sequence；
     j＝j1；
     for(i＝i1；i<D+1；i++){
              T(i，j)；
     }
     for(j＝j1+1；j<N+1；j++){
             for(i＝1；i<D+1；i++){
                  T(i，j)；
            }
      }
}
在最后帧同步符号通过光标之后，立即出现与帧同步有关的另一种角落情况。这意味着，光标符号是帧同步符号之后到达的数据符号。格栅解码器恢复其解码过程。正常重新排列方法所产生的等效符号序列本身不是等效延迟线。这个序列通过它们之间由帧同步符号产生的间隙分为两个等效延迟线-帧同步符号当然被格栅解码器忽略并且实际上不被保留在其中。丢失的帧同步符号必须被重新插入这两个部分之间的间隙中，以便恢复等效延迟线的时间连续性。然后，它通过丢弃较早的符号被减少到预期的N×D的长度。保持在格栅解码器中的中间解码符号的布局如图3所示。延迟线的较早部分包括具有比帧同步符号更早的时标的中间解码符号，表示为图3中没有格子的单元。较后部分表示为带格子阴影的单元。较早部分中的单元产生附加的L符号延迟，其中L表示帧同步的长度加上两个相邻段同步的长度。假定帧同步之前的最后数据符号在这时被移动到当前符号布局中的T(i2，j2)，则等效N×D符号延迟线由以下语法给出：
Equivalent_N×D_symbol_delay_line()
{
     for(j＝1；j<j2；j++){
             for(i＝1；i<N+1；i++){
                     T(i，j)；
             }
     }
     j＝j2；
     for(i＝1；i<i2+1；i++){
            T(i，j)；
     }
    remaining_frame_sync_sequence；
}
等效N×D符号延迟线再次由图3中的箭头链表示，并且在时域中是连续的。
因此，以上提供的等效解码符号延迟线始终给出满足连续性要求的N×D有效中间解码符号。当N×D+M抽头DFE在横向结构中实现时，等效N×D延迟线通过对最后解码符号未经修改地移位的M抽头精确延迟线来扩展。所有这些N×D+M符号被馈送到DFE。当它是在多个转置流水线结构中实现时，只有N+1解码符号被馈送到DFE-具体来讲，是具有延迟0(即第一符号)、D、2D、...、等等、直到N×D(即最后解码符号)的那些符号。
采用涵盖数字电视接收机、如ATSC DTV接收机中的上述角落情况的这些方法的一个示范结构如图4所示，并且一般表示为400。结合了DFE(未示出)与格栅解码器420的同步符号重插器400包括镜像符号延迟线410。镜像符号延迟线410仅接收来自格栅解码器的当前库的回溯链的N个中间解码符号，以及输出满足连续性要求的等效N×D解码符号延迟线。镜像符号延迟线410包括在图4中表示为A1到AN的N个延迟装置以及在图4中标记为B3到BN以及C1到CN的不超过2N个2:1复用器。各延迟装置A1-AN将解码符号延迟D个符号时钟周期。除C1和C2之外的所有复用器被组成对，以便组成3:1复用器；如图所示，B3和C3共同组成单个3:1复用器，B4和C4组成3:1复用器，依此类推，直到BN和CN。第一对之后的各对相邻延迟装置(即：以A2和A3开始并包括它们在内的各对)通过3:1复用器之一级联。
当前一个延迟装置(A(i-1)，i＝2，3，...，N)的输出符号(Si，i＝2，3，...，N)被指示为同步符号时，复用器Ci选择这个延迟的同步符号。否则，当在段相关角落情况时，如果当前解码库为跳转库之一，则在当前级(Ri，i＝2，3，...，N)中存储的符号在段同步符号之前到达时，3:1复用器Bi和Ci转换到来自相邻后一级(R(i-1)，i＝2，3，...，N)的中间解码符号。否则，3:1复用器Bi和Ci通过来自格栅解码器的当前级的输出符号。应当理解，同步符号具有最高优先级，随后是来自相邻后一级的符号，而来自当前级的符号具有最低优先级。具有较高优先级的符号始终忽略较低优先级的符号。
N个复用输出(xi，i＝2，3，...，N)被馈送到下一个延迟装置(A(i)，i＝2，3，...，N)，以及输入符号也被馈送到多个转置流水线DFE。第一复用器C1没有跟随任何先前的延迟装置，因此其符号输入之一来自同步符号发生器，它通常在帧或段同步符号的时标到达时产生预定的帧或段同步符号。
同步重插器400还包括复合同步指示器470。复合同步指示器470是独立的单位延迟线，并且被用来确定延迟装置(A(i-1)，i＝2，3，...，N)的输出符号(S(i)，i＝2，3，...，N)是否为同步符号。所有同步符号指示器、包括段同步指示器和帧同步指示器都连接到逻辑“或”门而获得复合同步指示器。复合同步指示器则通过N×D复合同步符号指示器延迟线470进行延迟，从而提供与镜像符号延迟线410中的延迟装置的输出符号(S(i)，i＝2，3，...，N)匹配的那些延迟形式。这些延迟形式的每个指明延迟装置的输出符号(S(i)，i＝2，3，...，N)是否为同步符号。它们与原始形式一起分别被连接到逻辑“或”门，以便选择延迟的同步符号(S(i)，i＝2，3，...，N)。段同步指示器及其延迟形式通过级联“或”门进行连接(F(i)，i＝4，5，...，N)，以便确定是否需要选择相邻后一级(R(i-1)，i＝2，3，...，N)而不是当前级(R(i)，i＝2，3，...，N)。应当理解，复用器B1和B2可以被优化掉；这使得结构400的前两级看来不规则。
在正常重新排列过程中，N×D镜像符号延迟线410保持由格栅解码器中的所有库的回溯链所保持的中间解码符号的镜像形式。在角落情况中，镜像符号延迟线410正确地插入同步符号。实际上，它是等效N×D解码符号延迟线。当馈送到转置DFE时，仅需要抽头0、D、2D、...(N-1)D(在图4中分别表示为解码符号#1、#2、...、#N)以及最终解码符号。
在ATSC接收机的情况下，有12个格栅编码库，以及通常有回溯链的16级。这种格栅解码器在给出最终解码符号之前，保持192个中间解码结果。因此，在上述结构中，有16个延迟装置，各包括12个符号时钟周期。在这种情况下，在图4中，N为16，以及D为12。
除了采用重新插入的同步符号来获取中间解码符号输出之外，这个结构还具有另一个有用功能。它可给出一个训练模式指示器，这只是最终延迟的复合同步信号。这个信号提供对在训练模式与数据引导模式之间切换均衡器的理想控制。
虽然在附图和以上描述中详细说明及描述了本发明，但此描述被认为是说明性而不是限制性的。仅表示和描述了优选实施例以及被认为有助于进一步阐明优选实施例的这类备选实施例。应当理解，可对上述实施例进行变更和修改，只要没有背离以下权利要求的范围。

Claims (10)

1.一种用于符号解码器中的同步符号重插器，包括：
格栅解码器，其中包括：
多个解码级，每个解码级具有作为输出的中间解码符号；
镜像符号延迟线，其中包括：
多个3:1复用器，每个3:1复用器依次连接到一个解码级及其下一解码级，并且接收来自这两个解码级的中间解码符号作为输入，每个3:1复用器具有一个复用器输出；
多个延迟装置，每个延迟装置接收来自一个3:1复用器的一个复用器输出作为输入，并且除最终延迟装置以外的每个延迟装置提供延迟输出给所述一个3:1复用器之后的下一3:1复用器；以及
其中，当所述多个延迟装置之一的延迟输出是同步符号时，所述多个3:1复用器的下一3:1复用器在所述镜像符号延迟线的输出端选择所述相应延迟装置所延迟的同步符号，否则，所述多个3:1复用器在所述镜像符号延迟线的输出端提供来自每个解码级的中间解码符号。
2.如权利要求1所述的同步符号重插器，其特征在于，每个3:1复用器被配置为：
如果提供给所述3:1复用器的延迟输出是同步符号，则输出所述延迟输出；
如果与所述3:1复用器连接的解码库是跳转的库，则输出来自与所述3:1复用器连接的所述下一解码级的中间解码符号；以及
在其它情况下，输出来自与所述3:1复用器连接的所述一个解码级的中间解码符号。
3.如权利要求1所述的同步符号重插器，其特征在于，所述3:1复用器中每一个均包括一对2:1复用器。
4.如权利要求1所述的同步符号重插器，其特征在于还包括复合同步指示器。
5.如权利要求1所述的同步符号重插器，其特征在于还包括连接至所述格栅解码器的输出端的判决反馈均衡器。
6.如权利要求5所述的同步符号重插器，其特征在于，所述判决反馈均衡器包括具有转置结构的滤波器。
7.一种数字均衡器，用于解释包含卷积编码符号和所述卷积码之外的同步符号的数字信号，所述数字均衡器包括：格栅解码器，其中包括多个解码级，每个解码级具有作为输出的中间解码符号；以及连接至所述格栅解码器的输出端的判决反馈均衡器，其中所述同步符号通过所述格栅解码器和镜像符号延迟线被重新插入所述判决反馈均衡器的输入中，以便恢复通过消除所述同步符号创建的时域连续性，所述镜像符号延迟线包括：
多个3:1复用器，每个3:1复用器依次连接到一个解码级及其下一解码级，并且接收来自这两个解码级的中间解码符号作为输入，每个3:1复用器具有一个复用器输出；
多个延迟装置，每个延迟装置接收来自一个3:1复用器的一个复用器输出作为输入，并且除最终延迟装置以外的每个延迟装置提供延迟输出给所述一个3:1复用器之后的下一3:1复用器；以及
其中，当所述多个延迟装置之一的延迟输出是同步符号时，所述多个3:1复用器的下一3:1复用器在所述镜像符号延迟线的输出端选择所述相应延迟装置所延迟的同步符号，否则，所述多个3:1复用器在所述镜像符号延迟线的输出端提供来自每个解码级的中间解码符号。
8.如权利要求7所述的数字均衡器，其特征在于，所述判决反馈均衡器包括转置滤波器结构。
9.如权利要求7所述的数字均衡器，其特征在于，所述数字信号是数字电视信号。
10.如权利要求9所述的数字均衡器，其特征在于，所述数字信号是先进电视制式委员会信号。
CNB038079577A 2002-04-05 2003-04-07 与格栅解码器结合的判决反馈均衡器及其同步符号重插器 Expired - Fee Related CN100539410C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US37041302P 2002-04-05 2002-04-05
US37038002P 2002-04-05 2002-04-05
US60/370,413 2002-04-05
US60/370,380 2002-04-05
US10/407,404 US7321642B2 (en) 2002-04-05 2003-04-04 Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US10/407,404 2003-04-04

Publications (2)

Publication Number Publication Date
CN1647372A CN1647372A (zh) 2005-07-27
CN100539410C true CN100539410C (zh) 2009-09-09

Family

ID=29255320

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038079577A Expired - Fee Related CN100539410C (zh) 2002-04-05 2003-04-07 与格栅解码器结合的判决反馈均衡器及其同步符号重插器

Country Status (6)

Country Link
US (1) US7321642B2 (zh)
KR (1) KR20050002853A (zh)
CN (1) CN100539410C (zh)
AU (1) AU2003230839A1 (zh)
BR (1) BR0308608A (zh)
WO (1) WO2003088481A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090161024A1 (en) * 2005-11-04 2009-06-25 Wen Gao Apparatus and Method for Sensing an ATSC Signal in Low Signal-To-Noise Ratio
EP1959916A1 (en) * 2005-12-16 2008-08-27 Unilever Plc Hair treatment compositions
MX2008010476A (es) * 2006-02-16 2008-11-12 Thomson Licensing Aparato y metodo para detectar una señal atsc (advanced television systems committee) en una relacion de señal a ruido baja.
US7970077B2 (en) * 2008-08-07 2011-06-28 Cambridge Silicon Radio Limited Estimation of symbols of transmitted signals using hypotheses
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5052000A (en) * 1989-06-09 1991-09-24 At&T Bell Laboratories Technique for improving the operation of decision feedback equalizers in communications systems utilizing error correction
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
US5870433A (en) * 1995-12-06 1999-02-09 Ke Kommunikations-Eletronik Gmbh & Co. Method of processing signals in a viterbi decoder according to delayed decision feedback sequence estimation (DDFSE) algorithm
US5872817A (en) * 1997-07-02 1999-02-16 Lucent Technologies Inc. Joint viterbi decoder and decision feedback equalizer
US6272173B1 (en) * 1998-11-09 2001-08-07 Broadcom Corporation Efficient fir filter for high-speed communication
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5962228A (ja) 1982-10-01 1984-04-09 Nec Corp 自動等化器
US4833693A (en) 1985-11-21 1989-05-23 Codex Corporation Coded modulation system using interleaving for decision-feedback equalization
US4712221A (en) 1986-08-29 1987-12-08 International Business Machines Corporation Carrier recovery of modulated signals
US4815103A (en) 1987-10-29 1989-03-21 American Telephone And Telegraph Company Equalizer-based timing recovery
US4856031A (en) 1988-04-28 1989-08-08 General Datacomm, Inc. Adaptive multiharmonic phase jitter compensation
US5127051A (en) 1988-06-13 1992-06-30 Itt Corporation Adaptive modem for varying communication channel
US4866395A (en) 1988-11-14 1989-09-12 Gte Government Systems Corporation Universal carrier recovery and data detection for digital communication systems
US4989090A (en) 1989-04-05 1991-01-29 Yves C. Faroudja Television scan line doubler including temporal median filter
US5058047A (en) 1989-05-30 1991-10-15 Advanced Micro Devices, Inc. System and method for providing digital filter coefficients
US5056117A (en) 1989-08-07 1991-10-08 At&T Bell Laboratories Decision feedback equalization with trellis coding
US5134480A (en) 1990-08-31 1992-07-28 The Trustees Of Columbia University In The City Of New York Time-recursive deinterlace processing for television-type signals
US5142551A (en) 1991-02-28 1992-08-25 Motorola, Inc. Signal weighting system for digital receiver
EP0515761A1 (en) 1991-05-31 1992-12-02 International Business Machines Corporation Adaptive equalization system and method for equalizing a signal into a DCE
JP3089082B2 (ja) 1991-07-10 2000-09-18 シャープ株式会社 適応型ディジタルフィルタ
AU655384B2 (en) 1991-07-26 1994-12-15 General Instrument Corporation Carrier phase recovery for an adaptive equalizer
JPH06508805A (ja) 1991-08-05 1994-10-06 ザ、ブロクター、エンド、ギャンブル、カンパニー 差込み式ハンドル
CA2083304C (en) 1991-12-31 1999-01-26 Stephen R. Huszar Equalization and decoding for digital communication channel
US5453797A (en) 1993-02-22 1995-09-26 Massachusetts Institute Of Technology Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference
WO1994022224A1 (en) 1993-03-18 1994-09-29 Kabushiki Kaisha Toshiba Frequency synthesizer
US5471508A (en) 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
US5568521A (en) 1993-09-16 1996-10-22 Unisys Corporation Phase lock indicator circuit for a high frequency recovery loop
US5805242A (en) 1994-03-21 1998-09-08 Thomson Consumer Electronics, Inc. Carrier independent timing recovery system for a vestigial sideband modulated signal
US5835532A (en) 1994-03-21 1998-11-10 Rca Thomson Licensing Corporation Blind equalizer for a vestigial sideband signal
US5894334A (en) 1994-03-21 1999-04-13 Rca Thomson Licensing Corporation Carrier recovery system for a vestigial sideband signal
US5648987A (en) 1994-03-24 1997-07-15 Samsung Electronics Co., Ltd. Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers
JP4256471B2 (ja) 1994-04-05 2009-04-22 エヌエックスピー ビー ヴィ インタレース−順次走査変換方法及び装置
US5537435A (en) 1994-04-08 1996-07-16 Carney; Ronald Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network
US5508752A (en) 1994-04-12 1996-04-16 Lg Electronics Inc. Partial response trellis decoder for high definition television (HDTV) system
US5506636A (en) 1994-06-28 1996-04-09 Samsung Electronics Co., Ltd. HDTV signal receiver with imaginary-sample-presence detector for QAM/VSB mode selection
US5692014A (en) 1995-02-03 1997-11-25 Trw Inc. Subsampled carrier recovery for high data rate demodulators
US5588025A (en) 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US5717715A (en) 1995-06-07 1998-02-10 Discovision Associates Signal processing apparatus and method
JP3129156B2 (ja) 1995-07-04 2001-01-29 株式会社日立製作所 位相検出方法およびその実施装置
FR2738427B1 (fr) * 1995-08-31 1997-11-21 Sgs Thomson Microelectronics Decodeur convolutif utilisant l'algorithme de viterbi
US5619154A (en) 1995-10-10 1997-04-08 David Sarnoff Research Center, Inc. Numerical voltage controlled oscillator
US6044083A (en) 1995-10-20 2000-03-28 Zenith Electronics Corporation Synchronous code division multiple access communication system
EP0800744B1 (en) 1995-11-01 2002-01-09 Koninklijke Philips Electronics N.V. Video signal scan conversion
FR2742900B1 (fr) 1995-12-22 1998-02-13 Thomson Multimedia Sa Procede d'interpolation de trames progressives
KR0170730B1 (ko) 1996-01-12 1999-03-20 김광호 필드 동기신호 검출회로 및 그 방법
US5828705A (en) 1996-02-01 1998-10-27 Kroeger; Brian W. Carrier tracking technique and apparatus having automatic flywheel/tracking/reacquisition control and extended signal to noise ratio
JP2848320B2 (ja) 1996-03-07 1999-01-20 日本電気株式会社 クロック同期回路
DE69710413T2 (de) 1996-05-24 2002-10-02 Koninklijke Philips Electronics N.V., Eindhoven Bewegungsschätzung
KR100200589B1 (ko) 1996-06-12 1999-06-15 윤종용 고해상도 텔레비젼 수신기의 디지털 복조회로 및 방법
US5781460A (en) 1996-06-28 1998-07-14 The United States Of America As Represented By The Secretary Of The Navy System and method for chaotic signal identification
EP0860081B1 (en) 1996-09-11 2003-04-02 Koninklijke Philips Electronics N.V. Adaptive picture delay
US5802461A (en) 1996-09-16 1998-09-01 Texas Instruments Incorporated Apparatus and method for timing recovery in vestigial sibeband modulation
US6005640A (en) 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system
US6333767B1 (en) 1996-12-26 2001-12-25 Samsung Electronics Co., Ltd. Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz
US6141384A (en) 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
JPH1141141A (ja) 1997-05-21 1999-02-12 Mitsubishi Electric Corp スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置
EP0897223B1 (en) 1997-08-14 2013-03-20 Her Majesty The Queen In Right Of Canada as represented by the Minister of Industry High-performance low-complexity error-correcting codes
JP3865482B2 (ja) 1997-10-07 2007-01-10 松下電器産業株式会社 信号波形等化装置
JPH11127085A (ja) 1997-10-20 1999-05-11 Fujitsu Ltd ２モード復調装置
US6304614B1 (en) 1997-11-04 2001-10-16 L-3 Communications Corp. Differential codec for pragmatic PSK TCM schemes
US6240133B1 (en) 1998-02-05 2001-05-29 Texas Instruments Incorporated High stability fast tracking adaptive equalizer for use with time varying communication channels
DE69835802T2 (de) 1998-03-09 2007-04-12 Sony Deutschland Gmbh Verfahren und System zur Interpolation von digitalen Signalen
US6233286B1 (en) 1998-03-27 2001-05-15 Lucent Technologies Inc. Path-oriented decoder using refined receiver trellis diagram
US6415002B1 (en) 1998-04-07 2002-07-02 Nortel Networks Limited Phase and amplitude modulation of baseband signals
US6012421A (en) * 1998-06-05 2000-01-11 Brunswick Corporation Internal combustion engine with improved lubrication system
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6178209B1 (en) 1998-06-19 2001-01-23 Sarnoff Digital Communications Method of estimating trellis encoded symbols utilizing simplified trellis decoding
US6724844B1 (en) 1998-06-30 2004-04-20 Koninklijke Philips Electronics N.V. Method and device for improving DFE performance in a trellis-coded system
GB2340351B (en) * 1998-07-29 2004-06-09 British Broadcasting Corp Data transmission
US6483872B2 (en) 1998-08-25 2002-11-19 Stmicroelectronics, Inc. Method and apparatus for reducing convergence time
US6807228B2 (en) 1998-11-13 2004-10-19 Broadcom Corporation Dynamic regulation of power consumption of a high-speed communication system
US6198777B1 (en) 1998-08-31 2001-03-06 Kamilo Feher Feher keying (KF) modualtion and transceivers including clock shaping processors
US6661848B1 (en) 1998-09-25 2003-12-09 Intel Corporation Integrated audio and modem device
US6507626B1 (en) 1998-09-25 2003-01-14 Samsung Electronics Co., Ltd. Bandpass phase tracker that automatically samples at prescribed carrier phases when digitizing VSB I-F signal
US6438164B2 (en) 1998-11-03 2002-08-20 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6226323B1 (en) 1998-11-03 2001-05-01 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
WO2000027066A2 (en) 1998-11-03 2000-05-11 Broadcom Corporation Dual mode qam/vsb receiver
US6249544B1 (en) 1998-11-13 2001-06-19 Broadcom Corporation System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system
US6219379B1 (en) 1998-11-17 2001-04-17 Philips Electronics North America Corporation VSB receiver with complex equalization for improved multipath performance
US6260053B1 (en) 1998-12-09 2001-07-10 Cirrus Logic, Inc. Efficient and scalable FIR filter architecture for decimation
US6069524A (en) 1998-12-23 2000-05-30 Zenith Electronics Corporation FPLL with third multiplier in an analog input signal
US6466630B1 (en) 1999-01-27 2002-10-15 The Johns Hopkins University Symbol synchronization in a continuous phase modulation communications receiver
US6741664B1 (en) * 1999-02-05 2004-05-25 Broadcom Corporation Low-latency high-speed trellis decoder
JP2000269865A (ja) 1999-03-17 2000-09-29 Pioneer Electronic Corp ディジタル信号受信システムにおける信号処理回路
US6151368A (en) 1999-03-22 2000-11-21 Sicom, Inc. Phase-noise compensated digital communication receiver and method therefor
WO2000065799A1 (en) 1999-04-23 2000-11-02 Nokia Networks Oy Qam modulator
US6608864B1 (en) * 1999-05-26 2003-08-19 3Com Corporation Method and apparatus for fault recovery in a decision feedback equalizer
US6573948B1 (en) 1999-06-25 2003-06-03 Samsung Electronics Co., Ltd. Equalizing intermediate-frequency signals before demodulating them in a digital television receiver
US6133785A (en) 1999-06-30 2000-10-17 Harris Corporation False carrier lock receiver and associated methods for detection
US6275554B1 (en) 1999-07-09 2001-08-14 Thomson Licensing S.A. Digital symbol timing recovery network
US6570919B1 (en) 1999-07-30 2003-05-27 Agere Systems Inc. Iterative decoding of data packets employing decision feedback equalization
US6356586B1 (en) 1999-09-03 2002-03-12 Lucent Technologies, Inc. Methods and apparatus for parallel decision-feedback decoding in a communication system
US6665695B1 (en) 2000-01-14 2003-12-16 Texas Instruments Incorporated Delayed adaptive least-mean-square digital filter
WO2001073999A1 (en) 2000-03-24 2001-10-04 Atheros Communications, Inc. Decoding system and method for digital communications
US7050517B1 (en) * 2000-04-28 2006-05-23 National Semiconductor Corporation System and method suitable for receiving gigabit ethernet signals
KR100669403B1 (ko) 2000-05-04 2007-01-15 삼성전자주식회사 브이에스비/큐에이엠 공용 수신기 및 수신방법
EP1319289A1 (en) * 2000-09-11 2003-06-18 Fox Digital Apparatus and method for using adaptive algorithms to exploit sparsity in target weight vectors in an adaptive channel equalizer
KR100557615B1 (ko) * 2000-10-23 2006-03-10 주식회사 하이닉스반도체 레지스트 플로우 공정용 포토레지스트 조성물
US7006566B2 (en) 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6734920B2 (en) 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US6823489B2 (en) 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6829297B2 (en) 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
SG103321A1 (en) * 2001-11-17 2004-04-29 St Microelectronics Asia Low-power code division multiple access receiver
US6889354B2 (en) * 2001-11-20 2005-05-03 Vanu, Inc. Sequence estimating

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5052000A (en) * 1989-06-09 1991-09-24 At&T Bell Laboratories Technique for improving the operation of decision feedback equalizers in communications systems utilizing error correction
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
US5870433A (en) * 1995-12-06 1999-02-09 Ke Kommunikations-Eletronik Gmbh & Co. Method of processing signals in a viterbi decoder according to delayed decision feedback sequence estimation (DDFSE) algorithm
US5872817A (en) * 1997-07-02 1999-02-16 Lucent Technologies Inc. Joint viterbi decoder and decision feedback equalizer
US6272173B1 (en) * 1998-11-09 2001-08-07 Broadcom Corporation Efficient fir filter for high-speed communication
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization

Also Published As

Publication number Publication date
US20030214976A1 (en) 2003-11-20
AU2003230839A1 (en) 2003-10-27
WO2003088481A1 (en) 2003-10-23
BR0308608A (pt) 2005-02-09
KR20050002853A (ko) 2005-01-10
CN1647372A (zh) 2005-07-27
US7321642B2 (en) 2008-01-22

Similar Documents

Publication Publication Date Title
AU606300B2 (en) Combination spatial diversity system
AU663020B2 (en) Error-correcting tandem encoding system
CN101599811B (zh) 一种数据处理装置,通信设备以及数据处理方法
CN101828398A (zh) 具有移动能力的高清晰电视传输
JPH1051339A (ja) デジタルオーディオ放送用受信装置とその方法
CN100539410C (zh) 与格栅解码器结合的判决反馈均衡器及其同步符号重插器
US6104726A (en) Simultaneous transfer of voice and data information using multi-rate vocoder and bit control protocol
JPH0267834A (ja) 交通情報の評価方法
MXPA02002227A (es) Metodo, sistema y aparato para reducir los tiempos de sincronizacion y resincronizacion para sistemas con relleno de pulsos.
US7418034B2 (en) Combined trellis decoder and decision feedback equalizer
CN1633792B (zh) 使用网格结合判定反馈均衡和补码键控解码的方法和系统
KR101078198B1 (ko) 제어 채널 정보의 사전 디코딩 방법
CN100544197C (zh) 具有组合的格解码器的决策反馈均衡器
CN1494230A (zh) 一种可变步长受网格解码器输出影响的自适应均衡器
CN112398772B (zh) Ofdm系统接收解调方法以及ofdm系统接收机
JP3613358B2 (ja) 通信信号を復号するための装置と方法
AU2006202143A1 (en) MBMS soft combining
CN100413295C (zh) 一种改进误差信号生成的自适应均衡器
US20050129145A1 (en) E8-VSB reception system
JP4370246B2 (ja) リニアに拡張可能なブロードキャストルータ用のクロック抽出回路
JP2508583B2 (ja) 階層符号化動画像伝送方式
JP3189196B2 (ja) データ伝送システム
US20080013618A1 (en) Variable tap length equalizers and related digital receivers, methods and computer program products
GB2214759A (en) High speed digital data link
JPH06101707B2 (ja) 音声符号化複号化方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20100407