CN100539159C - 高密度聚合物存储元件阵列的侧壁形成 - Google Patents

高密度聚合物存储元件阵列的侧壁形成 Download PDF

Info

Publication number
CN100539159C
CN100539159C CNB2004800397805A CN200480039780A CN100539159C CN 100539159 C CN100539159 C CN 100539159C CN B2004800397805 A CNB2004800397805 A CN B2004800397805A CN 200480039780 A CN200480039780 A CN 200480039780A CN 100539159 C CN100539159 C CN 100539159C
Authority
CN
China
Prior art keywords
layer
electrode
memory cell
organic
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800397805A
Other languages
English (en)
Other versions
CN1954431A (zh
Inventor
C·F·莱昂斯
M·S·常
S·D·洛帕京
R·苏布拉马尼安
P·昌
M·V·努
J·V·奥格尔斯比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1954431A publication Critical patent/CN1954431A/zh
Application granted granted Critical
Publication of CN100539159C publication Critical patent/CN100539159C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明揭示增加关联于光刻特征的存储单元数目的系统和方法。此等系统包括藉由使用各种沉积和蚀刻工艺形成于光刻特征的侧壁的存储元件。该侧壁存储单元(115)能够具有晶片(806)的位线(610)作为第一电极(104、1502)，并与第二形成电极(110、1504)操作以激活形成于其间的有机物质之一部分。

Description

高密度聚合物存储元件阵列的侧壁形成
技术领域
本发明大体上系关于半导体结构制造，详言的，系关于在半导体芯片中形成存储元件的系统和方法。
背景技术
可携式计算机和电子装置的快速增长和增加使用，已大大增加对存储单元(memory cell)的需求。数字相机、数字音频播放机、个人数字助理、以及类似装置通常寻求使用大容量的存储单元(例如，闪存、智能型媒体、小型闪存、或类似存储装置)。存储单元能大致次分成挥发性和非挥发性(non-volatile)型式。挥发性存储单元通常在失去供应电源时会失去他们的数据，且一般需要周期更新循环以维持他们的信息。挥发性存储单元例如包括随机存取存储(RAM)、DRAM、SRAM、以及类似装置。非挥发性存储单元不管是否维持其电源供应都会维持其信息。非挥发性存储单元包括，但是并不限于，ROM、可程序只读存储器(PROM)、可抹除可程序只读存储器(EPROM)、电可抹除可程序只读存储器(EEPROM)、快闪EEPROM、以及类似装置。挥发性存储单元较的非挥发性存储单元通常提供较低成本的较快速操作。
存储单元时常包括存储单元阵列。各存储单元能够存取或“读取”、“写入”、和“抹除”信息。存储单元维持信息于“关断(off)”或“导通(on)”状态，亦称的为“0”和“1”。一般而言，存储单元寻址以撷取特定数目的位组(例如，每个位组有8个存储单元)。对于挥发性存储单元，存储单元必须被周期性地更新，以维持他们的状态。此等存储单元通常由执行此等功能的半导体装置制成，并能够切换和维持此两个状态。
同时，储存信息的需求增加相对应于存储单元具有持续增加的储存容量(例如，对每个晶粒或芯片增加储存)，以及集成电路技术的进展，特征已显示于持续减少存储单元的大小。较小的装置产生较大的封装密度和增加速度的双重利益。然而，界定较小以及较密的特征(feature)受限于用来创造这些特征的光刻解析工艺(lithographic resolutionprocess)。
习知方式藉由嵌入(inlay)工艺而界定特征，其中包括形成于晶片上的存储单元和其它装置的衬底表面，首先覆盖譬如氧化物的介电层。然后在介电质表面上形成图案化的光阻轮廓。光阻轮廓在对应于在介电质中形成有通孔区域的光阻中具有开口或孔洞。光阻的其它区域形成延伸入开口，以建立互联机。然后蚀刻覆盖光阻的介电层以去除于光阻中下面开口的氧化物。然后剥离光阻。然后使用铜或其它适当的金属以填满通孔和互联机，一般使用化学气相沉积(CVD)法沉积该金属。所得到的是其中在各层具有导电金属的介电层。一般使用化学机械抛光(CMP)工艺来平滑介电层的表面。然后加上额外的介电层以完成用于芯片的所需互联机。此等具有藉由嵌入工艺所形成互联机和通孔的介电层有时称的为层间(interlevel)介电质，或代的称的为层间介电层。
最初，使用可见光，但是希望有较小的特征大小而导致使用紫外光(UV)和x射线。因此，藉由使用高解析光刻，而在介电质中建立超薄线和通孔。藉由导向所希望的光图案至光阻上，开口的图案形成重叠于光阻上，光的波长系光阻可感光范围。接着，“显影”光阻以去除曝光区，留下光阻屏蔽于介电质表面。然后使用光阻屏蔽来后续蚀刻下层介电质的图案。如此，光学微影分辨率影响和最小特征大小以及建立的存储单元的各种特征因此由光学微影分辨率所限制。因此，当使用光学微影技术于半导体制造时，需要增加半导体芯片的存储储存。
发明内容
下列表示本发明的简单概述，以便提供本发明一个或多个态样的基本了解。此概述并非为本发明的延伸概观。并不欲用来证明本发明的关键以及重要元件，或描述其范围。而是，此概述的唯一的目的是要以简化的形式表示本发明之一些概念，作为表现于下文中更详细说明的序言。
本发明提供一种用来增加关联于光刻特征的有机存储单元数目的系统和方法。依照本发明之一个或多个态样，聚合物存储元件于半导体工艺期间形成在各光刻特征的侧壁。初始，依照嵌入工艺形成包含具有相关阻挡的导电材料(例如铜)的位线于晶片表面上，而使得位线图案突起，并竖立在硅表面上。此位线突起，在效果上，形成依照本发明的存储单元的底部电极(亦即，位线电极)。
接着，于扩散和植入阶段期间，在位线上形成选择性导电层包含被动层或媒介(例如，Cu2S化合物)、以及有机层或媒介(例如，聚合物形成物)。此选择性导电层以如形成隆起或沙丘状沉积在硅衬底和位线上。
其次使用蚀刻工艺，并蚀刻掉选择性导电层以及导电位线的水平表面。因此造成被动层(例如，Cu2S)以及位线突起具有平滑表面。于此蚀刻工艺后，剩余的结构包括两条选择性导电层，每条各在位线突起之一侧。换言的，现在位线突起夹在两条选择性导电材料之间，而因此形成存储单元状结构。此存储单元状结构允许各位线突起同时接触或关联于两个包含选择性导电材料的邻接条。
其次，基于存储单元结构，沉积顶部电极层而由此形成隆起或沙丘状。此提供了复数个边缘共享于顶部电极层与存储单元结构之间。效果上，选择性导电层正夹于一侧是位线突起，与另一侧是顶部电极层之间。
其次，藉由使用蚀刻工艺，蚀刻掉顶部电极层的水平表面，而形成两个电极条，各堆栈位于存储单元结构之一侧，而因此，形成依照本发明的存储单元。在效果上，所得存储单元的结构允许位线突起(存储单元的底部电极)，关联于两组的存储元件(各组包括选择性导电材料和顶部电极层)。换言的，能够被选择性致动的两条存储单元的位线，现在可得到并关联于依照本发明所创造的光刻特征。
依照本发明的另一个态样，蚀刻工艺使用于不同的阶段，并仅在选择性导电层和顶部电极层已沉积以后。而且，蚀刻工艺不限于水平蚀刻工艺，并可使用于不同的角度，选择性地蚀刻不同层部分以便建造存储元件于光刻特征的壁上。
再者，依照本发明的另一个态样，经由使用金属有机前驱物的电浆增强化学蒸气沉积(PECVD)，被动层沉积于导电层上。前驱物辅助沉积促进导电性化合物，于缺少有毒硫化氢及相对低温和压力(例如，大约分别于0.2帕(Pa)，约473至573K之间)情况下。
能监视并控制沉积工艺以促进沉积各层于各不同位置至所希望的厚度，及其它事项。而且，本发明的其它态样提供其它将使用的导电促进化合物，以代替或附加至Cu2S。
欲完成上述和相关目的，则本发明包括下文中完全说明的特征。下列说明和所附图式详细提出本发明的某些例示态样。然而，该等态样系指示性的而较少可使用本发明原理的变化方法。由下列本发明的详细说明，并考虑结合所附图式，本发明的各态样、优点和新颖特征将变得很清楚。为了方便阅读各图式，某些图式各图之间或所绘示图形内，可不按尺寸绘制。
附图说明
图1为依照本发明的态样的有机存储装置的透视图。
图1(a)显示依照本发明之一态样的复数个横向堆栈存储单元。
图2为使用于依照本发明的态样的有机存储装置的被动层的方块图。
图3显示依照本发明的态样藉由CVD工艺形成有机聚合物层的方块图。
图4显示依照本发明的态样藉由CVD工艺形成另一有机聚合物层的方块图。
图5为依照本发明的态样藉由CVD工艺所形成的又另一有机聚合物层的方块图。
图6为依照本发明的态样描绘于被动层和有机聚合物层之间接口的本质电场效果的曲线图。
图7为显示依照本发明的态样范例存储单元的电荷载子分布的曲线图。
图8为显示依照本发明的态样范例存储单元的电荷载子分布的曲线图。
图9为显示依照本发明的态样范例存储单元的电荷载子分布的曲线图。
图10为显示依照本发明的态样范例存储单元的电荷载子分布的曲线图。
图11为显示依照本发明的态样于范例存储单元的接口处电荷载子浓度的曲线图。
图12为显示依照本发明的态样于范例存储单元的接口处电荷载子浓度的曲线图。
图13为描绘依照本发明的态样有机存储装置于各种状态的方块图。
图14为显示依照本发明的态样有机存储装置的I-V特性曲线图。
图15为依照本发明的态样有机存储装置的三维视图。
图16(a)至图16(f)显示依照本发明之一态样形成侧壁存储单元的晶片工艺的选择阶段。
图16(g)至图16(i)显示依照本发明之一态样形成侧壁存储单元的晶片工艺的连续各种阶段。
图16(j)显示依照本发明之一态样具有侧壁存储单元形成的光学微影特征的横剖面和上视图。
图17显示依照本发明之一个或多个态样于光学微影特征中晶片工艺方法形成侧壁存储单元的流程图。
图18为显示依照本发明之一个或多个态样制造一个或多个存储单元时沉积硫化铜于导电层上的系统的示意方块图。
图19为显示于先前技术已知的习知存储单元的示意方块图。
具体实施方式
现将参照图式说明本发明，各图中类似的参考号码系用来标示类似相同的元件。于下列的说明中，为了说明的目的，提出许多特定详细说明以便提供本发明的完全了解。然而，可证明并不须这些特定详细内容即可实施本发明。
本发明提供用来增加相关于光刻特征的有机存储单元数目的系统和方法，其中存储元件形成于光刻特征的侧壁。
当使用分隔元件致能邻接或关联于先前形成存储单元的额外存储单元的横向堆栈时，能用两个或多个于形成个别存储单元的各电极间具有选择性导电媒介的电极形成此种多胞和多层有机存储元件。此等有机存储装置的存储单元将操作为对应于各种阻抗位准的两个或多个状态。藉由施加偏压然后存储单元维持于其个别状态直到施加另外的反向偏压为止，而设定此等状态。存储单元于供电或不供电(例如，非挥发性)时维持其状态，并藉由测量注入电流或发光而以电方式或光学方式予以读取。本发明的有机存储装置相对于习知的无机存储装置，促进增加装置密度并亦增加装置性能。
此外，本发明的有机存储装置使用电子激(stimulation)(例如，电子和电洞流)以代替离子和/或电场。因此，相较于其它型式的存储装置，有机存储装置能具有较佳的性能和/或对刺激改变有较快速的反应。
参照图1，描绘依照本发明的态样的有机存储装置的透视图。存储装置包括第一电极104、被动层106、有机聚合物层108、以及第二电极110。此图亦显示连接到第一电极104和第二电极110的电压源102，该电压源102施加电压于第一电极104和第二电极110。
第一电极104和第二电极110包括譬如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、氧化铟锡、多晶硅、掺杂的非晶硅、金属硅化物、以及类似物质的导电材料。范例合金能够使用于导电硅化物，以及类似物。可用为导电材料的范例合金包括Hastelloy
Figure C200480039780D0009134024QIETU
、Kovar
Figure C200480039780D0009134024QIETU
、Invar、Monel
Figure C200480039780D0009134024QIETU
、Inconel
Figure C200480039780D0009134024QIETU
、黄铜(brass)、不锈钢、镁银合金、以及各种其它合金。
第一电极104和第二电极110的厚度可依于所施行和所构造存储装置而改变。然而，一些范例厚度范围包括大约0.01微米(μm)或更厚和大约10μm或更薄，大约0.05μm或更厚和大约5μm或更薄，和/或大约0.1μm或更厚和大约1μm或更薄。
有机层108和被动层106系总称为选择性导电媒介或选择性导电层。能经由电极104和110施加跨于媒介的各种电压以控制方式修改此媒介的导电性质(例如，导体、非导体、半导体)。
有机层108包括共轭有机材料，譬如小的有机分子和共轭聚合物。若有机层为聚合物，则共轭有机聚合物的聚合物主干(backbone)可在电极104和110之间长度方向延伸(例如，一般实质上垂直于内部，面对电极104和110的表面)。共轭有机分子能够是线性或分支的，而使得主干维持其共轭性。此等共轭分子的特征在于，他们具有重叠的π轨道，并假设他们具有两个或更多的共振结构。共轭有机材料的共轭性供献选择性导电媒体的可控制导电性质。
基于此点，共轭有机材料具有释出和接受电荷(电洞和/或电子)的能力。一般而言，共轭有机分子具有至少两个相对稳定的氧化还原状态。此两个相对稳定状态允许共轭有机聚合物释出和接受电荷，并与促进导电性化合物电性相互作用。
有机材料可以是环式的(cyclic)或非环式的(acyclic)。对于某些情况，譬如有机聚合物，有机材料在形成沉积物期间，在电极之间自组合。共轭有机聚合物的例子包括一个或多个聚乙炔(顺式(cis)或反式(trans))、聚苯乙炔(顺式或反式)、聚二苯乙炔、聚苯胺、聚(对苯乙烯)、聚噻吩、聚朴啉、朴啉巨环、硫醇衍生物聚朴啉、譬如聚二茂的聚茂金属化物、聚酞花青、聚乙烯、聚固醇、以及类似物。此外，藉由掺杂适当的掺杂物(例如，盐)而修改有机材料的性质。下文中将说明有机层108合成物的更详细讨论。
取决于选择的实施和/或所制造的存储装置，有机层108具有适当的厚度。对于有机聚合物层108的厚度的适当范围例子为大约0.001μm或更多，和大约5μm或更少；大约0.01μm或更多，和大约2.5μm或更少；以及大约0.05μm或更多，和大约1μm或更少。
能经由许多适当技术形成有机层108。一种适当的技术是旋涂(spin-on)技术，该技术包含沉积材料和溶剂混合物，然后从衬底/电极上去除溶剂。另外一种适当的技术是化学气相沉积(CVD)。CVD包括低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、以及高密度化学气相沉积(HDCVD)。一般并不须有机分子之一个或多个末端(end)官能基化，以便附加此末端至电极/被动层。有时此末端具有形成于共轭有机聚合物和被动层106之间的化学键。
被动层106包含至少一种促进导电性化合物，该化合物有助于选择性导电媒介的可控制的导电性。促进导电性化合物具有释出和接受电荷(电洞和电子)的能力。一般而言，促进导电性化合物具有至少两个相对稳定的氧化还原状态。此两个相对稳定状态允许促进导电性化合物释出和接受电荷，并与有机层108电性相互作用。所选择使用的特定促进导电性化合物，俾使两个相对稳定状态匹配该层108的共轭有机分子的两个相对稳定状态。
被动层106操作以从第一电极104传送电荷至有机层108与被动层106之间的接口。此外，被动层106促进电荷载子(例如，电子或电洞)注入有机层108中，并增加在该有机层中电荷载子的浓度，获得有机层108的修改导电率。再者，被动层106亦能储存相反电荷于被动层106内，以便平衡装置100的总电荷。
于一些例子中当形成有机层108时，被动层106能作用如触媒。基于此点，共轭有机分子的主干可初始形成邻接被动层106，并持续生长或组合以及实质垂直于被动层表面。结果，该共轭有机分子的主干可自行对准于横过两个电极的方向。
可制作被动层106的促进导电性化合物的例子包括一个或多种硫化铜(Cu2S、CuS)、氧化铜(CuO、Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、硫化银(Ag2S、AgS)、氧化铁(Fe3O4)、以及类似物。可以使用氧化作用技术生长、经由气相反应形成、或于电极之间沉积被动层106。
被动层106具有适当的厚度，能基于执行和/或制造的存储装置而予改变。对于被动层106的适当厚度例子如下：大约2埃(
Figure C200480039780D0011134100QIETU
)或更厚和大约0.1μm或更薄，大约10埃或更厚和大约0.01μm或更薄，以及大约50埃或更厚和大约0.005μm或更薄。
为了方便有机存储装置的操作，有机层108一般较被动层106厚。于一个态样，有机层的厚度较被动层的厚度厚约0.1倍至约500倍。应了解到，依照本发明，可使用其它适当的比例。
像习知存储装置，有机存储装置可具有两个状态，导电(低阻抗或导通(on))状态或非导电(高阻抗或关断(off))状态。然而，不像习知的存储装置，有机存储装置能够具有/维持复数个状态，反的习知的存储装置仅限于两个状态(例如，off或on)。有机存储装置能够使用不同程度的导电率以确认额外的状态。举例而言，有机存储装置能够具有低阻抗状态譬如非常高导电状态(非常低阻抗状态)、高导电状态(低阻抗状态)、导电状态(中等程度阻抗状态)、以及非导电状态(高阻抗状态)，由此使得可于单一有机存储单元中储存多个位信息，譬如2个或多个位信息，或4个或多个位信息(例如，4个状态提供2位的信息，8个状态提供3位的信息…)。
于一般装置操作期间，若有机层为n型导体，则电子根据藉由电压源102施加到电极的电压，而从第二电极110流经选择性导电媒介而至第一电极104。或可取而代的，若有机层108为p型导体，则电洞从第一电极104流至第二电极110，或者若n和p型能具有与106和110匹配的适当能带，则电子和电洞在有机层中流动。当如此时，电流从第一电极104流经选择性导电媒介而至第二电极110。
切换有机存储装置至特定的状态称的为程序化(programming)或写入(writing)。藉由施加特定电压(例如：9伏特、2伏特、1伏特)于跨接经电极104和110的选择性导电媒介而完成程序化。亦称的为临限电压的特定电压依照个别所希望的状态而改变，并一般实质上大于正常操作期间所使用的电压。因此，具有对应于个别所希望状态(例如，off或on)的分离临限电压。临限值依于多种因素而改变，该等因素包括组构有机存储装置材料的特性、各不同层的厚度、以及类似方面。以可控制方式使用供应电压102以供应于本发明此态样的临限电压。然而，本发明的其它态样能使用其它方法施加临限电压。
一般而言，譬如施加超过临限值(“on”状态)电场的存在之外部刺激，允许施加电压以写入信息于有机存储单元，或从有机存储单元读取或抹除信息；反的，缺少超过临限值之外部刺激(“off”状态)，则防止施加电压写入信息于有机存储单元，或从有机存储单元抹除信息。
欲从有机存储装置读取信息，则藉由电压源102供应电压或电场(例如，2伏特、1伏特、0.5伏特)。然后，施行阻抗测量，于此阻抗测量判定存储装置是操作在那一个状态(例如，高阻抗、非常低阻抗、低阻抗、适中阻抗等)。如上所述，阻抗相关于例如对于双态装置的“on”(例如，1)或“off”(例如，0)，或相关于四态装置的“00”、“01”、“10”、或“11”。应了解到其它的状态数可提供其它的二进制说明。欲抹除写入到有机存储装置的信息，则施加负电压或超过临限值且相反于写入讯号极性的极性。
兹参照图1(a)，显示各种能依照本发明横向堆栈的存储单元115，以促进高密度存储结构，其中各种堆栈能以相似的结构并联在存储装置或集成电路(IC)内。为促成此种横向堆栈，例如所描绘薄膜二极管(TFD)，能提供作为分隔各层并促进存取至该各层的分隔元件。
图2为描绘依照本发明的态样制造被动层200的方块图。藉由气相反应操作而形成CuyS层。形成包含Cu的第一层206。第二层204形成于该第一层上。第二层包括CuyS(例如，Cu2S、CuS或其混合物)并具有厚度大约20埃(
Figure C200480039780D0013134150QIETU
)或更厚。第三层202形成于该第二层204上。第三层202包含Cu2O，和/或CuO，并一般具有厚度大约10埃或更少。应了解到本发明的替代态样能使用适当的组成物与厚度变化，并仍符合本发明。
图3显示依照本发明的态样藉由化学气相沉积(CVD)工艺形成有机层300的方块图。经由气相反应工艺形成有机层300。一般而言，有机层300形成与被动层和电极接触。有机层300包括聚二苯乙炔(DPA)聚合物。如图3中所示，制造此聚合物层将大约有65埃厚度。
兹参照图4，显示依照本发明的态样由CVD工艺所形成的另一有机聚合物层400的方块图。再次，有机层400经由气相反应工艺所形成。有机层400形成与被动层和电极接触。有机聚合物层400包括聚苯乙炔(PPA)聚合物。参照图5，显示依照本发明的态样藉由旋转涂布形成另一有机层500的方块图。经由旋转涂布工艺代替气相反应工艺而形成有机层500。有机层500形成与被动层和电极接触。有机层500实质包括PPA并具有厚度大约1000埃。
实验结果倾向显示经由旋转涂布所形成的有机层较经由CVD所形成的聚合物层产生更可靠的聚合物层。此也许由于氧的存在和缺少在CVD下控制由聚合作用所产生的热的关系。应了解到，于聚合作用期间对于CVD工艺控制热和氧能改进所得到的聚合物层。此外，经由CVD所形成的有机层通常较用其它方法所形成的该等层更薄。
应了解到，依照本发明可使用图2至图5中所描绘的各种替代和变化层。
使用于有机存储装置中的被动层(例如，CuS)扮演重要角色。其存在显著地改进有机层的导电率。此特性至少部分作用如下：由CuS产生电荷载子、建立电荷耗尽层、于有机材料中的电荷载子分布、和于电场反向后由于电荷载子再分配的存储损失。下文中的讨论说明并显示电荷载子浓度和有机存储装置的模式行为。
于下列例子中，使用导电聚合物作为有机材料，而CuS作为被动层材料。关于电荷载子产生，于CuS中铜在其最高氧化状态Cu(II)。有相对高的可能性从接触聚合物获得电子，并产生下列方程式：
Cu(II)S+聚合物→Cu(I)S-+聚合物+     (1)
结果由于累积在CuS和聚合物接口的电荷而产生内部电场(intrinsicelectric)。此显示于图6中，该图描绘Cu(y)S和聚合物接口处之内部电场影响。当施加外部电场时，被氧化聚合物(聚合物+)为电荷载子。聚合物的导电率由其浓度和其迁移率(mobility)所决定。
σ＝qpμ                       (2)
其中q是电荷载子、p为载子浓度而μ为迁移率。
兹参照电荷耗竭层，使用如应用于关于半导体的相似概念，电位函数可表示为：
V(x)＝qNp(dpx-x2/2)/ε             (3)
其中Np为电荷载子的平均浓度，ε是聚合物介电质常数，而dp是电荷耗竭的宽度。能藉由使用下列方程式而获得Np：
d p = [ 2 ϵ ( V b ± V ) qN p ] 1 / 2 - - - ( 4 )
其中V为施加之外部电场。对于正向电压(forward voltage)，记以“-”号。对于反向电压(reverse voltage)，记以“+”号。方程式(3)的电压函数能驱近而减化推导(derivation)。
关于电荷载子分布，像掺杂p的半导体，通常于电场发生两个流程。通量能表现为：
J = - qD dp dx + qμpE - - - ( 5 )
此处D为电荷载子的扩散常数，而E为于x处的电场。
若没有电流，则载子分布为：
p(x)＝p(0)exp([(V(0)-V(x))/Vt])        (6)
此处p(0)是浓度，V(0)为于个别接口的电压，而Vt＝kT/q。
当正向电压大至使得电流通量J>0，则能使用一些假设对于存储单元中电压分布的假设，而导出用于稳态流动的分析方程式。全然，于正向电压下，电荷分布p(x)为x的增量函数。当施加反向电压时，V(x)>V0，电荷浓度为x的量函数。
最终特性(保持时间)，系指正向电压产生更多电荷载子的事实，而累积更多电荷载子于被动(CuS)层的另一端(远离有机聚合物)。然而，一旦移除电压后电荷载子浓度会回复，此过程包括两个流程：电荷载子朝向CuS层扩散，以及电荷载子于接口上再组合。
费克定律(Fick′s Law)能说明第一个流程：电荷载子朝向CuS层扩散。电荷载子再组合能说明如下：
Cu(I)-+聚合物+→Cu(II)S+聚合物     (7)
保持时间为再分配电荷载子至有机状态的所需时间。反应率相对于扩散率更快是可能的。因此，保持时间能实质上仅由扩散流程所决定。
于此将相关于上述讨论的方程式1至9和图7至图12所示，而考量范例存储单元。范例存储单元考量为具有各参数本质电压Vb＝0.02V、平衡常数Keq＝2.17×10-4、CuS和聚合物于接口处的浓度(聚合物)0＝(CuS)0＝1023/立方毫米(cm3)、聚合物厚度d＝5×10-5cm(0.5微米(μm))、以及CuS厚度dCuS＝5×10-7cm(0.005μm)。计算6种典型情况以说明依照本发明的态样有机存储装置的电操作。
图7描绘依照本发明的态样，范例存储单元的电荷载子分布701为距CuS和有机聚合物接口距离的函数的曲线图700。电荷载子分布701显示为自接口的距离(x)的递减函数。曲线图700假设外部电压V＝0和电流J＝0。利用具有固定电场假设的方程式6而导出电荷载子浓度701。然而，显示的各点独立于固定电场假设。
兹参照图8，描绘依照本发明的态样用于范例有机存储单元的电荷载子分布801的另一曲线图800。对于此曲线图800，各参数设定如下：正向电压＝0.12V而电流通量J＝0。CuS端较另一端(有机聚合物)具有较高的电压。此情况驱动电荷载子从CuS层离开，并导至具有x递增函数的电荷载子浓度。甚至在最低浓度p(0)处，对于此情况非最小值(例如，对于图8中所示情形其值为3.32×1019/cm3)。此情况解释为为何当施加正向电压时聚合物为良好的导体。再者，用于此图的方程式6假设具有固定电场模式。证示的各点系独立于此固定电场假设。
图9描绘依照本发明的态样，范例存储单元的电荷载子分布901为距CuS和有机聚合物接口距离的函数的又另一曲线图900。对于此曲线图，设定各参数而使得反向电压＝0.28V，及电流J＝0。使用反向电压，电荷载子集中在CuS聚合物接口，并当从接口离开时，快速下降至小浓度，以上说明为何当施加高反向电压时，有机存储单元变成为非导电性。再者，具有固定电场模式的方程式6系假设用于此图。证示的各点系独立于此假设。
兹参照图10，提供依照本发明的态样描绘范例存储单元的电荷载子分布1001为距离的函数的另一曲线图1000。对于此曲线图1000，各参数设定如下：正向电压＝0.52V而电流通量J>0(pJ＝1018/cm3)。当电流通量J>0，电荷载子仍为x的增量函数，因为正向电压驱动电荷载子从CuS接口离开。一个重点是最低浓度p(x)系在此接口。
图11描绘为正向电压V函数的范例存储单元于接口处电荷载子浓度1101的又另一曲线图1100。对于此曲线图，设定各参数而使得J>0(pJ＝1018/cm3)，且假设为固定电压场模式。此模式假设于存储单元中的电场为固定。因此，电压V(x)说明为线性函数。当聚合物的扩散常数小且有固定电阻时，可应用此模式。用此模式，导出于接口处的电荷载子浓度作为电压的函数。应注意的是，正向电压足够大后，p0(V)倾向为常数，并且藉由电荷载子不电荷注入于接口，而控制电流。当如此时，p(0)能写成：
Figure C200480039780D00161
方程式(10)显示限制的p(0)为CuS层和聚合物层间厚度比例的渐增函数。
图12显示另一曲线图1200，该曲线图1200描绘依照本发明的态样于范例存储单元的接口处电荷载子浓度1201为正向电压V函数。对于此曲线图1200，p(0)为正向电压、电流J(也许>0，或也许不大于0)、和步级电位函数模式(step potential function model)的函数。此模式假定能藉由步级函数而描述电压V(x)函数。当聚合物的扩散常数非常大时，可应用此模式。因此，于存储单元中的电阻不重要。用此种模式，导出于接口处的电荷载子浓度为电压的函数。应注意的是，于图12中，当正向电压足够大后，p0(V)倾向于0。当于接口处的电荷载子控制电流通量时，此值为电压的函数。此0值限制行为系由于藉由反应(1)的接口边界限制设定。基本上，从接口至另一端的快速电荷载子传输到达供应限制。因此，限制的p(0)亦可重写成为：
Figure C200480039780D00171
再次p(0)为CuS层和聚合物层间厚度比例的渐增函数。
关于上述的讨论，重要的是须注意当通量是限制在聚合物中时，则测量的通量系由电荷载子漂移所决定。于固定电场假设情况下，描述电荷载子浓度的函数是p(x)。当聚合物判定限制的通量时符合pJ＝p(0)，这是因为在存储单元中的最低浓度系于接口处。此状况获得固定的p(x)。此意味着于方程式(5)中扩散对通量的贡献是0。于步级电位假设情况下，使用另外的函数以说明电荷载子浓度p(x)。最初电荷载子浓度p(0)具有较其它区域相对实质较小值。因此，J仍由p(0)判定。另外值得注意的重点是关于边界状况。不像半导体，其仅可应用于接口处浓度，而不是在每一个地方。此边界状况限制可于存储单元中所产生电荷载子的总数。
上述方程式(方程式1至7)和第9至12图描述并模式化有机存储装置的作用。可使用此模式以解释测量的数据，并能够用于CuS之外的其它被动层材料。此外，可使用此模式以考量如何改进维持及反应时间，并设计譬如晶体管的其它装置。再者，可使用该模式以发展各种的临限电压，如设定导电率位准(例如，设定各状态)、读取导电率位准和抹除导电率位准，因此而施行存储装置的写入或程序化、读取及抹除操作。
图13为显示依照本发明的态样有机存储装置1300于各种状态的方块图。此装置1300描绘于第一“关断(off)”状态1301、“导通(on)”状态1302、第二“关断(off)”状态1303。应了解到依照本发明所形成的存储装置能具有除了图13中所描绘的状态以外的其它状态。有机存储装置1300包括顶部电极1304、底部电极1306、和包含有机层(例如，PPA)和至少一个被动层(例如，CuS)的选择性导电层1308。
于第一off状态1301，正电荷1310收集于接近底部电极1306的选择性导电层1308中。于on状态1302，正电荷1310均匀地分布因此而指示on状态。于第二off状态1303，正电荷1310收集于接近顶部电极1304的选择性导电层1308中。
图14为显示关于图13所说明的存储装置1300的I-V特性曲线图1400。从指示为“off”状况的状态1可看出，可藉由施加2V的正电压而将装置修改成指示为“on”状况的状态2。此外，亦能看出当于状态1时，有机存储装置具有高阻抗和低导电性。接着，装置1300能藉由施加负电压而修改从状态2变成状态1，其中引起反向电流直到获得状态1为止。
参照图15，显示依照本发明的态样包含复数个有机存储单元的有机存储装置1500的三维视图。有机存储装置1500包含复数个第一电极1502、复数个第二电极1504、和复数个存储单元层1506。个别第一和第二电极之间为可控制的导电媒介(图中未显示)。复数个第一电极1502和复数个第二电极1504显示于实质垂直的方向，虽然亦可为其它方向。三维微电子有机存储装置能够包含极高数目的存储单元，由此改进装置密度。为了简洁的目的，于此并不显示周边电路和装置。
有机存储单元/装置可用于任何需要存储的装置。例如，有机存储装置可用于计算机、用具、工业装备、手持式装置、电讯装备、媒体装备、研发装备、运输车辆、雷达/卫星装置、以及类似装置。手持式装置，尤其是手持式电子装置，达成可移植性改进，系由于有机存储装置的体积小和重量轻。手持式装置的例子包括手机(cell phone)和其它双路通讯装置、个人数字助理(PDA)、掌上型导航器(palm pilot)、呼叫器(pager)、笔记型计算机、遥控器、记录器(视频和声频)、收音机、小型电视和网络观测器(web viewer)、摄影机、以及类似装置。
兹参照图16(a)至图16(i)，显示依照本发明之一个或多个态样形成侧壁存储单元的各种阶段。
一般而言，晶片工艺关键在于使用光刻工艺，以创造集成电路的精密特征图案。藉由特定的屏蔽来界定芯片的各层，而于各IC一般具有16至24片屏蔽层。藉由图案化(patterning)于纯石英玻璃板上的铬薄膜形成光栅(reticle)而制成屏蔽。藉由使用激光或电子束驱动工具来去除铬而将图案形成于电镀铬石英板上。在晶片上以一步接着一步的方式曝光光栅。然后将具有图案化光阻的晶片送进入氧化物蚀刻工艺以去除没有图案的氧化物。如此具有将图案转移至氧化物的效果，建立氧化物阻障层，于该阻障层可防止后续的工艺冲击到下面的硅。蚀刻可以是典型的化学湿蚀刻或使用由射频产生器所激发(excited)的气体和激发电浆状态的气体的“干”蚀刻。然后藉由使用湿和干剥除剂(stripper)剥离光阻。
于图16(a)中，最初依照嵌入工艺将具有关联障蔽层的位线610形成于衬底层612上，而使得位线图案突出硅表面。此位线突出在效果上形成了图1的底部电极104。图16(b)显示形成选择性导电层，该选择性导电层如上所述能藉由电浆加强化学气相沉积615而沉积，因此形成图16(c)的层617。层617能沉积在位线610上或衬底612上成沙丘状或多边结构。
例如欲从硫化铜(Cu2S、CuS)形成被动层薄膜，则选择性地利用氦作为载送气体，而将气体形式的硫化铜引入到导电层610的上方。于工艺中可使用金属有机气体前驱物，该先驱物藉由激励源的固定功率活化产生电浆。应用金属有机先驱物能缓和于工艺内对有高度毒性硫化氢(H2S)的需求。金属有机前驱物例如可以是螯合(chelate)Cu(II)二乙基二硫代胺基甲酸盐，或Cu(S2CN(C2H5)2)2(II)。工艺于相当低压和温度状况下能发生(例如，分别在大约0.2Pa.和大约473至573K之间)。
接着并如于图16(d)中所描绘，形成的层617经受蚀刻工艺620。于本发明之一个态样，蚀刻工艺系以水平方式实施，以便形成如图16(e)中所示部分包封位线610的选择性导电层622。如先前所述，包封的层622能够是包括被动层和有机存储层的多层结构。
而且，例如能控制蚀刻工艺，使得层610和622能有相同的高度，并能造成均匀的水平表面。换言的，蚀刻工艺620能去除包封的层622的水平部分，而使得位线突出部夹在制造于位线610的侧面的两条选择性导电材料之间。CMP工艺亦可结合蚀刻工艺而使用。
其次，藉由参照图16(f)，于结构630上，沉积(635)顶部电极层。如此于结构630上形成沙丘状或突起部(ridge)640，如图16(g)所绘示。此结构能于顶部电极层和存储单元结构之间提供复数个共享的边缘。在效果上，选择性导电层622现夹在一侧为位线突出部和另一侧为顶部电极层之间。
其次，如图16(h)和图16(i)中所示，藉由使用蚀刻工艺，将对于顶部电极层640的水平表面蚀刻掉，以便形成两条电极条642，各叠置在存储单元结构之一侧，而因此形成依照本发明的存储单元。在效果上，所获得的存储单元结构允许位线突起610(存储单元的底部电极)，联结两组的存储元件(各组包括选择性导电材料622和顶部电极层642)。换言的，现在对于依照本发明的光刻特征所制造的每个存储单元可使用二位的存储单元。
兹参照图16(j)，显示依照本发明之一个态样存储单元的部分侧视和平面图。于本发明的此范例态样可使用层间介电层(ILD)650以填满两个相邻存储单元间所需要的空间。于此层间介电层上，可形成由导电材料(例如，铝)所制成的字线。位线610和字线680的相交处即构成了特定存储单元的地址。能藉由选择和发送讯号至存储单元阵列中的适当的行和列，而将数据存储于存储单元中(例如，像是0或1)。依照本发明的另一个态样，如图17的范例流程图所示，在形成顶部电极步骤的前，于选择性导电层上施行蚀刻和CMP工艺740。依次，于稍后阶段顶部电极层受到另一次蚀刻和抛光工艺780。
兹参照图18，显示示意方块图，该方块图描绘依照本发明之一个或多个态样形成导电率促进薄膜(例如，硫化铜(Cu2S、CuS))于导电材料(例如，铜)层上，而尤其是经由利用金属有机气体前驱物的电浆增强化学气相沉积工艺(PECVD)的系统800。应了解到，形成率可反应于各因素而改变，该等因素包括(但不限于)气体组成物和/或浓度、激发电压、温度和/或压力。可利用此处所说明的形成，作为半导体工艺之一部分，其中于晶片上产生一个或多个存储单元。
系统800包括藉由具有复数个壁(wall)的遮避罩(housing)所界定的腔体(chamber)802。腔体802包括支撑，譬如可包括台(stage)804(或卡盘(chuck))操作以支持晶片806，该晶片806包括导电材料层808，硫化铜可选择地形成于其上作为产生一个或多个存储单元之一部分。定位系统810操作地连接至支撑台804，以便选择性地调动该晶片进入腔体802内所希望的位置。应了解到，依照本发明之一个或多个态样可使用任何适当的定位系统。亦应进一步了解到，导电材料可以是铜，以及任何适当的导电材料，譬如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、氧化铟锡、多晶硅、掺杂的非晶硅、金属硅化物、以及类似物质。范例合金能够使用于导电硅化物，以及类似物。可用为导电材料的范例合金包括Hastelloy
Figure C200480039780D0021134653QIETU
、Kova
Figure C200480039780D0021134653QIETU
、Invar、Monel
Figure C200480039780D0021134653QIETU
、Inconel
Figure C200480039780D0021134653QIETU
、黄铜、不锈钢、镁银合金、以及各种其它合金。
气体分配系统812操作地耦接至腔体802，用来根据例如相关于其它的因素，将形成的薄膜量(厚度)、将形成的化合物薄膜、腔体内的压力、腔体内的温度、和/或腔体的大小，以各种速率、体积、浓度等，而选择地将气体化学物供应至腔体中。藉由说明的方式，气体分配系统812包括一个或多个化学制品的气体媒介(蒸汽)之一个或多个来源。于所示例子中，气体经由导管814而送至室中，该导管814的终端是喷嘴816。虽然为了简洁的目的仅在图8中显示了一个喷嘴816，但是应了解到可具有多于一个喷嘴，或可以使用其它的气体输送机构以将气体依照本发明之一个或多个态样以不同的混合物和/或浓度供应入腔体802中。举例而言，莲蓬头型气体输送机构可用来更均匀地将化学物供应至晶片上方的腔体中，此种方式能促进更均匀的化学蒸汽沉积并遍及于晶片上。气体分配系统812将金属有机气体喷入腔体中，作用为化学气相沉积工艺中的前驱物。金属有机先驱物可为例如螯合(chelate)Cu(II)二乙基二硫代胺基甲酸盐或Cu(S2CN(C2H5)2)2(II)，该物质能减轻于工艺内对有高度毒性硫化氢(H2S)的需求。气体形式的导电率促进材料，譬如硫化铜(Cu2S、CuS)，亦供应入腔体内沉积到导电层上。气体形式氦亦能随着硫化铜供应入腔体内，以用作为载送气体。应了解到其它气体或电浆物质能喷入室中以促进沉积硫化铜沉积到导电层上。
亦设有温度系统818用来选择地调节腔体802内的温度。举例而言，系统818可以是扩散型系统(例如，水平或垂直暖气炉)可操作以扩散热至腔体802内。温度系统818可施行其本身的温度控制处理，或可施行此种控制作为与蚀刻腔体802可操作地相关联的其它传感器820的部分。藉由此例的方式，可于大约400至600K之间的相对低温施行硫化铜的电浆增强化学气相沉积。压力系统822亦包括于系统中，以选择性调节腔体内的压力。压力系统822可包括，例如一个或多个具有阀826的排气管口824，该阀826可控制地打开和/或关闭以改变协助选择性地调适腔体802内压力的程度。于大约0.05至0.5Pa之间的相对低压可类似地施行沉积硫化铜。
系统800亦能包括装载系统828可操作地连接至腔体802，用来装载和卸载晶片出入蚀刻腔体。装载系统828一般以控制速率自动装载和卸载晶片进入室内。系统进一步可包括显示器830，该显示器830以操作方式耦接至控制系统832用来显示一个或多个操作参数(例如，腔体内温度、腔体内压力、沉积的厚度、沉积材料的速率表)的表示(例如，以图形和/或文字)。
电源供应装置834包含将操作电力供应至系统800的各元件。可使用任何适用于执行本发明的适当的电源供应器(例如，电池、线路电源)。激发系统836以操作方式与腔体802相关联。系统836包括线圈840与射频(RF)激发(例如，电压)源842，其中线圈840由射频激励源842所激发，其依次电激发在室内之一种或多种气体，以促进一种或多种气体(于此例中为硫化铜)沉积至下层(譬如导电层)。详言的，藉由激发线圈所产生的射频电浆场和金属氧化前驱物激活沉积气体的导电率促进硫化铜(选择地由气体氦载送)至导电层的工艺。
系统亦能包括用于原位监视譬如像是沉积薄膜的厚度的腔体内工艺度量系统844。监视系统844能够是独立的元件，和/或亦能够分配于两个或多个协同的装置和/或流程。以同样的方式，监视系统844能够存在于一个物理或逻辑装置(例如，计算机、处理器)中，和/或分配于两个或多个物理或逻辑装置之间。度量系统844包括一个或多个非破坏测量元件，譬如可使用光学干涉、散射仪、红外线光谱(IRspectroscopy)、椭圆光度法(ellipsometry)、扫描电子显微镜、同步辐射(synchrotron)和/或x光绕射技术。度量系统包括光源846和侦测器848。应了解到虽然在所示例子中显示了一个光源846和一个光侦测器848，但是可包括超过一个的这些元件，以测量例如于晶片上各不同位置的薄膜厚度和/或成分。光源部分846提供一个或多个光束850(例如，从频率稳定激光、激光二极管、或氦氖(HeNe)气体激光所发出的光)朝向晶片806上导电层808的表面，在该导电层808上沉积有硫化铜。光束820与薄膜相互作用，而由此产生改变(例如，反射、折射、和绕射)。改变的光束852由度量系统844的侦测器部分848所接收，并具有光束的性质(例如，强度、角度、相位、极性)，该性质可相关于入射光850的性质而予检验，以判定沉积的薄膜所示之一个或多个性质(例如，厚度、化学物种类)。例如，可使用来自一个或多个光源于不同空间分离位置所导引的复数个入射光，以在工艺期间实质上同时产生该等位置的薄膜厚度相对测量。同时发生的测量转而可提供沉积均匀性的指示，并可于控制工艺时很有用，以便有效和经济地达成所希望的结果，并减少后续工艺步骤的所需和/或程度，譬如，例如在晶片上特定位置处的硫化铜选择性再沉积和/或化学机械抛光。
以上已说明了本发明之一个或多个态样。当然，不可能为了说明本发明而详细说明各元件或方法的每一个可能想到的组合，但是熟悉此项技术者将了解到本发明将可以有许多进一步的组合和变更。因此，本发明将包含所有落于所附权利要求书内的精神和范围内的此等替代、修改、和变化。此外，虽然本发明的特殊特征的几个相关实施方式仅其中一个予以揭示，但是此等特征当需要时可结合其它实施例之一个或多个其它的特征、和对于任何给定或特殊应用的优点。

Claims (11)

1.一种存储装置，包括：
依照晶片表面的光刻特征的聚合物存储器成形阵列，各聚合物存储器成形包括：
由晶片的位线所形成的第一电极；
位于该第一电极侧边的两个第二电极；以及
设置于该第一电极与每一该第二电极之间的选择性导电媒介，该第一电极可与各该第二电极操作以选择性地激活该选择性导电媒介的存储部分；
其中蚀刻晶片表面以形成具有侧壁的光刻特征，该侧壁包括形成于其上的存储单元，该聚合物存储器成形包括该形成的存储单元，并且该存储单元包括聚合物存储元件以及具有联结两个邻接聚合物存储元件的第一电极，各该聚合物存储元件包括该选择性导电媒介和该两个第二电极的其中一个的部分。
2.如权利要求1所述的存储装置，每一第二电极垂直并邻近于该第一电极的侧面而横向堆叠。
3.如权利要求1所述的存储装置，该选择性导电媒介包括被动材料和有机材料的至少其中之一。
4.如权利要求1所述的存储装置，该选择性导电媒介包括有机材料，并且，该第一电极与该第二电极操作，以便激活该有机材料的存储部分。
5.一种制造存储单元的方法，包括：
提供晶片，该晶片具有位线电极，该位线电极具有在衬底层上方的突起表面；
在该突起表面和该衬底层的上方形成选择性导电层；
在该选择性导电层的上方形成顶部电极层；以及
蚀刻该晶片的表面以形成具有侧壁的光刻特征，该侧壁包括形成于其上的存储单元，该形成的存储单元包括聚合物存储元件并且具有联结两个邻接聚合物存储元件的位线电极，各该聚合物存储元件包括该选择性导电层和该顶部电极层的部分。
6.如权利要求5所述的方法，联结两个邻接聚合物存储元件进一步包括选择性地激活该聚合物存储元件的一部分。
7.如权利要求5所述的方法，蚀刻该晶片的表面进一步包括蚀刻该顶部电极层的表面或该选择性导电层的表面。
8.如权利要求5所述的方法，蚀刻该晶片的表面进一步包括蚀刻该位线电极的表面。
9.如权利要求5所述的方法，进一步包括：
在形成该顶部电极层之前，蚀刻该选择性导电层的表面。
10.如权利要求9所述的方法，蚀刻该选择性导电层的表面进一步包括CMP工艺。
11.如权利要求5所述的方法，进一步包括：
形成阻挡层以减轻该位线电极和该顶部电极层的扩散。
CNB2004800397805A 2003-11-03 2004-09-23 高密度聚合物存储元件阵列的侧壁形成 Expired - Fee Related CN100539159C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/699,903 US7015504B2 (en) 2003-11-03 2003-11-03 Sidewall formation for high density polymer memory element array
US10/699,903 2003-11-03

Publications (2)

Publication Number Publication Date
CN1954431A CN1954431A (zh) 2007-04-25
CN100539159C true CN100539159C (zh) 2009-09-09

Family

ID=34551066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800397805A Expired - Fee Related CN100539159C (zh) 2003-11-03 2004-09-23 高密度聚合物存储元件阵列的侧壁形成

Country Status (7)

Country Link
US (1) US7015504B2 (zh)
EP (1) EP1697992A2 (zh)
JP (1) JP2007511070A (zh)
KR (1) KR101087299B1 (zh)
CN (1) CN100539159C (zh)
TW (1) TWI359495B (zh)
WO (1) WO2005045935A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215860B1 (ko) * 2004-05-21 2012-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자 및 그 소자를 사용하는 발광 장치
US7148144B1 (en) * 2004-09-13 2006-12-12 Spansion Llc Method of forming copper sulfide layer over substrate
US7269050B2 (en) * 2005-06-07 2007-09-11 Spansion Llc Method of programming a memory device
JP5052055B2 (ja) * 2005-07-01 2012-10-17 株式会社半導体エネルギー研究所 記憶装置及び半導体装置の作製方法
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
US7291563B2 (en) * 2005-08-18 2007-11-06 Micron Technology, Inc. Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
JP4919146B2 (ja) * 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
EP1784055A3 (en) 2005-10-17 2009-08-05 Semiconductor Energy Laboratory Co., Ltd. Lighting system
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
JP2008311449A (ja) * 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology シリコンによる２端子抵抗スイッチ素子及び半導体デバイス
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
US9178142B2 (en) * 2013-03-04 2015-11-03 Intermolecular, Inc. Doped electrodes used to inhibit oxygen loss in ReRAM device
CN111640864A (zh) * 2020-05-28 2020-09-08 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11504749A (ja) * 1996-02-16 1999-04-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 共役ポリマーまたはオリゴマーのライトワンスリードメニー電気的記憶素子
US6545891B1 (en) * 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
AU2002231206A1 (en) * 2000-12-21 2002-07-01 The Mclean Hospital Corporation Treatment of depression
US6501134B1 (en) * 2001-01-09 2002-12-31 Advanced Micro Devices, Inc. Ultra thin SOI devices with improved short-channel control
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
WO2003017282A1 (fr) * 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
AU2002362662A1 (en) 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
NO20015815A (no) * 2001-11-28 2003-03-10 Hans Gude Gudesen Matriseadresserbart apparat med en eller flere minneinnretninger
TWI281748B (en) * 2001-12-18 2007-05-21 Matsushita Electric Ind Co Ltd Non-volatile memory
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
JP2003248241A (ja) * 2002-02-25 2003-09-05 Fuji Photo Film Co Ltd エレクトロクロミック装置
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US6858883B2 (en) * 2003-06-03 2005-02-22 Hewlett-Packard Development Company, L.P. Partially processed tunnel junction control element
US6803267B1 (en) * 2003-07-07 2004-10-12 Advanced Micro Devices, Inc. Silicon containing material for patterning polymeric memory element

Also Published As

Publication number Publication date
KR20060109456A (ko) 2006-10-20
WO2005045935A3 (en) 2005-10-13
TWI359495B (en) 2012-03-01
KR101087299B1 (ko) 2011-11-29
EP1697992A2 (en) 2006-09-06
CN1954431A (zh) 2007-04-25
US7015504B2 (en) 2006-03-21
JP2007511070A (ja) 2007-04-26
TW200531263A (en) 2005-09-16
US20050092983A1 (en) 2005-05-05
WO2005045935A2 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
CN100539159C (zh) 高密度聚合物存储元件阵列的侧壁形成
CN100593040C (zh) 形成促进导电的化合物的系统及方法以及存储器单元
CN100470716C (zh) 用于存储单元形成的原位表面处理
US6753247B1 (en) Method(s) facilitating formation of memory cell(s) and patterned conductive
US7645632B2 (en) Self aligned memory element and wordline
US6803267B1 (en) Silicon containing material for patterning polymeric memory element
CN1864230B (zh) 用于形成聚合物存储单元的导电聚合物的自组装
US9219166B2 (en) Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
US8003436B2 (en) Stacked organic memory devices and methods of operating and fabricating
KR20060017840A (ko) 플래너 폴리머 메모리 디바이스
EP0105802A2 (en) Programmable read only memory
US6960783B2 (en) Erasing and programming an organic memory device and method of fabricating
US7777218B1 (en) Memory cell containing copolymer containing diarylacetylene portion
US6836398B1 (en) System and method of forming a passive layer by a CMP process
US7012013B1 (en) Dielectric pattern formation for organic electronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20160923