CN100593040C - 形成促进导电的化合物的系统及方法以及存储器单元 - Google Patents

形成促进导电的化合物的系统及方法以及存储器单元 Download PDF

Info

Publication number
CN100593040C
CN100593040C CN03825408A CN03825408A CN100593040C CN 100593040 C CN100593040 C CN 100593040C CN 03825408 A CN03825408 A CN 03825408A CN 03825408 A CN03825408 A CN 03825408A CN 100593040 C CN100593040 C CN 100593040C
Authority
CN
China
Prior art keywords
conductive layer
storage location
conductive
layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03825408A
Other languages
English (en)
Other versions
CN1701132A (zh
Inventor
J·V·奥格尔斯比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1701132A publication Critical patent/CN1701132A/zh
Application granted granted Critical
Publication of CN100593040C publication Critical patent/CN100593040C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种在导电层(110、402、602、808)上形成钝化层(30、106、212)的系统和方法。此形成可在有机存储器单元制备期间进行，其中钝化层(30、106、212)通常包含诸如硫化铜(Cu2S)的促进导电化合物(106、406、614、1212)。利用一个金属有机(MO)前体(408、616)通过等离子增强化学气相沉积(PECVD)(200、800、1200)将促进导电化合物(106、406、614、1212)沉积到导电层(110、402、602、808)上。前体(408、616)有助于促进导电化合物(106、406、614、1212)在不存在有毒的硫化氢(H2S)以及在相对较低的温度和压力(例如，分别为约400至600K间和0.05至0.5Pa间)下沉积。其中，可以监控沉积过程以便将促进导电化合物沉积到所要的厚度。

Description

形成促进导电的化合物的系统及方法以及存储器单元
技术领域
本发明一般涉及半导体制备，特别是一种利用金属有机(MO)前体(precursor)通过化学气相沉积(CVD)形成促进导电层(conductivityfacilitating layer)的系统和方法。
背景技术
在半导体产业，有持续地增加器件密度、生产量和产出率的趋势。为了增加器件密度，一直并将持续地努力使半导体器件尺寸按比例缩小(例如，在亚微米级)。为了达到这种密度，需要更小的特征尺寸和更精确的特征形状。这可能包括互联线的宽度和间距，接触孔的间距和直径，以及各种特征的表面几何，诸如角和边。为了增加生产量，可以减少所需工艺步骤的数目和/或减少那些工艺步骤所需的时间。为了增加产出率，即离开制备过程的成品相对于进入制备过程的产品的数目百分比，可以改进单个制备过程的制备控制和/或质量。
半导体制备是一种在晶片表面内和表面上制作半导体器件的制备过程。抛光的空白晶片进入半导体制备，出来后其表面覆盖有大量的半导体器件。半导体制备包含控制和构建器件的大量步骤和/或过程-所使用的基本过程包含分层、掺杂、热处理和布图。分层是将薄层加到晶片表面的操作。这些层膜可以是，例如，绝缘体、半导体和/或导体，并通过各种过程来生长或沉积。一般的沉积技术包含，例如，蒸发和溅射。掺杂是将特定数量的掺杂剂添加到晶片表面的过程。掺杂剂可以改变层膜的性能(例如，将半导体变成导体)。可以使用诸如热扩散和离子注入的许多技术来掺杂。热处理是加热和冷却晶片以获得特定结果的另一种基本操作。通常，在热处理操作中，并不添加或从晶片中除去其它材料，尽管污染物和蒸气可能从晶片中蒸发掉。一种常用的热处理是退火，修复通常由于掺杂操作所造成的对晶片/器件晶体结构的损害。半导体制备还使用诸如溶剂的合金化和驱入的其它热处理。
由于计算机持续地越变越强大而且新的改进的电子器件(例如，数字音频播放器、视频播放器)持续地发展，所以计算机和电子器件的数量、用途和复杂度持续地增加。另外，数字媒体(例如，数字音频、视频、图像等)的成长与应用又进一步推动了这些器件的发展。这些成长与发展极大地增加了计算机和电子器件所希望/所需要存储和保持的信息量。
通常，信息存储和保持在许多种存储器件中的一个或多个中。存储器件包含诸如硬盘驱动器、压缩光盘驱动器和相应的介质、数字视频光盘(DVD)驱动器等的长期存储介质。长期存储介质通常以较低的成本存储较大量的信息，但比其它类型的存储器件慢一些。存储器件还包含存储器单元(memory cells)，这通常但并非总是短期存储介质。短期存储器单元倾向于比长期存储介质快得多。这些短期存储器单元包含，例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、双倍数据速率存储器(DDR)、快速翻页模式动态随机存取存储器(FPMDRAM)、扩展数据输出动态随机存取存储器(EDODRAM)、同步动态随机存取存储器(SDRAM)、视频随机存取存储器(VRAM)、闪存、只读存储器(ROM)等。
存储器单元通常可细分为易失性(volatile)和非易失性(non-volatile)。易失性存储器单元通常在断电时失去其信息而且通常需要周期性地刷新以保持其信息。易失性存储器单元包含，例如，随机存取存储器(RAM)、DRAM、SRAM等。非易失性存储器单元无论断电与否均可保持其信息。非易失性存储器单元包含，但并不限于，ROM、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、可电擦除可编程只读存储器(EEPROM)、快闪EEPROM等。与非易失性存储器单元相比，易失性存储器单元通常以较低的成本提供较快的操作。
存储器单元经常包含存储器单元阵列。每个存储器单元都可存取或“读取”、“写入”和“擦除”信息。存储器单元将信息保持在“不导通(off)”或“导通(on)”状态，亦称为“0”和“1”。通常，编址存储器单元(memory cell)以取回特定数目的字节(例如，每个字节8个存储器单元)。对于易失性存储器单元而言，存储器单元必须周期性地“刷新”以保持其状态。这些存储器单元通常从完成这些各式各样功能的半导体器件制备，并且能够切换和保持这两种状态。这些器件通常用诸如晶体硅器件的无机固态技术制成。存储器单元常用的半导体器件是金属氧化物半导体场效应晶体管(MOSFET)。
便携式计算机和电子器件的多产和推广使用大大地增加了对存储器单元的需求。数字相机、数字声频播放器、个人数字助理等通常寻求使用大容量的存储器单元(例如，闪存、智能媒体(smart media)、紧凑闪存(compact flash)…)。对信息存储的不断要求与存储容量不断增长的存储器单元(例如，增加每片晶片或芯片的存储)是一致的。一片邮票大小的硅片可以，例如，含有数千万的晶体管，而每个晶体管只有几百纳米大小。然而，硅基器件正在接近其基本物理尺寸的极限。无机固态器件通常受复杂架构的阻碍，导致成本高并损失数据存储密度。基于无机半导体材料的易失性半导体存储器需要近于恒定地供应电流，这导致仅仅是为了保持所存储的信息就要产生热和高电能消耗。基于无机半导体材料的非易失性半导体存储器单元不需要这种恒定供应的电能以保持所存储的信息。然而，与典型的易失性存储器单元相比，非易失性半导体存储器单元具有较低的数据率、高能耗和高复杂度。
再者，随着无机固态器件的尺寸减小而集成度增加，对于对准偏差的灵敏度也增加，使得制备明显地变难。形成具有较小最小尺寸的特征并不表示该最小尺寸可用来制备可工作的电路。所以必须具有远小于较小最小尺寸的对准偏差，例如，最小尺寸的四分之一。因此，对于无机存储器单元，进一步减小器件尺寸和增加密度可能受到限制。再者，减小无机非易失性存储器单元的尺寸尽管符合提高性能的要求，但对同时又要保持低成本而言特别困难。
一种有前途的、较新类型的存储器单元是有机存储器单元。有机存储器单元至少是部份地基于有机材料，因此能够克服无机存储器单元的某些限制。相对于常规的无机存储器单元，有机存储器单元有助于增加器件密度同时提高器件性能。另外，有机存储器单元是非易失性的，因而无需频繁的刷新周期或恒定的电能。有机存储器单元的单元可具有相应于不同阻抗级别的两个或更多个状态。通过施加一个偏压来设置这些状态，然后这些单元就保留在各自的状态，直至施加另一个反向偏压。这些单元在有电或无电(例如，非易失性)状态下都可保持其状态，而且可以通过诸如测量注入电流或光发射而电读取或光读取。
发明内容
下面是本发明的简要概述，以提供对本发明某些方面的基本了解。本概述并非本发明的广泛全貌。本概述并非意在确定本发明的重点或关键要素或描述本发明的范围。其唯一的目的在于以简单的形式呈现本发明的一些概念，以作为之后详细描述的前奏。
本发明提供一种在制备一个或多个存储器单元的过程中在导电层上形成促进导电的化合物的系统，包括：一个气体分配系统，有选择地将气态的金属有机前体和气态的促进导电的化合物提供至沉积室中；和一个激发系统，电激发所述前体以在室中建立射频等离子体，用于激发促进导电的化合物沉积到导电层上。
本发明也提供一种在晶片的导电层上形成促进导电的化合物以制备一个或多个存储器单元的方法，包括：有选择地提供气态的金属有机前体至沉积室中；有选择地提供气态的促进导电的化合物至沉积室中；和通过激发气体前体而在室中建立射频等离子体以激发促进导电的化合物沉积到导电层上。
本发明还提供一种存储器单元，包括：一层钝化层，所述钝化层包含在硫化氢不存在的情况下利用金属有机气体前体通过等离子增强化学气相沉积形成在导电层上的促进导电的化合物。
依据本发明的一个或多个方面，公开了一种诸如在有机存储器单元制备期间进行的在导电层上形成钝化层的系统与方法。钝化层通常包含诸如硫化铜(Cu2S)的促进导电的化合物，并且利用一个金属有机(MO)前体通过等离子增强化学气相沉积(PECVD)被沉积到导电层上。前体有助于促进导电的化合物在不存在有毒的硫化氢(H2S)以及在相对较低的温度和压力(例如，分别为约473至573K和0.2Pa)下沉积。其中，可以监控沉积过程以便将促进导电的化合物沉积到所要的厚度。
为了达到前述和相关的目的，结合下述说明和附图在此描述了本发明的某些说明性方面。然而，这些方面仅表示本发明的原理可以使用的各种方式中的一小部分，而本发明意在包含所有这些方面和其等价物。当结合附图考虑时，本发明的其它优点和新颖特征将从下面本发明详细的描述中变得显而易见。
附图说明
在附图中通过例子示意了本发明。
图1是一个晶片一部份的示意性的截面图，描述在其上形成的一个存储器单元，可以依据本发明的一个或多个方面形成该存储器单元的一部分。
图2是另一个晶片一部份的示意性的截面图，描述在其上形成的一个存储器单元，可以依据本发明的一个或多个方面形成该存储器单元的一部分。
图3示意了一个诸如可以由单元组成的存储器单元阵列，可以依据本发明的一个或多个方面形成该存储器单元阵列的一部分。
图4是一个导电层(由层间介质围绕)的一部分的示意性截面图，依据本发明的一个或多个方面形成存储器单元时可以在其上沉积硫化铜。
图5是一个导电层(由层间介质围绕)的一部分的示意性截面图，依据本发明的一个或多个方面形成存储器单元时在其上通过等离子增强化学气相沉积过程(PECVD)沉积了硫化铜。
图6是另一个导电层(由层间介质围绕)的一部分的示意性截面图，依据本发明的一个或多个方面形成存储器单元时可以在其上沉积硫化铜。
图7是另一个导电层(由层间介质围绕)的一部分的示意性截面图，依据本发明的一个或多个方面形成存储器单元时在其上通过等离子增强化学气相沉积过程(PECVD)沉积了硫化铜。
图8是依据本发明的一个或多个方面制备一个或多个存储器单元时在导电层上沉积硫化铜的系统的示意性方块图。
图9是依据本发明的一个或多个方面的格栅绘制晶片的透视图。
图10示意了依据本发明的一个或多个方面的晶片格栅绘制位置处的测量图。
图11示意了一个含有相应于依据本发明的一个或多个方面的晶片各个格栅绘制位置处所进行的测量的条目的表。
图12是描述依据本发明的一个或多个方面制备一个或多个存储器单元时在导电层上沉积硫化铜的方法的流程图。
图13描述了依据本发明的一个或多个方面的本征电场对促进导电层与聚合物层间的界面的效应。
图14示意了依据本发明的一个或多个方面的示例性存储器单元的电荷载流子分布。
图15示意了另一个依据本发明的一个或多个方面的示例性存储器单元的电荷载流子分布。
图16示意了另一个依据本发明的一个或多个方面的示例性存储器单元的电荷载流子分布。
图17示意了另一个依据本发明的一个或多个方面的示例性存储器单元的电荷载流子分布。
图18示意了依据本发明的一个或多个方面的在示例性存储器单元的界面上的电荷载流子分布。
图19示意了另一个依据本发明的一个或多个方面的在示例性存储器单元的界面上的电荷载流子分布。
具体实施方式
现在参照附图来说明本发明，其中用相同的参考数字代表全文中相同的要素。在以下说明中，为了解释的目的，陈述了大量的特定细节以提供对本发明的彻底理解。然而，对本领域的技术人员而言显而易见的是，可以用这些特定细节的较低程度来实现本发明的一个或多个方面。在其它情况下，可能将已知的结构和器件用方块图显示以助于说明本发明的一个或多个方面。
图1是一个存储器单元100(例如有机存储器单元)的截面图，其一部份可以依据本发明的一个或多个方面而形成。存储器单元100可形成在晶片上，通常在诸如硅的基片102上。存储器单元100包含一个下电极104、一个促进导电化合物(例如一个钝化层106)、一个有机层108(例如一个聚合物层)和一个上电极110。存储器单元100能够保持两种或更多种状态，不像常规的无机存储器仅可保持两种状态。因此，存储器单元100的一个单元可容纳一位或多位信息。再者，存储器单元100是非易失性存储器单元，因此不需要恒定的或接近恒定的电能供应。
通过在基片102上沉积第一导电材料而形成下电极104。可在沉积导电材料之前先在基片中形成沟槽和/或通孔，接着将第一导电材料选择性沉积到沟槽中。第一导电材料由导电材料组成，诸如铜、铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、铟-锡氧化物、多晶硅、掺杂的非晶硅、金属硅化物等。可用于导电材料的示例性合金包含黄铜、不锈钢、镁-银合金和各种其它合金。
在下电极104上形成钝化层106。钝化层106含有至少一种能提供和接受电荷(空穴和/或电子)的促进导电化合物。通常，促进导电化合物具有至少两个相对较稳定的氧化-还原状态，允许促进导电化合物提供和接受电荷。依据本发明的一个或多个方面，钝化层106可以是利用金属有机气体前体通过等离子增强化学气相沉积(PECVD)形成在导电层上的硫化铜(Cu2S、CuS)。这个过程也被称为金属有机化学气相沉积(MOCVD)，并且减轻了否则在过程期间会存在的有毒的硫化氢(H2S)气体。钝化层106可以使用的其它促进导电化合物的例子包含下述中的一种或多种：氧化铜(CuO、Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(In3O4)、硫化银(Ag2S、AgS)和氧化铁(Fe3O4)等。
利用钝化层106将来自下电极104的电荷传送到有机层108与钝化层106间的界面。另外，钝化层106有助于将电荷载流子(例如，电子或空穴)注入到有机层108中并增加有机层中的电荷载流子浓度，导致有机层108的导电性被改变。再者，钝化层106也可在钝化层106中存储相反电荷以平衡存储器单元100的总电荷。
当形成有机层108时，钝化层106在某些情况下可以作为催化剂。与此相关，一个共轭(conjugated)有机分子的主干(backbone)可以先与钝化层106接邻形成，然后生长或组装成基本上垂直于钝化层表面。因此，共轭有机分子的主干可以在横越两个电极的方向上自对准。
有机层108形成在钝化层106之上，而形成这两层间的界面。有机层108可以通过许多合适的技术而形成。其中一种技术涉及从钝化层106生长有机层108。可以使用的另一种技术是旋涂(spin-on)技术，该技术涉及沉积材料及溶剂的混合物，然后从基片/电极中除去溶剂。另一种合适的技术是化学气相沉积(chemical vapor deposition，CVD)。化学气相沉积包含低压化学气相沉积(low pressure chemical vapordeposition，LPCVD)、等离子增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)及高密度化学气相沉积(high densitychemical vapor deposition，HDCVD)。通常不需要功能化有机分子的一个或一个以上的末端以连结该分子到电极/钝化层。在共轭有机聚合物及钝化层106之间有时可能有化学键形成。
有机层108通常由诸如有机小分子和共轭聚合物的共轭有机材料组成。如果有机层是聚合物，那么共轭有机聚合物的聚合物主干可以纵向延伸在电极104与110间(例如，通常基本上垂直于内部，面对电极104与110的表面)。共轭有机分子可以是线性的或分支的，使得其主干保持本身共轭的本性。这类共轭分子的特征在于它们具有重叠的π轨道并且可以采取两个或以上的共振结构。选择性导电介质的可控的导电性能来源于所述共轭有机材料的共轭本性。
与此相关，共轭有机材料具有提供及接受电荷(空穴和/或电子)的能力。通常，共轭有机分子具有至少两个相对稳定的氧化-还原状态。这两个相对稳定的状态允许共轭有机聚合物提供及接受电荷并且与促进导电化合物作电交互作用。
有机材料可以是环状的或非环状的。在某些情况下，诸如有机聚合物，有机材料在形成或沉积期间在电极之间自组装。共轭有机聚合物的例子包含聚乙炔(polyacetylene)(顺式或反式)、聚苯基乙炔(polyphenylacetylene)(顺式或反式)、聚二苯基乙炔(polydiphenylacetylene)、聚苯胺(polyaniline)、聚(对伸苯乙烯)(poly(p-phenylene vinylene))、聚硫基苯基(polythiophene)、聚紫质(polyporphyrins)、紫质巨环和硫醇衍生的聚紫质(porphyrinicmacrocycles，thiol derivatized polyporphyrins)、诸如聚双环戊二烯基铁和聚花青染料的聚合金属(polymetallocenes such as polyferrocenes，polyphthalocyanines)、聚伸乙烯(polyvinylenes)、聚吡咯(polystiroles)等等中的一种或一种以上。此外，有机材料的性质可以通过掺杂以适当的掺杂物而改变(例如，盐类)。
上电极110形成于有机层108和/或钝化层106之上。有赖于使用何种技术来形成有机层108，可以在形成有机层108之前形成上电极110。上电极110由导电材料组成，如镍、钴、铬、银、铜、其它合适的材料，和/或其合金。另外，还可以使用铜的合金和磷及硼的合金。
下电极104和上电极110的厚度可以据实施及要制备的存储器单元而变。然而，一些示例性的厚度范围包含大约0.01Φm或以上及大约10Φm或以下、大约0.05Φm或以上及大约5Φm或以下，和/或大约0.1Φm或以上及大约1Φm或以下。
有机层108及钝化层106一起合称为选择性导电介质或选择性导电层。该介质的导电性质(例如导电、不导电、半导电)可以通过电极104和110横跨该介质施加各种电压来可控地改变。
有机层108具有依所选择的实施方式和/或制备的存储器单元而变的适当的厚度。一些对于有机聚合物层108合适的示例性的厚度范围是大约0.001Φm或以上及大约5Φm或以下、大约0.01Φm或以上及大约2.5Φm或以下与大约0.05Φm或以上及大约1Φm或以下。同样地，钝化层106具有依实施方式和/或制备的存储器单元而变的适当的厚度。一些对于钝化层106合适的厚度的例子如下：大约2Δ或以上及大约0.1Φm或以下的厚度，大约10Δ或以上及大约0.01Φm或以下的厚度，和大约50Δ或以上及大约0.005Φm或以下的厚度
为了方便存储器单元100的操作，有机层108通常比钝化层106厚。一方面，有机层的厚度比钝化层的厚度厚大约0.1到500倍。需要了解的是依据本发明可以采用其它适当的比例。
存储器单元100，象常规的存储器单元一样，可以具有两个状态，导电(低阻抗或“开”)状态或不导电(高阻抗或“关”)状态。然而，与常规的存储器单元不同的是，有机存储器单元能够具有/维持多个状态，有别于限定于两种状态(例如关或开)的常规的存储器单元。有机存储器单元可以利用不同程度的导电性以确定其它的状态。例如，有机存储器单元可以具有低阻抗状态，诸如非常高的导电状态(非常低的阻抗状态)、高导电状态(低阻抗状态)、导电状态(中等程度的阻抗状态)和不导电状态(高阻抗状态)，因此能在一个有机存储器单元中存储多位信息，诸如二位或以上信息或四位或以上信息(例如四个状态提供二位信息、八个状态提供三位信息...)。
在典型的器件操作期间，若有机层为n型导体，根据施加到电极的电压，电子从第二电极110穿过选择性导电介质流到下电极104。相反地，若有机层108为p型导体，空穴从下电极104流动到第二电极110，或者，若有机层既是n型又是p型并且与106及110间有适当的能带匹配时，电子及空穴都在有机层内流动。如此，电流通过选择性导电介质从下电极104流至第二电极110。
切换有机存储器单元至特定的状态称为编程或写入。通过电极104及110横跨选择性导电介质施加特定的电压(例如9伏特、2伏特、1伏特...)来实现编程。所述特定的电压，亦称为临界电压(thresholdvoltage)，依据各自所需的状态而改变并且通常远大于在正常工作期间所使用的电压。因此，通常对应于各个所需的状态(例如“关”、“开”)都有一个不同的临界电压。所述临界值依许多因素而改变，包括构成有机存储器单元的材料特性，各层膜的厚度等等。
一般而言，外部激发的存在，诸如施加超过临界值(“开”状态)的电场，允许施加电压从有机存储器单元内写入、读取或擦除信息；而不存在超过临界值(“关”状态)的外部激发则避免施加电压从有机存储器单元内写入或擦除信息。
要从有机存储器单元中读取信息，通过电压源施加电压或电场(例如2伏特、1伏特、0.5伏特)。接着，测量阻抗以确定存储器单元是处在哪一个操作状态(例如高阻抗、非常低阻抗、低阻抗、中等阻抗等等)。如上所述，该阻抗对于双态器件涉及“开”(例如1)或“关”(例如0)，对于四态器件涉及“00”、“01”、“10”或“11”。需要了解的是，其它状态数目可以提供其它二进制的解释。要擦除写入至有机存储器单元的信息，可以施加反向电压或与超过临界值的写入信号的极性相反的极性。
图2是示意另一个存储器单元200(例如有机存储器单元)的截面图，可以依据本发明的一个或多个方面形成其一部分。该存储器单元是一个多单元存储器件。为了说明的目的，以双单元结构说明存储器单元200，虽然应了解的是，可以制备具有超过两个单元的存储器结构。存储器单元200包含各种介电层如层膜202和204，其中这些层膜亦称为层间介质(ILD)。这些层膜202和204可以是半导体材料，例如，和/或具有介电性质的基本上任何种类的材料。在层膜204内形成下电极206，该下电极具有减缓下电极206扩散至后续层210中的相关阻挡层208。下电极206通常为导电材料，诸如铜，但也可包含，例如，任何其它合适的导电材料，诸如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、铟-锡氧化物、多晶硅、掺杂的非晶硅、金属硅化物等。可以用于导电材料的合金的例子包含黄铜、不锈钢、镁-银合金和各种其它合金。
依据本发明的一个或多个方面，在下电极206上形成钝化层212。钝化层可以是，例如，硫化铜(Cu2S、CuS)而且可以通过等离子增强化学气相沉积(PECVD)或金属有机化学气相沉积(MOCVD)在导电的下电极206上形成，其中金属有机化学气相沉积利用金属有机气体前体并由此而减轻形成过程期间有毒硫化氢(H2S)的存在。下电极206与相关的钝化层212一起作为存储器单元200的通用激发或存取元件。
在添加钝化层212后，在层膜204上添加介电层202，并在层膜14内形成有机半导体材料214。所述有机材料可以为，例如，聚合物，包含有机聚合物，诸如聚乙炔(顺式或反式)、聚苯基乙炔(顺式或反式)、聚二苯基乙炔、聚苯胺、聚(对伸苯乙烯)、聚硫基苯基、聚紫质、紫质巨环和硫醇衍生的聚紫质、诸如聚双环戊二烯基铁和聚花青染料的聚合金属、聚伸乙烯、聚吡咯等等中的一种或一种以上。
有机半导体材料214用介电材料216部份填充。所述介电材料可包含，例如，氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4)、(SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、非晶硅、原硅酸四乙酯(TEOS)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、任何合适的旋涂玻璃(spin-on glass)、聚酰亚胺或任何其它合适的绝缘材料。如图所示，在有机半导体材料214上形成两个导电电极218和220(也可在上电极与有机材料间包含阻挡层)，由此在有机半导体材料214的垂直部份(Y+和Y-方向)形成存储器单元222和224。因此，若在电极218与电极206间施加适合的电压，则存储状态(例如，1、0、其它阻抗状态)可被存储在存储器单元222中(或自存储器单元222读取)，反之若在电极220与电极206间施加适合的电压，则存储状态可被存储在存储器单元224中(或自存储器单元224读取)。
如上所述，可在有机半导体材料214上形成多个电极以形成超过两个的存储器单元。再者，可依据集成电路(IC)存储器件制备多个这种存储器单元200(例如，1兆位、2兆位、8兆位存储单元(storage cell)等，构建为非易失性存储器IC)。此外，可提供诸如层210中226处的共字线(common-word line)来存储、擦除、读取、和写入多个依据本发明的多单元结构(例如，8/16字节/字擦除、读取、写入)。
简单地参照图1的参考数值230，上视图说明了存储器单元200的双单元结构。由结构230的顶部可见，由上述有机半导体材料214与介电材料216的组合形成了一个圆柱形(或多维)结构232。
转至图3，示意一个存储器单元阵列300，诸如可包含本文所述的存储器单元。这种阵列通常形成在硅基晶片上，且包含多个列302，称为位线，和多个栏304，称为字线。位线与字线的交点构成特定存储器单元的地址。数据可通过选择和传送信号至阵列中的适当列和栏(例如，分别通过列地址选通(CAS)306和栏地址选通(RAS)308)而存储在存储器单元中(例如，以0或1)。例如，310所指的存储器单元的状态(例如，0或1)是存储器单元阵列300的第3栏与第8列的函数。在动态随机存取存储器中，例如，存储器单元包含晶体管电容器对。为了写入至存储器单元，可将一个电荷传送至适当的列(例如，通过CAS 306)以激发列中的各个晶体管，而各个晶体管应有的状态可被传送至适当的列(例如，通过RAS 308)。为了读取单元的状态，感知放大器(sense-amplifier)可确定电容器上的电荷量。若其超过50％，则可读为1；不然则读为0。应了解的是，虽然图3所示的存储器单元阵列300包含64个存储器单元(例如，8栏×8列)，但本发明可应用于具有任何数目的存储器单元而不局限于任何特定配置、排列和/或存储器单元的数目。
转至图4，说明可用于形成存储器单元的层膜400的截面图。这种存储器单元可，例如，相应于上面参照图1所描述的存储器单元。该层包含在任一侧被亦可称为层间介质(ILD)的介电或绝缘材料404所包围的导电层402(例如，相应于图1所描绘的下电极104)。介电或绝缘材料404可，例如，以任何合适的方式(例如，通过成长、沉积、旋涂和/或溅射技术)形成，然后蚀刻以在其中形成洞孔(aperture)，接着可以用导电材料填充洞孔以形成导电层。然后可以抛光介电或绝缘材料404和导电层402(例如，通过化学机械抛光(CMP))以在层中产生所要的均匀度和高度/厚度尺寸。或者，可以首先形成导电层402，再在邻近(甚至在导电层上)形成介电或绝缘材料404，然后将介电材料和导电层抛光和/或蚀刻以得到所要尺寸的层膜400。
导电层402可包含，例如，铜以及任何其它合适的导电材料，如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、铟-锡氧化物、多晶硅、掺杂的非晶硅、金属硅化物等。可用于导电材料的合金的实例包含黄铜、不锈钢、镁-银合金和各种其它合金。导电层和周围介电材料的某些示例性厚度范围包含约0.01Φm或更大且约10Φm或更小，约0.05Φm或更大且约5Φm或更小，和/或约0.1Φm或更大且约1Φm或更小。介电或绝缘材料404可包含，例如，氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4)、(SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、非晶硅、原硅酸四乙酯(TEOS)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、任何合适的旋涂玻璃、聚酰亚胺或任何其它合适的绝缘材料。
依据本发明的一个或多个方面，可在导电层上形成诸如硫化铜(Cu2S、CuS)的促进导电材料的薄膜以作为钝化层(例如，图1中的层膜106)，并且促进导电层与后续将会形成以构成存储器单元堆叠的其它层膜间的导电性。硫化铜(Cu2S、CuS)可通过等离子增强化学气相沉积以薄膜形成在导电层上。在导电层上引入气态的促进导电化合物406(例如硫化铜)，可选择使用氦作为载体气体。在过程中使用金属有机气体前体408，通过激发系统(例如恒定的电能射频激发源410)激发该前体以产生等离子体。金属有机气体前体408减轻过程中对高度毒性的硫化氢(H2S)的需求。金属有机气体前体408可为，例如，螯合Cu(II)二乙基二硫代胺基甲酸盐(chelate Cu(II)diethyldithiocarbamate)或Cu2(S2CN(C2H5)2)2(II)。沉积可在相对较低的压力和温度条件(例如，分别为约0.2Pa和约473至573K)下进行。
图5描述了形成的促进导电化合物406的层膜，且可具有，例如，约200至600nm的厚度，约2.0至2.21的折射率，约5.7×10-2欧姆cm的电阻率，且在600与700nm之间可具有约60％透射率(transmittance)的透明性。应了解的是，本发明并不受这些参数严格的限制，因其仅为示例，而依据本发明的一个或多个方面可存在许多过程参数和层膜性质。应进一步了解的是，可进一步加工硫化铜层406以达到特定的构型，如图5所示的大致上为矩形的构型。例如，可对硫化铜层施加严格控制的蚀刻过程以达到图5所示的硫化铜层侧面412上的平面度。此外，也可进行进一步的蚀刻和/或化学机械抛光以在硫化铜层406的顶部414达到所要的均匀度。
转至图6，说明了可用于形成存储器单元的另一层膜600的截面图。这种存储器单元可，例如，对应于上面参照图2所描述的存储器单元。该层膜包含在任一侧上以介电或绝缘材料604，亦称为层间介质(ILD)(例如，对应于图2中的层膜204)，围绕的导电层602(例如，对应于图2所示的下电极206)。层膜600是非均匀的，因导电层602具有比周围的介电或绝缘材料604稍小的高度/厚度。如图4所说明的层膜，可以用任何合适的方式(例如，通过成长、沉积、旋涂和/或溅射技术)形成介电或绝缘材料604，然后蚀刻以在其内形成孔洞608，接着可用导电材料填充以形成导电层602。然而，可限制沉积至孔洞608中的导电材料的体积使得导电层602的表面610不与介电或绝缘材料604的表面612同高。或者，或此外，沉积至孔洞的导电材料的体积足够用于使导电层602高于、等于或稍低于周围的介电或绝缘材料604的高度。若导电层高于或等于介电材料的高度，则介电和导电材料两者都可被初始地抛光或蚀刻到所要的高度和均匀度，然后再蚀刻导电层以达到所要的高度。若导电层602未达到周围介电或绝缘材料604的高度，则在蚀刻导电层至所要的高度和/或匀均度前可以或不可以抛光介电材料。
应了解的是，导电层602可包含，例如，铜以及任何其它合适的导电材料，如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、铟-锡氧化物、多晶硅、掺杂的非晶硅、金属硅化物等。可用于导电材料的合金的实例包含黄铜、不锈钢、镁-银合金和各种其它合金。用于存储器单元的导电层的某些示例性厚度范围包含约0.01Φm或更大且约10Φm或更小，约0.05Φm或更大且约5Φm或更小，和/或约0.1Φm或更大且约1Φm或更小。介电或绝缘材料604可包含，例如，氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4)、(SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、非晶硅、原硅酸四乙酯(TEOS)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、任何合适的旋涂玻璃、聚酰亚胺或任何其它合适的绝缘材料。应了解的是，介电材料的厚度比导电层的厚度稍大。
依据本发明的一个或多个方面，可在导电层上形成诸如硫化铜(Cu2S、CuS)的促进导电材料的薄膜以作为钝化层(例如，图2中的层膜212)。该薄膜可形成至与周围的介电材料同样的厚度。或者，该膜可形成至超过介电材料的厚度，然后再抛光至与介电材料同高。该膜促进导电层与将于后续形成以构成存储器单元堆叠的其它层间的导电性。
可通过等离子增强化学气相沉积在导电层上形成该薄膜。为了形成硫化铜(Cu2S、CuS)的薄膜，在导电层上引入气态的促进导电化合物614(例如硫化铜)，并可选择使用氦作为载体气体。在过程中使用金属有机气体前体616，通过激发系统(例如恒定的电能射频激发源618)激发以产生等离子体。使用金属有机气体前体616减轻过程中对高度毒性的硫化氢(H2S)的需求。金属有机前体可为，例如，螫合Cu(II)二乙基二硫代胺基甲酸盐或Cu(S2CN(C2H5)2)2(II)。该过程可在相对较低的压力和温度条件(例如，分别为约0.2Pa和约473至573K间)下进行。
图7描述了形成的促进导电化合物614的层膜，可具有，例如，约200至600nm的厚度，约2.0至2.21的折射率，约5.7×10-2欧姆cm的电阻率，且在600至700nm之间可具有约60％透射率的透明性。应了解的是，这些膜的性质和加工操作参数是示例性的，仅仅是与本发明相关的许多不同的可能性中的几种，因此本发明并不受此严格的局限。
图8为依据本发明的一个或多个方面，尤其是使用金属有机气体前体通过等离子增强化学沉积法(PECVD)，在导电材料(例如，铜)层上形成促进导电(例如，硫化铜(Cu2S、CuS))薄膜的系统800的示意性方块图。应了解的是，形成速率可随多个因素而变，包含但不限于，气体组成和/或浓度，激发电压，温度和/或压力。在此描述的形成可作为在晶片上制备一个或多个存储器单元的半导体制备过程的一部份。
系统800包含由具有多个器壁的外壳所界定的室(chamber)802。室802包含一个支撑物，如可包含用于支撑晶片806的载物台804(或夹头)，该晶片包含一层导电材料808，可在其上选择性地形成硫化铜作为制备一个或多个存储器单元的一部份。定位系统810操作性地连接到支撑物804以在室802内有选择地将晶片806调到所要的位置。应了解的是，依据本发明的一个或多个方面可使用任何合适的定位系统。应进一步了解的是，导电材料可为铜以及任何其它合适的导电材料，如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物等。可用于导电材料的合金的例子包含黄铜、不锈钢、镁-银合金和各种其它合金。
气体分配系统812操作性地连接到室802，基于，例如，欲形成的膜量(厚度)、欲形成的膜的成分、室内压力、室内温度和/或室的大小而以各种速率、体积、浓度等有选择地将气态化学制品提供到室中。通过示意，气体分配系统812包含一种或多种化学制品的一个或多个气体媒介(蒸气)源。在说明的实施例中，气体通过终止于喷嘴816的导管814提供至室中。而为了简洁的目的，图8中显示了一个喷嘴816，应了解的是，依据本发明的一个或多个方面，可利用超过一个的喷嘴或其它气体输送装置以各种混合物和/或浓度将气体提供至室802中。例如，可做成莲蓬头型的气体输送装置以更均匀地将化学制品提供到室中晶片806之上，促进晶片上和晶片间的更为均匀的化学气相沉积。气体分配系统812将金属有机气体注入室中以作为化学气相沉积方法中的前体。金属有机前体可为，例如，螫合Cu(II)二乙基二硫代胺基甲酸盐或Cu(S2CN(C2H5)2)2(II)，以减轻过程中对高度毒性的硫化氢(H2S)的需求。诸如硫化铜(Cu2S、CuS)的气态的促进导电材料也可提供到室中以沉积到导电层上。气态氦也可与硫化铜一起提供到室中以作为载体气体。应了解的是，可将其它气体或等离子体注入到室中以促进将硫化铜沉积到导电层上。
还提供一个温度系统818以有选择地调节室802内的温度。例如，系统818可为能操作室802中的扩散热的扩散类型系统(例如，水平或垂直的高温炉)。温度系统818可执行其本身的温度控制过程，或该控制可以作为与室802操作性相关的其它传感器820的一部份予以执行。通过例子，硫化铜的等离子增强化学气相沉积可在约400至600K的相对较低的温度进行。系统中还包含压力系统822以有选择地调节室内压力。压力系统822可包含，例如，一个或多个通风导管824，该通风导管具有能可控地开和/或关到不同程度以便于有选择地调节室802中的压力的阀826。同样地，可在约0.05至0.5Pa的相对较低的压力进行硫化铜的沉积。
系统800也可包含操作性地连接到室802的加载系统828，用于将晶片装入到蚀刻室或自蚀刻室取出晶片。加载系统828通常以可控的速度自动将晶片装或卸至室中。该系统进一步可包含操作性地连接到控制系统832的显示器830以显示一种或多种操作参数(例如，室内温度、室内压力、沉积材料的厚度、沉积材料的速率图)的表示(例如，图形的和/或文本的)。
包含一个供电源834以给系统800的组件提供工作电能。可使用适合于实施本发明的任何合适的供电源(例如，电池、电线)。激发系统836与室802操作性地相关。激发系统836包含线圈840和射频(RF)激发(例如，电压)源842，其中线圈840由射频激发源842予以激发，随后电激发室内的一种或多种气体以促进所述一种或多种气体，此例中为硫化铜，沉积到下面的层上，如导电层上。特别地，由激发线圈所产生的射频等离子场和金属氧化物前体会激发将气态的促进导电的硫化铜(可由气态氦选择性地携带)沉积到导电层上的过程。
该系统还可包含测量系统844以原地(in-situ)监控室内的过程，例如，沉积的膜的厚度。测量系统844可为孤立组件和/或也可分布在两个或更多个协同器件和/或过程间。同样地，测量系统844可位于一个物理或逻辑器件(例如，计算机，过程)中和/或分布在两个或更多个物理或逻辑器件间。测量系统844包含一个或多个非破坏性测量组件，如可利用光学干涉、散射仪、红外光谱术、椭圆偏振术、扫描电子显微术、同步加速器和/或X光衍射技术。测量系统包含射束源846和射束探测器848。应了解的是，虽然示意的例子中显示了一个射束源846和一个射束探测器848，但可包含超过一个的这些组件以，例如，在晶片各个位置测量膜的厚度和/或组成。射束源部份846提供一种或多种射束850(例如，来自频率稳定的激光，激光二极管或氦氖(HeNe)气体激光的光)，向着在其上沉积硫化铜的晶片806的导电层808的表面。射束820与膜交互作用并由此而被改变(例如，反射、折射、衍射)。在测量系统844的射束探测器848接收到改变的射束852，可以相对于入射束850而检查其射束性质(例如，大小、角度、相位、极化)以确定沉积的膜的一种或多种性质(例如，厚度、化学种类)的指示。可使用指向不同空间分离位置的一个或多个射束源的多个入射束，例如，以在过程期间基本上同时产生在这些位置的膜厚度的相应测量值。这种同时测量可提供沉积均匀性的指示，并且可能有助于控制过程有效地、经济地达成所要的结果及减小对后续过程步骤的需求和/或程度，例如，在晶片上的特定位置有选择地再次沉积硫化铜和/或化学机械抛光。
关于光学干涉，例如，超过选定波长的光的强度是表面性能(例如，厚度、化学组成)的函数。对光谱椭圆偏振术而言，厚度基于从膜反射的光的极化状态而变，所述极化状态与反射射束852的材料的折射率功能性相关。
利用散射仪技术，例如，可通过比较指向膜表面的光的相位和/或强度(大小)与从入射光所指向的膜表面所反射的入射光所造成的复杂的反射光和/或衍射光的相位和/或强度信号而提取有关膜的厚度和/或化学组成的想要的信息。反射光和/或衍射光的强度和/或相位会基于光所指向的膜的性质(例如，厚度、化学种类)而改变。
可从复杂的反射光和/或衍射光得到完全独特的强度/相位记号。测量系统844将指示所测得的性能的信息提供给控制系统832。该信息可为原始的相位和强度信息。或者或另外，可设计测量系统844以得到膜厚度的指示，例如，基于所测得的光学性能，并依据所探测到的光学性能将指示所测得的膜厚度的信号提供给控制系统832。可测量和绘制反射光的相位和强度以帮助这种决定，例如，通过推得曲线比较(derived curve comparisons)。
为了确定膜厚度，例如，可比较所测得的信号特征与强度/相位记号的信号(记号)库(signal library)以确定所沉积的产物的性能。这种完全独特的相位/强度记号通过从不同表面所反射和/或衍射的光产生，至少部份地是由于光所指向的表面的复杂的折射率。复杂的折射率(N)可通过表面的折射率(n)与消光系数(k)而计算。复杂折射率的一种计算可用下述等式说明：
N＝n-jk  等式1
式中，j为虚数。
可由所观察到的强度/相位记号和/或通过模拟和仿真所产生的记号来构建信号(记号)库。通过示意，当曝露于已知强度、波长和相位的第一入射光时，表面上的第一特征可产生第一相位/强度记号。同样地，当曝露于已知强度、波长和相位的第一入射光时，表面上的第二特征可产生第二相位/强度记号。例如，具有第一厚度的特定类型的膜可产生第一记号而具有不同厚度的相同类型的膜可产生不同于第一记号的第二记号。所观察到的记号可与仿真和模拟的记号组合以形成信号(记号)库。可利用仿真和模拟产生与所测得的相位/强度记号相符合的记号。仿真、模拟和观察到的信号可，例如，存储在含有，例如，成千的相位/强度记号的信号(记号)库或数据存储器854中。这种数据存储器854能用包含但不限于一个或多个列表(lists)、数组、表、数据库、堆栈、堆、链接列表和数据立方(data cube)的数据结构来存储数据。因此，当散射仪探测组件接收到相位/强度信号时，该相位/强度信号可以，例如，与信号库的图案相匹配以确定该信号是否对应于一个存储的记号。可进一步利用两个最匹配记号间的内插来从记号库中的记号分辨厚度和/或组成的更为准确的指示。或者，可利用人工智能技术基于所探测到的光学性能来计算想要的参数。
应了解的是，图8所示的射束850可以位于相对于晶片表面的任何角度，只要适当定位相应的探测器以接收反射束。此外，可用超过一个的射束指向不同的位置来在所述不同位置处测量各自的厚度，以便测量均匀性或厚度。因此可以基于发射束和反射束852的光学性能(例如，n和k)来确定所沉积材料的厚度。
还可包含一个或多个其它的传感器820以监控和/或测量与室内所发生过程相关的选定方面(例如，室内温度、室内压力、室内气体的体积和/或流速)。这些传感器820可给控制系统832提供指示在那所感知到的方面的各个信号。各种其它子系统812、818、822、836可给控制系统832进一步提供指示与各个系统相关的操作条件(例如，通风阀打开的程度，特定阀被关闭的时间)的各个信号。考虑到由测量系统844、其它传感器820和子系统812、818、822、836所接收到的信号和信息，控制系统832可辨别膜的沉积过程是否按计划进行。若不是，则控制系统可通过有选择地给相关系统810、812、818、822、828、836提供适当的控制信号而调整一个或多个系统(例如，增加提供至室中的硫化铜的体积和增加所沉积层膜的厚度)，以达到调整过程的目的。
控制系统832可包含，例如，连接到存储器858的诸如微处理器或CPU的处理器856。处理器856接收来自测量系统844测量的数据与来自其它传感器820和子系统812、818、822、836的相应的其它数据。控制系统832可用任何合适的方式来控制和操作系统800内的各种组件以进行本文所描述的各种功能。处理器856可为多种处理器的任一种，基于本文所提供的说明，本领域的技术人员可轻易了解编程处理器856以执行与本发明有关的功能的方式。
包含在控制系统832内的存储器858用于存储进行如本文所述的系统的操作功能的处理器856所执行的程序代码。存储器858可包含只读存储器(ROM)和随机存取存储器(RAM)。ROM含有用于操纵控制系统800的基本硬件操作的基本输入-输出系统(BIOS)。RAM为装入操作系统和应用程序的主存储器。内存858也可作为暂时存储信息的存储媒介，例如，用来存储可用于实施本发明一个或多个方面的厚度表、化学组成表、温度表、压力表和算法。内存858也可作为数据存储器854，并可保留能比较所观察到的数据的图案以及可用于实施本发明的其它数据。对于大量的数据存储，存储器858可包含硬盘驱动器。
因此，系统800提供与室内发生的过程相关的监控方面，例如，所沉积的膜的厚度。控制系统832可执行响应于监控的反馈和/或前进的过程控制以便有效地、经济地沉积诸如硫化铜的促进导电材料。应了解的是，包含数据存储器的系统800的许多组件可，例如，位于一个物理或逻辑器件(例如，计算机，过程)中和/或可分布在两个或更多个物理或逻辑器件(例如，磁盘驱动器、磁带驱动器、存储器单元)之间。测量原地沉积的膜的厚度和原地调整过程有助于以所要的速率、所要的化学组成和/或其它所要的性能将硫化铜沉积至所要的厚度。促进导电的硫化铜膜可，例如，具有约200至600nm的厚度，约2.0至2.21的折射率，约5.7×10-2欧姆cm的电阻率和在600与700nm之间可具有约60％透射率的透明性。原地测量与反馈和/或前进控制提高了产物的产出率并改进了所得器件的性能，而且促进导电的硫化铜可在不存在有毒的硫化氢(H2S)的情况下在相对较低的压力和温度下沉积。
现在转至图9至11，以透视的方式显示了支撑晶片904的夹头902，可在晶片的导电层上有选择地形成诸如硫化铜的促进导电材料以制备一个或多个存储器单元。可如图10所示的那样将晶片904逻辑性地分配至格栅图案中以便在晶片进入制备过程时监控该晶片。格栅图案的各格栅方块(XY)相应于晶片904的特定部份，且各格栅方块可具有与该格栅方块相关的一个或多个存储器单元。可利用一种或多种无害技术，例如，光学干涉、散射仪、红外光谱术、椭圆偏振术、扫描电子显微术、同步加速器和/或X光衍射来个别地监控各部份的性能，包含但不限于沉积的硫化铜的厚度、沉积的硫化铜的浓度等。这有助于有选择地确定需要何种程度的制备调整以减小问题区域并达到所要的结果。
在图10中，示意了相应于晶片的格栅绘制位置(X1Y1…X12，Y12)的在晶片904的一部份所测得的图。这些图可为，例如，指示硫化铜是否以可接受的速率形成和/或已形成至所要的厚度的记号。由图10所描绘的值，可确定在晶片904的一个或多个位置存在不想要的条件。例如，坐标X7X6处的测量产生了远高于其它部份XY的各个测量的图。这可能意味着，例如，硫化铜在此位置累积得太快。由此，可因此调整与此相关的制备组件和/或操作参数以减轻这种状况。例如，可降低通风阀打开的程度从而可限制添加至过程中的气态硫化铜的体积和/或速率。应了解的是，虽然图10所说明的晶片904被分配成144个格栅方块部份，但晶片904可被分配成任何合适数目的部份以进行所要的监控与控制。
图11示意了可接受与不可接受的记号值的表格。可见，除了格栅方块X7X6外，所有的格栅方块均具有相应于可接受的值(VA)的测量值，而格栅方块X7X6具有不想要的值(VU)。因此，可以确定在定位于格栅方块X7X6的晶片904的部份存在不想要的条件。因此，可如本文所述的那样调整过程组件和参数以相应地调整制备过程而减缓这种条件的发生或持续。
鉴于上面已显示和描述的，参照图12的流程图将可更好地了解可依据本发明的一个或多个方面而实施的一种方法。然而，为了简要说明的目的，用一系列的功能方块来显示和说明该方法，应了解的是，本发明不受方块顺序的限制，因为依据本发明某些方块可不同于本文所显示和说明的那样以不同顺序发生和/或与其它方块同时发生。再者，依据本发明的一个或多个方面，并不需要所有所说明的方块来实施一个方法。应了解的是，可通过软件、硬件、其组合或任何其它合适的手段(例如，器件、系统、过程、组件)来实施与各个方块相关的功能。还应了解的是，方块仅用来以简化的形式说明本发明的某些方面，而这些方面可通过更少和/或更多的方块数目予以说明。
转至图12，一流程图说明依据本发明的一个或多个方面将诸如硫化铜(Cu2S、CuS)的促进导电材料沉积至晶片上的导电材料(例如，铜)层上的方法1200。此沉积可为在沉积室中使用金属有机气体前体通过等离子增强化学气相沉积(PECVD)在晶片上形成一个或多个存储器单元的过程的一部份。在1202开始后，在1204进行一般初始化。这种初始化可包含，但不限于，建立指针、分配存储器、设定变量、建立通信信道和/或示例一个或多个目标。
在步骤1206，在位于室内的晶片上产生包括一个或多个格栅方块“XY”的格栅地图。所述格栅方块可相应于晶片上形成一个或多个存储器单元的位置。然后，在步骤1208，将金属有机气体前体注入到化学气相沉积(CVD)室中。所述气体前体可包含，例如，螯合Cu(II)二乙基二硫代胺甲酸盐或Cu(S2CN(C2H5)2)2(II)。所述前体减轻化学气相沉积过程中对高度毒性的硫化氢(H2S)的需求。
在将气体前体导入室中后，射频源(例如，电压)在步骤1210激发位于室内的线圈。接着线圈再激发金属有机前体以在室内形成有助于沉积过程的等离子体。在步骤1212，将气态的诸如硫化铜的促进导电材料导入室中。气态氦也可与硫化铜一起加入室中以作为载体气体。在步骤1214，射频等离子体激发沉积过程，促进导电的硫化铜则沉积在晶片的导电层上。
在步骤1216，当等离子增强化学气相沉积过程进行时，利用一种或多种非破坏性测量技术，如可包含，光学干涉、散射仪、红外光谱术、椭圆偏振术、扫描电子显微术、同步加速器和/或X光衍射，在格栅绘制位置进行测量。例如，可于各个格栅绘制位置监控所沉积的硫化铜的厚度。在步骤1218，确定是否已在所有(或足够数目)的格栅绘制位置进行过测量。若步骤1218的确定为否，则该方法回到1216使得可进行其它的测量。在步骤1220，分析测量的结果(例如，通过比较由测量所产生的记号与所存储的记号值)。例如，可比较硫化铜厚度的测量值与可接受的值以确定过程是否按计划进行。测量值，例如，可与可接受的值相比较以确定是否，例如，促进导电材料沉积得太快、太慢、和/或在适当的位置。
在步骤1222，确定所述分析是否产生了应调整过程的指示(例如，遇到了不想要的值(VU))。若步骤1222的确定为否，意味着无需调整，则该方法进行至确定过程是否终止的步骤1226(例如，硫化铜已形成至所要的厚度、浓度、密度等)。若步骤1226的确定为否，则该方法回至步骤1216以在过程持续中进行其它的测量。若步骤1226的确定为是，意味着过程结束，则方法前进至1228而结束。若步骤1222的确定为是，意味着需要调整，则可如本文所述的那样有选择地调整与之相关的一种或多种制备组件和/或操作参数，从而相应地调整过程。例如，若硫化铜累积太快，则可利用复杂的模拟技术以确定哪一个或多个使气态的硫化铜流至室中的通风阀应关闭一段个别的时间和/或应使之继续开启，但应调至较小的程度。在步骤1224调整后，该方法进行至步骤1226以观看过程是否结束。如上所述，事件能以不同于图12所描述的顺序发生。例如，在确定是否已在所有的格栅绘制位置取得测量(如步骤1218)之前，可分析(如步骤1220)步骤1216取得的测量。
应了解的是，用于聚合物存储器单元的促进导电层(例如，CuS)起着重要的作用。它的存在显著地改善了有机层的导电性。这一特征至少部份地是下述的函数：由CuS所产生的电荷载流子、电荷耗尽层的形成、电荷载流子分布和在反转电场之后由于电荷载流子再分布导致的存储器损失。以下的讨论说明电荷载流子的浓度和行为。
在下述例子中，形成了一种导电的聚合物，并使用CuS作为促进导电材料。关于电荷载流子的产生，CuS中的铜处于其最高氧化状态Cu(II)。它具有相对较强的从所接触的聚合物中得到电子的能力，并产生下述等式：
Cu(II)S+聚合物→Cu(I)S-+聚合物+(1)
结果是由于电荷累积在CuS与聚合物间的界面上而产生一个内电场。这示意于图13中，描述了内电场对Cu(y)S与聚合物间的界面的效应。当施加外电场时，氧化的聚合物(聚合物+)为电荷载流子。聚合物的导电性由其浓度和迁移率决定。
σ＝qpμ    (2)
式中，q为载流子电荷，p为载流子浓度，μ为迁移率。
现在说到电荷耗尽层，利用应用于半导体的类似概念，势函数(potential function)可表示如下：
V(x)＝qNp(dpx-x2/2)/ε    (3)
式中，Np为电荷载流子的平均浓度，ε为聚合物的介电常数，dp为电荷耗尽宽度。Np可利用下述等式获得：
d p = [ 2 ϵ ( V b ± V ) qN p ] 1 / 2 - - - ( 4 )
式中，V为施加的外场电压。对正向电压而言，其为“-”记号。对反向电压而言，其为“+”记号。
可近似等式(3)的势函数以简化推导。
关于电荷载流子分布，类似半导体的p掺杂，在电场中通常发生两种过程。该通量可表示如下：
J = - qD dq dx + qμpE - - - ( 5 )
式中，D为电荷载流子的扩散常数，E为x处的电场。
若无电流，则载流子分布为：
p(x)＝p(0)exp([(V(0)-V(x))/Vt])    (6)
式中，p(0)为浓度，V(0)为界面处的电压，且Vt＝kT/q。
当正向电压大到使电流通量J＞0时，在对单元中的电压分布做某些假设的情况下，可以推得稳定状态流动的分析等式。整体而言，在正向电压下，电荷分布p(x)是x的增函数。当施加反向电压时，V(x)＞V0，电荷浓度是x的减函数。
最后的特征，滞留时间(retention time)，是指这样一个事实，即正向电压产生更多的电荷载流子且更多的电荷载流子累积在钝化层(CuS)的另一端(远离聚合物)。然而，一旦撤除电压，则此电荷载流子浓度将会复原，这包含两个过程：电荷载流子向CuS层扩散且电荷载流子在界面上复合。Fick定律可说明第一过程，电荷载流子向CuS层扩散。
电荷载流子复合可说明如下：
Cu(I)S-+聚合物+→Cu(II)S+聚合物    (7)
滞留时间为将电荷载流子再分布至初始状态所需的时间。有可能反应速率比扩散速率相对较快。因此，滞留时间可以基本上仅由扩散过程确定。
参照上文所讨论的等式1至9，在此考虑一个示例性的存储器单元并示意于图14至19。所述示例性的单元具有以下参数：内电压Vb＝0.02V，平衡常数Keq＝2.17×10-4，界面上的CuS与聚合物的浓度[聚合物]0＝[CuS]0＝1023/cm3，聚合物厚度d＝5×10-5cm(0.5μm)和CuS厚度dCuS＝5×10-7cm(0.005μm)。计算了六种典型的情况以说明依据本发明的一个方面的有机存储器单元的电操作。
图14描述了依据本发明的一个方面的示例性存储器单元的电荷载流子分布1402作为离CuS和有机聚合物界面的距离的函数的图1400。电荷载流子浓度7102显示为离界面距离(x)的减函数。该图1400假设外电压V＝0且电流J＝0。电荷载流子浓度1402在恒定电场的假设下利用等式6推得。然而，所显示的要点与恒定电场的假设无关。
现在转至图15，是描述依据本发明的一个方面的示例性有机存储器单元的电荷载流子分布1502的另一个图1500。对该图1500而言，参数设定如下：正向电压＝0.12V和电流通量J＝0。CuS端比另一端(有机聚合物)具有更高的电压。这驱动电荷载流子远离CuS层并导致电荷载流子浓度为x的增函数。对此情形而言，甚至在最低浓度p(0)时，它的值也不小(例如，在图15所示的情形下，其值为3.32×1019/cm3)。这说明了为何当施加正向电压时聚合物为良好的导体。另外，该图利用了具有恒定电场模型的等式6。所示范的这些要点与恒定电场的假设无关。
图16是描述依据本发明的一个方面的作为离CuS与有机聚合物界面的距离的函数的示例性存储器单元的电荷载流子分布1602的另一个图1600。该图的参数设定为反向电压＝0.28V和电流J＝0。利用反向电压，电荷载流子集中在CuS聚合物界面，而当远离界面时浓度则快速地降至较小，这说明了为何当施加高反向电压时存储器单元变成不导电的。另外，该图利用了具有恒定电场模型的等式6。所示范的这些要点与此假设无关。
现在参照图17，是描述依据本发明的一个方面的作为距离的函数的示例性存储器单元的电荷载流子分布1702的另一个图1700。对该图1700而言，参数设定如下：正向电压＝0.52V和电流通量J＞0(pJ＝1018/cm3)。当电流通量J＞0时，电荷载流子依然为x的增函数，因为正向电压驱动电荷载流子远离CuS界面。一个要点是最低浓度p(x)位于界面上。
图18描述为正向电压V的函数的示例性存储器单元在界面2102上的电荷载流子浓度的另一个图1800。对该图而言，参数设定为J＞0(PJ＝1018/cm3)并采用恒定电场模型。该模型假设单元中的电场是恒定的。因此，电压V(x)描述为线性函数。当聚合物的扩散常数小且有恒定电阻时可使用此模型。利用此模型，界面处的电荷载流子浓度为电压的函数。应注意，在正向电压足够大之后p0(V)倾向于恒定，并且电流为电荷载流子而非电荷注入所控制。如此一来，p(0)可重写如下：
Figure C0382540800301
此等式10显示极限因子p(0)为CuS层与聚合物层的厚度比的增函数。
图19是描述依据本发明的一个方面的作为正向电压的函数的示例性存储器单元在界面1902处的电荷载流子浓度的另一个图1900。对该图1900而言，p(0)为正向电压、电流J(其可或不可为＞0)和台阶势函数模型(step potential function model)的函数。此模型假设电压V(x)函数可由台阶函数说明。当聚合物的扩散常数非常大时可使用此模型。因此，单元中的电阻是微不足道的。利用此模型，界面处的电荷载流子浓度为电压的函数。应注意在图19中，在正向电压足够大之后p0(V)倾向于为零。当界面处的电荷载流子控制电流通量时，此值为电压的函数。此零极限行为归因于由反应(1)所设定的界面边界极限。基本上，由界面至另一端的快速的电荷载流子输运达到了供应极限。因此，极限p(0)也可重写如下：
Figure C0382540800311
再次，p(0)为CuS层与聚合物层的厚度比的增函数。
关于上述的讨论，重要的是应注意，当聚合物中有极限通量时所测得的通量由电荷载流子漂流所确定。在恒定电场的假设下，用于描述电荷载流子浓度的函数为p(x)。当聚合物确定极限通量时pJ＝p(0)，因为单元中的最低浓度在界面处。此条件造成恒定的p(x)。这意味着等式5中对通量的扩散贡献为零。在台阶势的假设下，使用另一函数来描述电荷载流子浓度p(x)。初始的电荷载流子浓度p(0)比其它区域具有相对小得多的值。因此，J依然由p(0)决定。应注意的另一点有关边界条件。不像半导体，它仅可应用于界面处的浓度，而非每个地方。该边界条件限制了单元中所产生的电荷载流子的总量。
前述等式(等式1至7)和图16至19描述并模拟了聚合物存储器单元的行为。可利用此模型来解释所测得的数据，并可用于CuS之外的其它材料。此外，可利用此模型来考虑如何改善滞留和反应时间并设计其它诸如晶体管的器件。再者，可利用此模型来获得不同的临界电压，所述临界电压设定导电性水平(例如，设定状态)、读取导电性水平和擦除导电性水平，从而进行写入或编程、读取和擦除的存储器单元操作。
以上所描述的是本发明的一个或多个方面。当然，为了说明本发明的目的，不可能陈述组件或方法的每一个想得到的组合，但本领域的技术人员会意识到本发明尚可能有许多更进一步的组合和排列。因此，本发明意在涵括在随附的权利要求精神及范畴之内的所有此类的变更、修正及变化。此外，虽然本发明某个特定的特征可能依据数种实现方式中的一种而被披露，这个特征可以与其它实施方式中的一个或以上的其它特征结合起来，这对于任何给定或特定的应用可能是需要的及具有优势的。再者，用于详细说明及权利要求中的术语“包含”与术语“包括”意思相同。

Claims (13)

1.一种在制备一个或多个存储器单元的过程中在导电层上形成促进导电化合物的系统，包括：
一个气体分配系统，有选择地将气态的金属有机前体和气态的促进导电化合物提供至沉积室中；和
一个激发系统，电激发所述前体以在室中建立射频等离子体，用于激发促进导电化合物沉积到导电层上。
2.如权利要求1所述的系统，其中沉积发生在0.05至0.5Pa间的压力下。
3.如权利要求2所述的系统，其中沉积发生在400至600K的温度间。
4.如权利要求1所述的系统，其中促进导电化合物包含硫化铜并且沉积至200至600nm的厚度。
5.如权利要求1所述的系统，其中促进导电化合物包含硫化铜并且具有2.0至2.21的折射率。
6.如权利要求1所述的系统，其中促进导电化合物包含硫化铜并且具有约5.7×10-2欧姆/厘米的电阻率。
7.如权利要求1所述的系统，其中金属有机气体前体包含螯合Cu(II)二乙基二硫代胺基甲酸盐与Cu(S2CN(C2H5)2)2(II)中的至少一种。
8.如权利要求1所述的系统，其中导电层包含铜、铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、其合金、铟-锡氧化物、多晶硅、掺杂的非晶硅、金属硅化物、黄铜、不锈钢与镁-银合金中的至少一种。
9.如权利要求1所述的系统，其中导电层与介电材料接邻，所述介电材料包含氧化硅、二氧化硅、氮化硅、氮氧化硅、氟化的氧化硅、多晶硅、非晶硅、原硅酸四乙酯、磷硅酸盐玻璃与硼磷硅酸盐玻璃中的至少一种。
10.一种在晶片的导电层上形成促进导电化合物以制备一个或多个存储器单元的方法，包括：
有选择地提供气态的金属有机前体至沉积室中；
有选择地提供气态的促进导电化合物至沉积室中；和
通过激发气体前体而在室中建立射频等离子体以激发促进导电化合物沉积到导电层上。
11.如权利要求10所述的方法，其中所述金属有机气体前体包含螯合Cu(II)二乙基二硫代胺基甲酸盐与Cu(S2CN(C2H5)2)2(II)中的至少一种。
12.如权利要求10所述的方法，其中所述促进导电化合物包含硫化铜，所述方法进一步包括：
沉积硫化铜以具有约2.0至2.21的折射率、约5.7×10-2欧姆/厘米的电阻率、在600至700nm间具有约60％透射率的透明性和200至600nm的厚度中的至少一种。
13.一种存储器单元，包括：
一层钝化层，所述钝化层包含在硫化氢不存在的情况下利用金属有机气体前体通过等离子增强化学气相沉积形成在导电层上的促进导电化合物。
CN03825408A 2002-11-26 2003-07-10 形成促进导电的化合物的系统及方法以及存储器单元 Expired - Fee Related CN100593040C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/305,889 US6798068B2 (en) 2002-11-26 2002-11-26 MOCVD formation of Cu2S
US10/305,889 2002-11-26

Publications (2)

Publication Number Publication Date
CN1701132A CN1701132A (zh) 2005-11-23
CN100593040C true CN100593040C (zh) 2010-03-03

Family

ID=32325553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03825408A Expired - Fee Related CN100593040C (zh) 2002-11-26 2003-07-10 形成促进导电的化合物的系统及方法以及存储器单元

Country Status (8)

Country Link
US (1) US6798068B2 (zh)
EP (1) EP1570104A1 (zh)
JP (1) JP4708793B2 (zh)
KR (1) KR101163681B1 (zh)
CN (1) CN100593040C (zh)
AU (1) AU2003261138A1 (zh)
TW (1) TWI327338B (zh)
WO (1) WO2004048637A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960783B2 (en) * 2003-05-13 2005-11-01 Advanced Micro Devices, Inc. Erasing and programming an organic memory device and method of fabricating
US6921912B2 (en) * 2003-06-03 2005-07-26 Micron Technology, Inc. Diode/superionic conductor/polymer memory structure
US6982188B1 (en) * 2003-12-03 2006-01-03 Advanced Micro Devices, Inc Post CMP precursor treatment
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
US7709958B2 (en) 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
US7199394B2 (en) * 2004-08-17 2007-04-03 Spansion Llc Polymer memory device with variable period of retention time
US7289353B2 (en) * 2004-08-17 2007-10-30 Spansion, Llc Systems and methods for adjusting programming thresholds of polymer memory cells
US20060049435A1 (en) * 2004-09-07 2006-03-09 Spansion, Llc Vertical JFET as used for selective component in a memory array
US7148144B1 (en) * 2004-09-13 2006-12-12 Spansion Llc Method of forming copper sulfide layer over substrate
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements
US7102156B1 (en) * 2004-12-23 2006-09-05 Spansion Llc Advanced Micro Devices, Inc Memory elements using organic active layer
US8098521B2 (en) * 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
US7736913B2 (en) * 2006-04-04 2010-06-15 Solopower, Inc. Composition control for photovoltaic thin film manufacturing
US20070227633A1 (en) * 2006-04-04 2007-10-04 Basol Bulent M Composition control for roll-to-roll processed photovoltaic films
WO2009051799A1 (en) * 2007-10-18 2009-04-23 Structured Materials Inc. Germanium sulfide compounds for solid electrolytic memory elements
KR20120047895A (ko) * 2009-07-10 2012-05-14 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 구리-함유 막의 침착을 위한 비스-케토이미네이트 구리 전구체
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
CN102776488B (zh) * 2011-05-10 2014-08-27 北京北方微电子基地设备工艺研究中心有限责任公司 化学气相沉积反应腔装置及具有其的化学气相沉积设备
CN104603327B (zh) 2012-11-19 2017-12-01 株式会社艾迪科 含有钼的薄膜的制造方法、薄膜形成用原料及钼酰亚胺化合物
US10252364B2 (en) 2013-07-23 2019-04-09 Senju Metal Industry Co., Ltd. Soldering apparatus and vacuum-soldering method
US9469109B2 (en) * 2014-11-03 2016-10-18 Stmicroelectronics S.R.L. Microfluid delivery device and method for manufacturing the same
US11621345B2 (en) * 2018-08-14 2023-04-04 Pawan Tyagi Systems and methods of fabricating gate electrode on trenched bottom electrode based molecular spintronics device
US10833162B2 (en) * 2018-08-14 2020-11-10 Pawan Tyagi Trenched bottom electrode and liftoff based molecular devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295882A (ja) 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
US5840897A (en) * 1990-07-06 1998-11-24 Advanced Technology Materials, Inc. Metal complex source reagents for chemical vapor deposition
JPH04354133A (ja) * 1991-05-31 1992-12-08 Sony Corp 銅配線の形成方法
SE500480C2 (sv) * 1991-08-09 1994-07-04 Ahmad Reza Shirazi Sätt vid inaskning av fasta bränslen under låg temperatur
US5350484A (en) * 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
US5393675A (en) * 1993-05-10 1995-02-28 The University Of Toledo Process for RF sputtering of cadmium telluride photovoltaic cell
JP3681870B2 (ja) * 1997-09-05 2005-08-10 松下電池工業株式会社 化合物半導体膜の製造方法および太陽電池
US6429117B1 (en) * 2000-07-19 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method to create copper traps by modifying treatment on the dielectrics surface
JP4118500B2 (ja) * 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー

Also Published As

Publication number Publication date
KR20050086845A (ko) 2005-08-30
US6798068B2 (en) 2004-09-28
JP2006507410A (ja) 2006-03-02
TWI327338B (en) 2010-07-11
CN1701132A (zh) 2005-11-23
US20040102038A1 (en) 2004-05-27
WO2004048637A1 (en) 2004-06-10
JP4708793B2 (ja) 2011-06-22
AU2003261138A1 (en) 2004-06-18
TW200416840A (en) 2004-09-01
EP1570104A1 (en) 2005-09-07
KR101163681B1 (ko) 2012-07-11

Similar Documents

Publication Publication Date Title
CN100593040C (zh) 形成促进导电的化合物的系统及方法以及存储器单元
CN100470716C (zh) 用于存储单元形成的原位表面处理
US20230085588A1 (en) Memory circuit, system and method for rapid retrieval of data sets
US9870809B2 (en) Circuits and techniques to compensate memory access signals for variations of parameters in multiple layers of memory
US9219166B2 (en) Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
CN1714462B (zh) 有机存储器件及形成存储单元的方法
Kim et al. Sodium‐Doped Titania Self‐Rectifying Memristors for Crossbar Array Neuromorphic Architectures
US7015504B2 (en) Sidewall formation for high density polymer memory element array
CN100428519C (zh) 制造记忆胞元之方法、记忆胞元及记忆胞元装置
US7105864B2 (en) Non-volatile zero field splitting resonance memory
Mikolajick et al. The future of nonvolatile memories
US7012013B1 (en) Dielectric pattern formation for organic electronic devices
Mih A novel low-temperature growth method of silicon structures and application in flash memory.
Natarajan Emerging memory technologies
Chang et al. Resistive switching characteristics and mechanisms in silicon oxide memory devices
Tu Electrical switching and memory behaviors in organic-based devices
JP4795873B2 (ja) メモリ装置
Vega Characterization of floating gate implantation dose and its effect on PMOS Electrical Erasable Cell (PEEC) memory arrays
Devasia Towards integrating chalcogenide based phase change memory with silicon microelectronics
Satija Hydrogen barriers for ferroelectric memories

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070209

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070209

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070209

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070209

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100303

Termination date: 20160710