CN1714462B - 有机存储器件及形成存储单元的方法 - Google Patents

有机存储器件及形成存储单元的方法 Download PDF

Info

Publication number
CN1714462B
CN1714462B CN038255820A CN03825582A CN1714462B CN 1714462 B CN1714462 B CN 1714462B CN 038255820 A CN038255820 A CN 038255820A CN 03825582 A CN03825582 A CN 03825582A CN 1714462 B CN1714462 B CN 1714462B
Authority
CN
China
Prior art keywords
layer
organic polymer
conductive layer
polymer layers
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN038255820A
Other languages
English (en)
Other versions
CN1714462A (zh
Inventor
P·K·张
A·M·卡图里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1714462A publication Critical patent/CN1714462A/zh
Application granted granted Critical
Publication of CN1714462B publication Critical patent/CN1714462B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Abstract

本发明涉及有机存储器件及形成存储单元的方法一种有机聚合物存储单元,其具有形成在第一导电(例如,铜)层(例如,位线)上的有机聚合物层以及电极层。此存储单元连接至第二导电层(例如,形成字线),并且更具体地是存储单元的电极层顶部连接至第二导电层。选择性地,在导电层上形成传导率促进层。以介电材料隔开存储 单元。此存储单元与形成在第一导电层内的位线以及形成在第二导电层内的字线自对准。

Description

有机存储器件及形成存储单元的方法
技术领域
本发明一般涉及有机存储器件,以及,特别是涉及形成自对准的存储元件及字线。
背景技术
计算机及电子器件的体积、使用和复杂性仍在持续增长。计算机变得功能更加强大,并且新颖及改良的电子器件仍在持续发展之中(例如,数字音频播放器、视频播放器)。此外,数字媒体(例如,数字音频、视频图像及其类似物)的成长和利用更促使这些器件的发展。此种成长和发展使计算机及电子器件需要/必需储存及维护的数据大量增加。
通常,将数据储存及维护在一种或多种类型的储存器件内。储存器件包括长期储存媒体,例如,硬盘驱动器、光盘驱动器及相关的媒体、数字视频光盘(DVD)驱动器,及其类似物。长期储存媒体通常可以较低价格储存大量的数据,但速度比其它类型储存装置为慢。储存装置也包括存储器件,其通常(但不总是)短期储存媒体。短期储存媒体的速度实质上比长期储存媒体为快。此类短期存储器件包括,例如,动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、双倍速数据传输(DDR)存储器、快速分页模式动态随机存取存储器(FPMDRAM)、延伸数据输出动态随机存取存储器(EDODRAM)、同步动态随机存取存储器(SDRAM)、视频随机存取存储器(VRAM)、闪存、只读存储器(ROM),及其类似物。
存储器件又可细分为易失性及非易失性两种类型。易失性存储器件在电源中断后通常会失去其信息,并且通常需要定期的刷新循环以维持其信息。易失性存储器件包括,例如,随机存取存储器(RAM)、DRAM、SRAM,及其类似物。非易失性存储器件不论是否维持电源仍可保存其信息。非易失性存储器件包括(但不局限于)ROM、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存EEPROM,及其类似物。易失性存储器件与非易失性存储器件相比通常具有较低成本的较快操作速率。
存储器件通常具有存储单元阵列。各存储单元内的数据可被存取或被“读”、“写”,以及“擦除”。存储单元的数据维持在“关闭(off)”或“开启(on)”的状态,也可以称为“0”或“1”。典型的存储器件可存取一特定数目的位(例如,每位8个存储单元)。对易失性存储器件而言,存储单元必需被定期“刷新”以维持其状态。此类存储器件通常以可执行其各种功能的半导体器件制成,并且能切换和维持在两种状态。用于存储器件的一般半导体器件为金属氧化物半导体场效应晶体管(MOSFET)。
手提电脑和电子器件的使用明显增加了存储器件的需求。数字相机、数字音频播放器、个人数字助理及其类似物通常寻求使用大容量的存储器件(例如,闪存、智能存储卡、小型闪存卡...)。对于增加的信息储存量的需求,必需配合具有增加的储存容量的存储器件(例如,增加每管芯或芯片内的储存量)。例如,一块邮票大小的硅芯片可含数千万的晶体管,而每个晶体管则小至数百纳米。然而,硅基器件已经接近其基本物理尺寸的限制。无机固态器件通常具有复杂结构,因此导致价格较高以及数据储存密度的损失。以无机半导体材料制成的易失性半导体存储器为了维持其储存的信息,必需持续地供应电流,从而导致过热及高的功耗。非易失性半导体器件的数据储存速率较低,并且具有相当高的功耗及复杂程度。
此外,随着无机固态器件尺寸的减小以及集成度的增加,会增加对准公差的敏感度而使其更不易制造。形成小的最小尺寸的特征并不意味着最小尺寸可用于制造工作电路。对准公差必需远小于小的最小尺寸,例如,最小尺寸的四分之一。
缩小无机固态器件产生了掺杂物的扩散长度(diffusion lengths)的问题。由于尺寸的缩小,使得硅内的掺杂扩散长度在工艺设计中产生困难。因此,进行许多调节以降低掺杂物迁移率(dopant mobility)并减少高温时间。然而,仍不了解此种调节是否可无限期地持续。
在半导体结处(在反向偏置方向)施加一电压时,可在结处周围产生耗尽区(depletion region)。耗尽区的宽度视半导体的掺杂程度而定。如果耗尽区延伸而触及另一耗尽区时,则可能发生穿孔或无法控制电流的问题。
较高的掺杂程度有助于减少避免穿孔所需的间隔。然而,若每单位距离的电压变化很大时,由于每单位距离的电压变化很大代表电场的强度很大,因而产生进一步的困难。电子移动通过如此极大梯度时,将可能加速至明显高于最小传导带能量的能阶。此种电子即为已知的热电子(hot electron),其甚至可有通过绝缘体的足够能量,而造成半导体器件的不可逆的劣质化。
缩小化与集成化使单片半导体衬底的隔离更具挑战性。特别是,在某些情况下器件侧面相互间的隔离更具困难度。另一种困难是漏电流的调整。又另一种困难是衬底内载流子的扩散;自由载流子可扩散至数十微米并中和储存的电荷。因此,使无机存储器件在进一步缩小尺寸和增加密度的要求上受到限制。此外,对于无机非易失性存储器件而言,同时达到缩小器件与增加性能是特别困难的,特别是当需维持低制造成本时。
发明内容
为了解本发明的一些方面,以下所述的摘要作为其扼要说明。此摘要并非涵盖本发明的全部内容。其目的并非为确认本发明的重要或关键要素,也并非限制本发明全部的范围。发明内容的目的仅是利用最简单的概念作为本发明的详细说明的序文。
根据本发明的一个方面,一种有机聚合物存储单元包括形成在第一导电(例如,铜)层(例如,位线)上的有机聚合物层和电极层。存储单元连接至第二导电层(例如,形成字线),并且更具体地是存储单元的电极层的顶部连接至第二导电层。第一导电层上可视需要形成传导率促进层。以介电材料隔开存储单元。存储单元与形成在第一导电层内的位线以及形成在第二导电层内的字线自对准。
有机聚合物层及传导率促进层可被统称为选择性导电媒体。此媒体的导电性质(例如,导电性、非导电性、半导电性)可在受控方式下通过施加通过媒体(例如,经由电极层和第一导电层)的各种电压加以改变。
有机聚合物层可包含有一种共轭有机材料,例如,一种小的有机分子及一种共轭聚合物。共轭有机聚合物的聚合物主干可纵向延伸于电极层和第一导电层之间(例如,通常大致上和堆栈垂直)。共轭有机分子可为直链或支链以使主干保持共轭性质。此类共轭分子的特性为具有重叠π轨道,并且可作为两个或多个共振结构。共轭有机材料的共轭性质使选择性导电媒体具有可控制的导电性质。此类共轭有机材料具有施予和接受电荷(空穴和/或电子)的能力。一般而言,共轭有机分子至少具有两个相对稳定的氧化-还原状态。此两个相对的稳定状态允许共轭有机聚合物施予和接受电荷以及与传导率促进化合物产生电相互作用。
传导率促进层也具有施予和接受电荷(空穴和/或电子)的能力,以及使选择性导电媒体具有可控制的导电性质。一般而言,传导率促进层至少具有两个相对稳定的氧化-还原状态。此两个相对的稳定状态允许传导率促进层施予和接受电荷以及与有机聚合物层产生电相互作用。可选择性地运用特定的传导率促进层,使其两种相对稳定状态可与有机聚合物层的共轭有机分子的两种相对稳定状态相配合。
传导率促进层用于促进电极层、第一导电层及第二导电层(例如,字线)之间的电荷传送。此外,传导率促进层有利于电荷载流子(例如,电子或空穴)注入到有机聚合物层,以及增加电荷载流子在聚合物层内的浓度,从而造成有机聚合物层的传导率的改变。此外,传导率促进层也可储存相反的电荷,以平衡存储单元的总电荷。
当形成有机聚合物层时,导电促进层能够在某些情况下做为催化剂。就此而论,共轭有机分子的主干可初步形成在传导率促进层旁,并且大致上垂直于传导率促进层表面生长或组合延伸。其结果为,共轭有机分子的主干可以在横过堆栈的方向上自对准。
存储单元可具有两种状态,即导电(低阻抗或“开启”)状态或非导电(高阻抗或“关闭”)状态。存储单元也可具有/维持多数种状态,而不同于仅局限于两种状态(例如,关闭或开启)的传统的存储器件。存储单元可利用各种不同程度的传导率来判别其它的状态。例如,存储单元可具有低阻抗状态,例如,极高导电状态(极低阻抗状态)、高导电状态(低阻抗状态)、导电状态(中等程度阻抗状态),以及非导电状态(高阻抗状态),因而使多位数据储存在单一存储单元内,例如,2位或更多位信息或4位或更多位数据(例如,4种状态可提供2位信息、8种状态可提供3位信息...)。
在典型器件的操作过程中,若聚合物层为n型导体(n-typeconductor)则来自电极层的电子根据字线施加到电极的电压而经过选择性导电媒体流到第一导电层(位线)。或者,若有机聚合物层为p型导体(p-type conductor)则来自电极层的空穴流到第一导电层(位线),或如果其为兼具有适当相符能带的n型和p型导体时,则电子和空穴流入聚合物层。因此,来自电极层的电流可经由选择性导电媒体而流至第一导电层。
此处利用所述的本发明特定示意性方面配合下列附图的说明可实现上述及相关的目的。然而,上述方面仅为示意性的,而本发明原理可运用各种的方法,并且本发明涵盖全部类型的方面及其等价物。从下述配合附图的详细说明中将可更清楚呈现出本发明的其它目的、优点和新颖的特性。
附图说明
图1为根据本发明的一方面说明其上形成有存储单元的晶片的部分剖面图;
图2为存储单元的阵列,由根据本发明的一方面形成的单元所构成;
图3为根据本发明的一方面说明具有传导率促进层的导电层的部分晶片剖面图;
图4为说明图3中具有形成在传导率促进层上的有机聚合物层的部分晶片剖面图;
图5为说明图4中具有形成在有机聚合物层上的电极层的部分晶片剖面图;
图6为说明图5中具有形成在电极层上的图形化光刻胶层的部分晶片剖面图;
图7为说明图6中具有形成在图形化光刻胶层内的孔隙的部分晶片剖面图;
图8为说明图7中具有蚀刻入电极层内的孔隙的部分晶片剖面图;
图9为说明图8中具有蚀刻入有机聚合物层内的孔隙的部分晶片剖面图;
图10为说明图9中具有蚀刻入传导率促进层内的孔隙的部分晶片剖面图;
图11为说明图10中具有蚀刻入第一导电层内的孔隙的部分晶片剖面图;
图12为说明图11中的另一晶片部分剖面图;
图13为说明图12中具有移除光刻胶层剩下的部分晶片剖面图;
图14为说明图12中具有移除剩余的光刻胶层的堆栈上涂布介电材料及填入孔中的部分晶片剖面图;
图15为说明图14中具有形成在介电材料和电极层上的第二导电层的部分晶片剖面图;
图16为说明图15中的另一晶片部分剖面图,具有形成在第二导电层上的图形化的光刻胶层;
图17为说明图16中具有在形成有字线的第二导电层内形成孔隙的部分晶片剖面图;
图18为说明图17中具有形成在电极层内的孔隙的部分晶片剖面图;
图19为说明图18中具有形成在有机聚合物层内的孔隙的部分晶片剖面图;
图20为说明图19中在具有移除剩余的光刻胶层的堆栈上涂布介电材料及填入孔中的部分晶片剖面图;
图21为根据本发明的一方面形成存储单元的方法的流程图;
图22为进一步说明图21的方法的流程图;
图23为进一步说明图21和22的方法的流程图;
图24为根据本发明的一个或多个方面以图表说明传导率促进层和聚合物层之间界面上的本征电场的作用;
图25为根据本发明的一个或多个方面以图表说明举例性存储单元的电荷载流子分布;
图26为根据本发明的一个或多个方面以另一图表说明举例性存储单元的电荷载流子分布;
图27为根据本发明的一个或多个方面以另一图表说明举例性存储单元的电荷载流子分布;
图28为根据本发明的一个或多个方面以另一图表说明举例性存储单元的电荷载流子分布;
图29为根据本发明的一个或多个方面以图表说明在举例性存储单元界面处的电荷载流子浓度;
图30为根据本发明的一个或多个方面以另一图表说明在举例性存储单元界面处的电荷载流子浓度。
具体实施方式
现在通过参考附图进行本发明的说明,其中以相同组件编号代表全部相同的组件。在下述说明中,为清楚解释的目的,对许多特定的细节进行详细说明以利于本发明的全盘了解。然而,对于本领域技术人员而言,本发明的一个或多个方面明显可利用较少的特定细节来执行。在其它实例中,为了便于说明本发明的一个或多个方面,在方块图中可能出现已知的构造和装置。
图1为根据本发明的一个或多个方面形成一层或多层有机聚合物存储器构造或单元156的部分晶片100的剖面图。此有机聚合物存储单元156包括形成在第一导电(例如,铜)层108(例如,位线)上的有机聚合物层116以及电极层120。存储单元156连接至第二导电层136(例如,形成字线148),更具体的是存储单元156的电极层120的顶部连接至第二导电层136。在说明的实例中,在第一导电层108上形成传导率促进层112。存储单元156被介电材料152所隔开。
有机聚合物层116和传导率促进层112可共同被称为是一种选择性导电媒体。此媒体的导电性质(例如,导电性、非导电性、半导电性)可在受控方式下通过施加通过媒体(例如,经由电极层120和第一导电层108(例如,位线))的各种电压加以改变。
有机聚合层116可包含于一种共轭有机材料,例如,一种小的有机分子及一种共轭聚合物。共轭有机聚合物的聚合物主干可纵向延伸在电极层120和第一导电层108之间(例如,通常大致上与堆栈垂直)。共轭有机分子可为直链或支链,以使主干保持其共轭性质。此类共轭分子的特性为具有重叠π轨道,并且可作为两个或多个共振结构。共轭有机材料的共轭性质使选择性导电媒体具有可控制的导电性质。此类共轭有机材料具有施予和接受电荷(空穴和/或电子)的能力。一般而言,共轭有机分子至少具有两个相对稳定的氧化-还原状态。此两个相对的稳定状态允许共轭有机聚合物施予和接受电荷以及与传导率促进化合物产生电相互作用。
传导率促进层112也具有施予和接受电荷(例如,空穴和/或电子)的能力,并且可控制选择性导电媒体的导电性质。一般而言,传导率促进层至少具有两个相对稳定的氧化-还原状态。此两个相对的稳定状态允许传导率促进层112施予和接受电荷以及与有机聚合物层116产生电相互作用。可选择性地运用特定的传导率促进层112,使其两种相对稳定状态可与有机聚合物层116的共轭有机分子的两种相对稳定状态相配合。
传导率促进层112有利于电极层120、第一导电层108和第二导电层136(例如,字线148)之间的电荷传送。此外,传导率促进层112有利于电荷载流子(例如,电子或空穴)注入到有机聚合物层116,并增加电荷载流子在聚合物层内的浓度,从而造成有机聚合物层116的传导率的改变。此外,传导率促进层112也可储存相反的电荷以平衡存储单元156的总电荷。
当形成有机聚合物层116时,导电促进层112在某些情况下可作为催化剂。就此而论,共轭有机分子的主干可初步形成在传导率促进层112附近,并且大致上垂直于传导率促进层表面生长或组合延伸。其结果为,共轭有机分子的主干可以在横向堆栈的方向自对准。
存储单元156可具有两种状态,即导电(低阻抗或“开启”)状态或非导电(高阻抗或“关闭”)状态。存储单元156也能够具有/维持多数种状态,而和不同于仅局限于两种状态(例如,关闭或开启)的传统的存储器件。存储单元156可利用各种不同程度的传导率来判别其它的状态。例如,存储单元156可具有低阻抗状态,例如,极高导电状态(极低阻抗状态)、高导电状态(低阻抗状态)、导电状态(中等程度阻抗状态),以及非导电状态(高阻抗状态),因而使多位信息储存在单一存储单元内,例如,2位或更多位信息或4位或更多位信息(例如,4种状态可提供2位信息、8种状态可提供3位信息...)。
在典型器件的操作过程中,若有机聚合物层116为n型导体,则来自电极层120的电子根据字线148施加到电极的电压而经过选择性导电媒体流到第一导电层108。或者,若有机聚合物层116为p型导体,则来自电极层120的空穴流到第一导电层108,或如果其为兼具有适当相符能带的n型和p型导体时,则电子和空穴流入有机聚合物层116。因此,来自电极层120的电流可经由选择性导电媒体流到第一导电层108。
将切换存储单元156至特定的状态称为编程或写入。通过施加特定的电压(例如,9伏特、2伏特、1伏特...)通过选择性导电媒体而完成编程。也被称之为阈值电压(threshold voltage)的特定电压可根据各别所需状态而变化,并且通常大致上高于应用在正常操作下的电压。因此,根据各别所需的状态(例如,“关闭”、“开启”...)存在各自不同的阈值电压。其阈值电压值视许多因素而有所不同,包括构成存储单元156的材料、各层的厚度的类的。
一般而言,例如施加一种超过临界值(“开启”状态)的电场的外部刺激可允许该施加的电压进行存储单元156的信息的写入、读取或擦除;反之,若无超过临界值(“关闭”状态)的外部刺激,则可避免该施加电压进行存储单元156的信息的写入或擦除。
为了从存储单元156读取信息,则施加电压或电场(例如,2伏特、1伏特、5伏特)。然后,进行阻抗电压的测量,其可决定一个或多个存储单元处于何种操作状态(例如,高阻抗、极低阻抗、低阻抗、中阻抗、以及之类的)。如上所述,阻抗是与例如双相状态器件的“开启”(例如,1)或“关闭”(例如,0),或者四相状态器件的“00”、“01”、“10”或“11”有关。应了解其它不同状态可作为其它位的解释。擦除写入存储单元内156的信息时,可施加超过临界值的负电压或与写入信号相反极性的电压。
根据本发明的一方面,存储单元156可与形成在第一导电层108内的位线132以及形成在第二导电层136内的字线148自对准。
转而参考图2,其说明存储单元的阵列200。该阵列通常形成在硅基晶片上,并且包括称为位线的多个列202以及称为字线的多个行204。位线和字线的交叉点构成一特定存储单元的地址。数据可通过选择和输送信号至阵列中适当的列和行(例如,分别经由列地址控制器(CAS)206和行地址控制器(RAS)208)而储存在存储单元内(例如,为0或1)。例如,在21O处显示的存储单元的状态(例如,0或1)为阵列200的第3行和第8列的函数。例如在动态随机存储器(DRAM)中,其存储单元包含晶体管一电容器对。为了写入存储单元内,电荷被传送至适当的列(例如,经由CAS 206)以启动列内各别的晶体管,并且可将各别电容器应有的状态传送至适当的行(例如,经由RAS208)。在读取单元的状态时,以读出放大器(sense amplifier)测定电容器的电荷程度。如果其高于50%时,读取时可被视为1;否则其被视为0。应当了解尽管图2中所示的阵列200包含64个存储单元(例如,8行x8列),但本发明可应用于任何数目的存储单元以及不局限于任何特定的构造、配置和/或任何数目的存储单元。
图3至20为说明其上形成一个或多个存储单元的部分晶片剖面图。这些图为根据本发明的一个或多个方面说明在晶片上形成一个或多个存储单元。本领域技术人员将了解和意识到,可利用各种偏离此处所述工艺的方法制造根据本发明方面的一个或多个存储单元。该偏离的方法仍属于本发明的范围内。
图3中说明的部分晶片100内具有衬底104、第一导电层108以及形成在第一导电层108上的传导率促进层112。第一导电层108可作为位线,并且可包括例如,铜以及任何其它适合的导电材料,如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、及其合金、氧化铟锡、多晶硅、掺杂非晶硅、金属硅化物,及其类似物。可用作导电材料的合金实例包括
Figure G03825582019970227D000101
Figure G03825582019970227D000102
Invar、
Figure G03825582019970227D000104
黄铜、不锈钢、镁银合金,以及其它各种的合金。第一导电层108的厚度视所制造的存储器件的实施或计划的用途而有所不同。然而,一些举例性的厚度范围包括约0.01微米或以上,以及约10微米或以下;约0.05微米或以上以及约5微米或以下;和/或约O.1微米或以上以及约1微米或以下。
传导率促进层112可包括,例如,任何一种或多种硫化铜(Cu2-xSy,CuS)、氧化铜(CuO,Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、硫化银(Ag2-xS2,AgS)、硫化银铜复合物(AgyCu2-xS2)、硫化金(Au2S,AuS)、硫酸铈(Ce(SO4)2)、过硫酸铵((NH4)2S2O8))、氧化铁(Fe3O4)、锂复合物(LixTiS2,LixTiSe2,LixNbSe3,LixNb3Se3)、氢化钯(HxPd)(其中选择x和y以产生所需的性质),及其类似物,并且通常具有施予和接受电荷(空穴和/或电子)的能力。可利用任何适合的技术形成传导率促进层112,包括例如,生长、沉积、旋涂和/或溅射技术。传导率促进层112可被涂布至任何适合的厚度。然而,必需了解第一导电层108通常比传导率促进层112要厚。在一个方面中,第一导电层108的厚度约大于传导率促进层112厚度的50至250倍。在另一方面中,第一导电层108的厚度约大于传导率促进层112厚度的100至500倍。然而应了解,可根据本发明的方面利用其它适合的比例。
图4为说明具有形成在传导率促进层112和第一导电层108上的有机聚合物层116的晶片100部分。可利用任何适合的技术在底层上施加有机聚合物层116,例如,以旋涂法来施加。在晶片的中央放置一定量聚合物材料,然后通过迅速转动晶片使其均匀地分布于晶片的表面上。应当了解此有机聚合物层116可包括,例如,任何一种或多种的聚乙炔(顺式或反式);聚苯基乙炔(顺式或反式);聚二苯基乙炔;聚苯胺;聚(对-苯基亚乙烯);聚噻吩(polythiophene);聚卟啉(polyporphyrins);卟啉巨环类(porphyrinic macrocycles),硫醇基衍生化聚卟啉;聚金属茂(polymetallocenes),例如,聚二茂铁(polyferrocenes);聚苯二甲蓝素(polyphthalocyanines);聚乙烯撑(polyvinylenes);聚吡咯(polypyrroles);聚苯乙烯(polystiroles),聚二苯基乙炔(DPA),硅,约1.5%铜(在I和II价状态),以及约28%的氧和其类似物。此外,可通过掺杂适当的掺杂物(例如,盐)来改变聚合物的性质。有机聚合物层116的适当厚度视制造存储器件的实际执行和/或用途而定,一种适当厚度的实例包括介于约300埃至5,000埃之间的范围。
图5为说明具有形成在有机聚合物层116、可选择的传导率促进层112、第一导电层108和衬底104上的电极层120的晶片100部分。电极层120可包括,例如,任何一种或多种的无定形碳、钽、氮化钽(TaN)、钛、氮化钛(TiN),并且可通过任何一种适当的制造技术来形成。一种用于形成电极层120的技术为旋涂法,其包括沉积形成电极层120的混合物材料,然后快速旋转晶片100而使材料均匀分布在晶片100上。或者,或除此之外,也可利用溅射、生长和/或沉积技术形成电极层120,其包括例如,物理气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)、高密度化学气相沉积(HDCVD)、快速热化学气相沉积(RTCVD)、金属有机化学气相沉积(MOCVD)以及脉冲式激光沉积法(PLD)。应了解此电极层120视制造存储器件的实际执行和/或用途可具有任何适当的厚度。电极层120的适合厚度包括,例如介于100埃至1,500埃之间的范围。应进一步了解,有机聚合物层116通常比电极层120要厚。在一个方面中,其有机聚合物层116的厚度约大于电极层120厚度的10至500倍。在另一方面中,其有机聚合物层116的厚度约大于电极层120厚度的25至250倍。然而应当了解,可根据本发明的方面利用其它适合的比例。
在图6中,其说明具有形成在电极层120、有机聚合物层116、传导率促进层112、第一导电层108和衬底104上的光刻胶层124的晶片100部分。此光刻胶层124可利用,例如,生长、沉积、旋涂和/或溅射在底层上使其形成适当的厚度,而作为蚀刻底层以及在显影光刻胶层124中形成的图形或开口的掩膜。通过实例的说明,可利用一种以部分第三-丁氧羰氧基(t-butoxycarbonyloxy)取代聚-对-羟苯乙烯的深紫外光化学放大光刻胶材料。光刻胶材料可从市售的许多来源购得,其包括希普励公司(Shipley)、柯达公司(Kodak)、赫司特-塞拉尼司有限公司(Hoechst-Celanese)、布鲁尔和IBM公司。该光刻胶层124可为正型或负型光刻胶材料,并且视该光刻胶材料的利用类型可随后将光刻胶材料的曝光或未曝光部分除去或显影。
在此说明的实例中,曝光光刻胶层124以便在光刻胶层124内形成一种或多种图形128。可利用例如具有相当短波长(例如,短于200纳米)的电磁辐射形成图形化的光刻胶层124。应当意识到,此光刻胶层124可选择性地曝光于辐射线;也就是,选择性地将部分光刻胶层124曝光于辐射线以使其形成图形128。
图7中说明选择性曝光的光刻胶层124显影后(例如,经由和适当显影剂的交互作用而除去光刻胶层124的曝光或未曝光部分)的晶片100部分。将光刻胶层124的部分移除,以形成开口(openings)或孔(apertures)128。显影剂的选择视光刻胶层124的特定化学组成而定。例如,可利用一种水性碱溶液除去部分光刻胶层124。或者,可利用一种或多种稀释水性酸溶液以选择性除去光刻胶层124的曝光部分,例如,氢氧化物溶液、水及有机溶剂溶液。
图8中说明继续以光刻胶层124作为蚀刻掩膜而蚀刻电极层120使其在堆栈内形成一个或多个孔128的晶片100部分。依此方法蚀刻的电极层120可形成最终存储单元的顶部电极。
在图9中,将孔128进一步蚀刻入有机聚合物层116。此有机聚合物层116可利用例如O2/N2+CO和/或O2/N2蚀刻剂成分进行干式蚀刻。
图10说明继续以光刻胶层124作为蚀刻掩膜而蚀刻传导率促进层112使其形成一个或多个孔128的晶片100部分。在图11中,将该孔128进一步蚀刻入第一导电层104而形成位线132。
大略参考图12,其说明在图10的工艺阶段中沿130-130线的晶片100的第二剖面图。图12中的位线132为一连续行。
在图13中,除去光刻胶层124的残留部分。例如,以O2等离子剖光或化学剥离液除去光刻胶层124的残留部分。
再回到显示在图11中的晶片100的方位,图14说明以介电或绝缘材料134沉积于电极层120、有机聚合物层116、传导率促进层112、第一导电层108之间以及衬底104上。介电材料134填入形成在电极层120、有机聚合物层116、传导率促进层112及第一导电层108内的孔128,并且形成与位于上面的字线(未显示)差不多的足够高度。此介电材料134可形成的高度例如约少于或等于2微米。介电材料134包括,例如,氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4),(SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、无定形硅、四乙基氧硅(TEOS)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、任何适合的旋涂玻璃、聚酰亚胺或任何其它适合的介电材料。
应当了解,该介电材料134可利用多重阶段进行涂布。例如,介电材料134可利用共形的介电物质以低沉积速率进行孔内的初步沉积。在一实例中,再以快速沉积工艺施加其它的介电材料134,例如,单晶硅和多晶硅的旋涂法、溅射法、热氧化法及氮化法,通过直接与沉积金属反应的硅化物形成法、化学气相沉积(CVD)、物理气相沉积(PVD)、低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)、高密度化学气相沉积(HDCVD)、快速热化学气相沉积(RTCVD)、金属有机化学气相沉积(MOCVD)和/或脉冲式激光沉积法(PLD)。
参考图15,在电极层120、有机聚合物层116、传导率促进层112、第一导电层108及衬底104上沉积第二导电层136。特别是第二导电层136和电极层120相连接。在一个实例中,该第二导电层136包括沉积的铝。
图16说明了形成字线(未显示)的图形化的第二导电层136。可利用光刻胶层140和如上所述的选择性蚀刻方法进行图形化。将部分的光刻胶层140除去而形成开口或孔144。该孔144可形成字线148。除了通过第二导电层136的选择性蚀刻形成字线148(图17)之外,该蚀刻可选择性地除去部分的电极层120(图18),以及有机聚合物层116(图19),而进一步隔离存储单元156。可利用如上所述的介电材料152充填其开口或孔144(图20)。因此,存储单元156可与形成在第一导电层108内的位线132以及形成在第二导电层136内的字线148自对准。
存储单元156可用于任何需要存储器的器件内。例如,该存储器件可应用于计算机、设备、工业设备、手提装置、电信设备、医疗设备、研发设备、运输车辆、雷达/卫星装置,以及其类似物。手提装置,特别是手提电子设备,由于存储器件的轻薄短小而使其能满足手提的需要。手提装置的实例包括行动电话和其它双向传输装置、个人数字助理、掌上型电子记事簿、传呼机、笔记型计算机、遥控器、记录器(影像和声音)、收音机、小型电视和网络浏览器、照相机,以及其类似物。
鉴于上述所示和说明,根据本发明的一个或多个方面参考图22、23和24的流程图可更了解其执行的方法。同时为了简化说明,此方法以一系列功能方块表示,但应了解本发明并非仅局限于该方块的顺序,而根据本发明,方块内所述的功能可依其它不同顺序和/或同时出现。此外,根据本发明的一个或多个方面,一工艺内并非必然出现全部方块中所述的功能。应了解方块的各种功能可经由软件、与其结合的硬件或任何其它适合的装置(例如,装置、系统、工艺、组件)执行与方块有关的功能。也应了解方块仅为以简化方式说明本发明特定的方面,故可利用较少和/或更多的方块说明本发明的方面。
转而参考图21、22和23,说明根据本发明的一个或多个方面制造存储单元的方法2100。方块2104中,在第一导电层上形成传导率促进层(例如,第一导电层可充当位线)。可利用任何适当的方法形成传导率促进层,其包括例如,生长、沉积、旋涂和/或溅射技术。传导率促进层视制造的存储器件的执行和用途可涂布任何适当的厚度。然而,必需了解导电层通常比传导率促进层要厚。根据本发明的一个方面,导电层的厚度约大于传导率促进层厚度的50至250倍。在本发明的另一方面中,导电层的厚度约大于传导率促进层厚度的100至500倍。然而应当了解,根据本发明的方面也能利用其它适合的比例。
传导率促进层可包括,例如,任何一种或多种硫化铜(Cu2-xSy,CuS)、氧化铜(CuO,Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(In3O4)、硫化银(Ag2-xS2,AgS)、硫化银铜复合物(AgyCu2-xS2)、硫化金(Au2S,AuS)、硫酸铈(Ce(SO4)2)、过硫酸铵((NH4)2S2O8))、氧化铁(Fe3O4)、锂复合物(LixTiS2,LixTiSe2,LixNbSe3,LixNb3Se3)、氢化钯(HxPd)(其中选择x和y以产生所需性质),并且通常具有施予和接受电荷(空穴和/或电子)的能力。导电层可包括例如,铜及任何其它适合的导电材料,例如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、及其合金、氧化铟锡、聚硅、掺杂非晶硅、金属硅化物,及其类似物。可用作导电材料的合金实例包括Hastelloy
Figure 323879DEST_PATH_G200380025582001D00021
、Kovar、Invar、Monel
Figure 20757DEST_PATH_G200380025582001D00023
、Inconel、黄铜、不锈钢、镁银合金,以及其它各种的合金。导电层一些举例性的厚度范围包括约0.01微米或以上以及约10微米或以下;约0.05微米或以上以及约5微米或以下;和/或约0.1微米或以上以及约1微米或以下。
方块2108中,在传导率促进层和第一导电层上形成有机聚合物层。可利用任何适合的技术在底层上施加有机聚合物层,例如,以旋涂法。在晶片的中央放置一定量聚合物材料,然后迅速转动晶片使其均匀地分布于晶片的表面上。应当了解,此有机聚合物层可包括,例如,任何一种或多种的聚乙炔(顺式或反式);聚苯基乙炔(顺式或反式);聚二苯基乙炔;聚苯胺;聚(对-苯基亚乙烯);聚噻吩;聚卟啉;卟啉巨环类,硫醇基衍生化聚卟啉;聚金属茂,例如,聚二茂铁;聚苯二甲蓝素;聚乙烯撑;聚吡咯;聚二苯基乙炔(DPA),硅,约1.5%铜(在I和II价状态),及约28%氧和其类似物。此外,可通过掺杂适当的掺杂物(例如,盐)来改变聚合物的性质。有机聚合物层的适当厚度视制造的存储器件的实际执行和/或用途而定,一种适当厚度的实例包括介于约300埃至5,000埃之间的范围。
方块2112中,在有机聚合物层、传导率促进层和第一导电层上形成电极层。此电极层可包括,例如,任何一种或多种的无定形碳、钽、氮化钽(TaN)、钛、氮化钛(TiN),并且可通过任何一种适当的制造技术形成。一种形成电极层的技术为旋涂法,其包括沉积形成电极层的混合物材料,然后快速旋转晶片而使材料均匀分布在晶片上。或者,或除此之外,也可利用溅射、生长和/或沉积技术形成电极层,其包括例如,物理气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)、高密度化学气相沉积(HDCVD)、快速热化学气相沉积(RTCVD)、金属有机化学气相沉积(MOCVD)以及脉冲式激光沉积法(PLD)。应了解此电极层视制造的存储器件的实际执行和/或用途可具有任何适当的厚度。电极层的适合厚度包括,例如介于100埃至1,500埃之间的范围。应进一步了解,有机聚合物层通常比电极层要厚。根据本发明的一个方面中,其有机聚合物层的厚度约大于电极层厚度的10至500倍。在本发明的另一方面中,其有机聚合物层的厚度约大于电极层的25至250倍。然而应当了解,可根据本发明的方面利用其它适合的比例。
其次在方块2116中,在电极层、有机聚合物层、传导率促进层和第一导电层上形成光刻胶层。此光刻胶层可利用,例如,生长、沉积、旋涂和/或溅射在底层上使其形成适当的厚度,而作为蚀刻底层的以及在显影光刻胶层中形成图形或开口的掩膜。通过实例的说明,可利用一种以部分第三-丁氧羰氧基取代聚-对-羟苯乙烯的深紫外光化学放大光刻胶材料。光刻胶材料可从市售的许多来源购得,其包括希普励公司、柯达公司、赫司特-塞拉尼司有限公司、布鲁尔和IBM公司。该光刻胶层可为正型或负型光刻胶材料,并且光材料的曝光或未曝光部分视该光刻胶材料的利用类型可随后被除去或显影。
在方块2120中,曝光光刻胶层以便在光刻胶层内形成一种或多种图形。可利用例如具有相当短波长(例如,短于200纳米)的电磁辐射来图形化光刻胶层。将可了解,此光刻胶层124可选择性地曝光于辐射线;也就是选择性地将部分光刻胶层曝光于辐射线以使其形成图形。
曝光光刻胶层之后,在方块2124中,将选择性曝光的光刻胶层进行显影,例如,通过与适当显影剂的交互作用而除去光刻胶层的曝光或未曝光部分。将光刻胶层的部分移除以形成开口或孔。显影剂的选择视光刻胶层的特定化学组成而定。例如,可利用一种水性碱溶液除去部分光刻胶层。或者,可利用一种或多种稀释水性酸溶液、氢氧化物溶液、水及有机溶剂溶液以选择性除去光刻胶层的曝光部分。
在方块2128中,以光刻胶层作为蚀刻掩膜继续蚀刻电极层,使其在堆栈内形成孔。在方块2132中,孔被进一步蚀刻入有机聚合物层。此有机聚合物层可利用例如O2/N2+CO和/或O2/N2蚀刻剂成分进行干法蚀刻。
在方块2136中,继续蚀刻传导率促进层。在方块2140中,蚀刻第一导电层并除去光刻胶的残留部分。
在方块2144中,在电极层、有机聚合物层、传导率促进层和第一导电层上施加介电或绝缘材料。将介电材料填入形成在电极层和有机聚合物层内的孔,并形成与其后形成的字线相当的足够高度。此介电材料可例如形成约少于或等于2微米的高度。将可了解,此介电材料可利用多重阶段进行施加。例如,介电材料可利用共形的介电物质以低沉积速率进行孔内的初步沉积。其余介电材料的施加可根据快速沉积工艺,例如,单晶硅和多晶硅的旋涂法、溅射法、热氧化法及氮化法,通过直接与沉积金属反应的硅化形成法、化学气相沉积(CVD)、物理气相沉积(PVD)、低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)、高密度化学气相沉积(HDCVD)、快速热化学气相沉积(RTCVD)、金属有机化学气相沉积(MOCVD)和/或脉冲式激光沉积法(PLD)。介电材料可包括,例如,氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4),(SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、无定形硅、四乙基氧硅(TEOS)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、任何适合的旋涂玻璃、聚酰亚胺或任何其它适合的介电材料。
在方块2148中,形成第二导电层(例如,形成字线)。在方块2152中,利用光刻胶来图形化第二导电层。在方块2156中,将光刻胶显影。在方块2160中,蚀刻第二导电层。在方块2164中,蚀刻电极层。
接着,在方块2168中,蚀刻有机聚合物层并除去光刻胶的残留部分。在方块2172中,施加介电材料。
将可了解,应用在聚合物存储单元内的传导率促进层(例如,Cu2-xSy,其中选择x和y以产生所需性质)扮演重要的角色。其明显改善有机聚合物层的传导率。此特性至少一部分归因于下述的功能:Cu2-xSy所产生的电荷载流子,电荷耗尽层的产生,电荷载流子的分布,以及在电场反向之后由于电荷载流子的重新分布而导致存储数据的丢失。下述的讨论为描述和说明电荷载流子的浓度和行为。
在下列实例中,其使用一种导电聚合物,并且利用Cu2-xSy(其中选择x和y以产生所需性质)作为传导率促进材料。对产生电荷载流子而言,Cu2-xSy内的铜处于一种非计量关系的氧化状态:1.8≤x≤2.0)。其从导电聚合物获得电子的能力相当强并产生下列的方程式:
Cu2-xSy+聚合物→Cu(I)S-+聚合物+    (1)
其结果为由于电荷积聚在Cu2-xSy与聚合物之间的界面而产生本征(intrinsic)电场。此情形显示在图24中,其以图表说明Cu2-xSy和聚合物之间界面的本征电场的作用。当施加外部场时,此氧化的聚合物(聚合物+)为电荷载流子。聚合物的传导率取决于其浓度和迁移率。
σ=q pμ    (2)
其中q为载流子的电荷,p为载流子的浓度以及μ为迁移率。
现在参考电荷耗尽层,运用如同运用至半导体的类似原理,势能函数可表示为:
V(x)=qNp(dpx-x2/2)/ε    (3)
其中Np为电荷载流子的平均浓度,ε为聚合物的介电常数,以及dp为电荷耗尽区的宽度。可运用下列方程式解出Np的值:
d p = [ 2 ϵ ( V b ± V ) q N p ] 1 / 2 - - - ( 4 )
其中V为施加的外部场电压。正向电压符号为“-”。反向电压符号为“+”。
可大约估计方程式(3)的电压函数以简化导式。
关于电荷载流子分布,如p型掺杂的半导体,电场内可发生两种典型的过程。此流量可表示为:
J = - qD dp dx + qμpE - - - ( 5 )
其中D为电荷载流子的扩散常数,以及E为x处的电场。若无电流,则载流子的分布为:
p(x)=p(0)exp([V(0)-V(x)/Vt)    (6)
其中p(0)为浓度,V(0)为各自界面的电压,以及Vt=kT/q。
当正向电压极大时,其电流流量J>0,可假设存储单元内的电压分布而演算分析方程式求得稳定状态的电流。整体而言,在正向电压下,电荷分布p(x)为x的递增函数。当施加反向电压,V(x)>V(0)时,则电荷浓度为x的递减函数。
最终特性的保持时间(retention time)是有关正向电压产生更多电荷载流子,以及较多的电荷载流子积聚在无源(Cu2-xSy)层(远离聚合物)的另一端的事实。然而,一旦消除电压之后此电荷载流子浓度将被重设,其包括两个过程:电荷载流子朝向Cu2-xSy层扩散,以及电荷载流子在界面进行重新结合。
可利用菲克定律(Fick’s law)描述此电荷载流子朝向Cu2-xSy层扩散的第一过程。可利用下式描述电荷载流子的重新结合过程:
Cu(I)S-+聚合物+→Cu(II)S+聚合物    (7)
保持时间为电荷载流子重新分布至原来状态所需的时间。有可能反应速率比扩散速率相对较快。因此,大致上可仅以扩散过程决定其保持时间。
此处所述的举例性存储单元即为根据上述方程式1至9的讨论以及图25至32的说明。此举例性存储单元的参数有本征电压Vb=0.02V,平衡常数Keq=2.17×10-4,Cu2-xSy和聚合物在界面的浓度为[聚合物]0=[Cu2-xSy]0=1083/立方厘米,聚合物厚度为d=5×10-5厘米(0.5微米),以及CuS的厚度为dCuS=5×10-7厘米(0.005微米)。计算6种典型的例子以说明根据本发明一方面的有机存储单元的电学上操作。
图25根据本发明一方面以举例性存储单元的电荷载流子分布2502的图表2500来说明其作为Cu2-xSy及有机聚合物界面的距离的函数。其电荷载流子浓度2502显示为根据界面距离(x)的递减函数。此图表2500假设外部电压V=0以及电流流量J=0。在假设恒定的电场下从方程式6演算出电荷载流子浓度2502。然而,所显示的点和假设恒定电场无关。
转而参考图26,其根据本发明的一方面以图表2600说明举例性有机存储单元的电荷载流子分布2602。此图表2600的参数设定如下:正向电压=0.12V以及电流流量J=0。Cu2-xSy端具有比另一端(有机聚合物)较高的电压。此驱使电荷载流子远离Cu2-xSy层,并使电荷载流子浓度成为x的递增函数。即使在最低的浓度p(0),其并非为此例中的最小值(例如,图26中所示例子其值为3.32×1019/立方厘米)。此可解释当施加正向电压时,为何聚合物可成为极佳的导电体的原因。同理,以恒定电场模式利用方程式6绘出图表。所显示的点和假设恒定电场无关。
图27根据本发明一方面以举例性存储单元的电荷载流子分布2702的又另一图表2700来说明其作为Cu2-xSy及有机聚合物界面的距离的函数。此图表中,其参数设定为反向电压=0.28V以及电流流量J=0。在反向电压下,其电荷载流子集中在Cu2-xSy聚合物界面,并当其远离界面时浓度迅速降低,其可解释当施加高的反向电压时为何存储单元变成无导电性的原因。同理,假设以恒定电场模式利用方程式6绘出图表。所显示的点与假设恒定的电场无关。
现在参考图28,根据本发明一方面以举例性存储单元的电荷载流子分布2802的另一图表2800来说明其作为距离的函数。在图表2800中,其参数设定如下:正向电压=0.52V以及电流流量J>0(pj=1018/立方厘米)。当电流流量J>0时,由于正向电压驱使电荷载流子远离Cu2-xSy界面,故其电荷载流子仍为x的递增函数。重要的一点是最低浓度p(x)位于界面。
图29以举例性存储单元的电荷载流子界面浓度2902的另一图表2900来说明其作为正向电压V的函数。在此图表中,参数设定为J>0(pj=1018/立方厘米)并且假设为恒定电场模式。此模式假设存储单元内的电场为恒定。因此,电压V(x)为线性函数。当聚合物的扩散常数极小并且电阻为恒定时可利用此模式。根据此模式,界面的电荷载流子浓度被按照电压的函数被推导。应注意,在正向电压足够大并且由电荷载流子而非电荷注入控制界面电流时,其p0(V)趋近于恒定。如此,p(0)可重新表示为:
此方程式10显示,p(0)极限为Cu2-xSy层和聚合物层之间厚度比的递增函数。
图30根据本发明的一方面的另一图表3000来说明举例性存储单元的电荷载流子界面浓度3002为正向电压Vin的函数。此图表3000中,p(0)为正向电压、电流J的函数,电流J可能>0或非>0,并且为一种阶梯势能函数模式。此模式假设可利用阶梯函数来说明电压V(x)函数。当聚合物的扩散常数极大时可利用此模式。因此,存储单元内的电阻极为微小。根据此模式,界面的电荷载流子浓度按照电压的函数被推导。应注意在图30中,在正向电压足够大时其p0(V)趋近于零。当界面的电荷载流子控制电流流量时,此值为电压的函数。此零限制行为(zero limit behavior)是由于反应(1)设定的界面边界限制导致的。基本上,从界面快速将电荷载流子传递至另一端时可到达一供应极限。因此,此极限p(0)也可重新表示为:
同理,p(0)为Cu2-xSy层与聚合物层之间厚度比的递增函数。
综合上述的讨论,重要应注意的是,当聚合物内存在极限流通时电荷载流子的迁移决定所测量的流量。在假设为恒定电场的情况下,由于存储单元内的最低浓度为位于界面处,故当聚合物决定极限流量时可利用p(x)。pj=p(0)作为描述电荷载流子浓度的函数。此条件导致恒定的p(x)。此意味着方程式5内扩散对流量的贡献为零。在阶梯势函数的假设下,可利用另一种函数描述电荷载流子的浓度p(x)。最初电荷载流子浓度p(0)具有实质上比其它区域相对较小的值。因此,J仍然由p(0)确定。另一点应注意的是边界条件。不像半导体那样,其仅适用于界面的浓度,而非他处。此边界条件限制存储单元内产生的电荷载流子的总数量。
上述方程式(方程式1至7)以及图27至30为聚合物存储单元的说明及其模型行为。可利用此模型解释测量数据,并且可运用于除Cu2-xSy之外的其它材料。此外,可运用此模型思考如何改善保持和响应时间,以及用于例如晶体管的其它器件的设计。再者,此模型可被应用于发展各种设定导电率水平(例如,设定状态)、读取导电率水平以及擦除导电率水平的阈值电压,由此可进行存储器件的写入或编程、读取和擦除的动作。
上述为本发明方面中的一个或多个。本发明在此虽然无法说明每一种组件或方法的可能组合,但是本领域技术人员均可了解本发明的许多其它组合及替换物。因此,上述全部的修改、改良和变化均属于本发明所附的权利要求书所涵盖的范围内。此外,虽然实例中仅描述本发明的一种特定的特征,但是事实上该特征可视需要和其它一种或多种特征相组合,并且可被运用于任何已知或特定的实例中。另外,详细说明和权利要求内所述的“包含”(includes)一词为广泛地具有类似“包括”(comprising)所涵盖的意义。

Claims (8)

1.一种有机存储器件,其包括:
作为位线的第一导电层;
在该第一导电层的至少一部分上覆盖的有机聚合物层;
覆盖该第一导电层并位于该有机聚合物层下方的能够施予和接受电荷的传导率促进层,以促进该有机聚合物层的传导率;
在该有机聚合物层上覆盖的电极层;
覆盖在该电极层上的作为字线的第二导电层;以及
至少包围该有机聚合物层和该电极层的介电材料;
其中,该传导率促进层至少包括硫化铜、氧化铜、氧化锰、二氧化钛、氧化铟、硫化银、硫化银铜复合物、硫化金、硫酸铈、过硫酸铵、氧化铁、锂复合物,以及氢化钯其中的一种。
2.如权利要求1所述的有机存储器件,该有机聚合物层具有可选择性地被编程为至少两种状态之一的阻抗。
3.如权利要求1所述的有机存储器件,该有机聚合物层为共轭有机材料。
4.如权利要求1所述的存储器件,该第一导电层至少包括铜、铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、及其合金、氧化铟锡、多晶硅、掺杂非晶硅、金属硅化物、Invar、
Figure FSB00000028399500012
黄铜、不锈钢以及镁银合金中的一种。
5.如权利要求1所述的有机存储器件,该介电材料至少包括SiO、SiO2、Si3N4、SiN、SiOxNy、SiOxFy、多晶硅、无定形硅、TEOS、PSG、以及BPSG中的一种。
6.一种用于形成存储单元的方法,包括:
在第一导电层上形成能够施予和接受电荷的传导率促进层,以促进有机聚合物层的传导率;
在该传导率促进层上施加有机聚合物层,该第一导电层作为位线;
在该有机聚合物层上施加电极层;
在该电极层上施加第二导电层;
蚀刻该第二导电层来形成字线,以及进一步蚀刻该有机聚合物层和该电极层;以及
在施加和蚀刻该第二导电层之后,施加介电材料以至少于该第二导电层、该有机聚合物层和该电极层周围进行隔离,该第二导电层的蚀刻有利于有机存储单元与该位线及该字线的自对准;
其中,该传导率促进层至少包括硫化铜、氧化铜、氧化锰、二氧化钛、氧化铟、硫化银、硫化银铜复合物、硫化金、硫酸铈、过硫酸铵、氧化铁、锂复合物,以及氢化钯其中的一种。
7.如权利要求6所述的方法,该有机聚合物层选自于包括以下物质的组中的一种或多种:聚乙炔、聚苯基乙炔、聚二苯基乙炔、聚苯胺、聚(对-苯基亚乙烯)、聚噻吩、聚卟啉、卟啉巨环类、硫醇基衍生化聚卟啉、聚金属茂、聚苯二甲蓝素、聚乙烯撑、聚吡咯、聚二苯基乙炔以及聚苯乙烯。
8.如权利要求6所述的方法,其中该电极层至少包括无定形碳、钽、TaN、钛、以及TiN中的一种。
CN038255820A 2002-12-09 2003-09-08 有机存储器件及形成存储单元的方法 Expired - Lifetime CN1714462B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/314,591 US7220985B2 (en) 2002-12-09 2002-12-09 Self aligned memory element and wordline
US10/314,591 2002-12-09
PCT/US2003/028023 WO2004053930A2 (en) 2002-12-09 2003-09-08 Self aligned memory element and wordline

Publications (2)

Publication Number Publication Date
CN1714462A CN1714462A (zh) 2005-12-28
CN1714462B true CN1714462B (zh) 2010-07-28

Family

ID=32468508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038255820A Expired - Lifetime CN1714462B (zh) 2002-12-09 2003-09-08 有机存储器件及形成存储单元的方法

Country Status (8)

Country Link
US (2) US7220985B2 (zh)
EP (1) EP1570533A2 (zh)
JP (1) JP4875847B2 (zh)
KR (1) KR101018053B1 (zh)
CN (1) CN1714462B (zh)
AU (1) AU2003295327A1 (zh)
TW (1) TWI311764B (zh)
WO (1) WO2004053930A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921912B2 (en) * 2003-06-03 2005-07-26 Micron Technology, Inc. Diode/superionic conductor/polymer memory structure
US20050006640A1 (en) * 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
US7608855B2 (en) * 2004-04-02 2009-10-27 Spansion Llc Polymer dielectrics for memory element array interconnect
WO2005096380A1 (en) * 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN100557813C (zh) 2004-10-18 2009-11-04 株式会社半导体能源研究所 半导体器件及其驱动方法
KR101258672B1 (ko) 2004-10-22 2013-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101219749B1 (ko) * 2004-10-22 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN100576557C (zh) * 2004-11-26 2009-12-30 株式会社半导体能源研究所 半导体器件及其制造方法
KR101322747B1 (ko) * 2005-03-25 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
US8288197B2 (en) * 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7361586B2 (en) * 2005-07-01 2008-04-22 Spansion Llc Preamorphization to minimize void formation
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
WO2008066091A1 (en) * 2006-11-29 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Device, and method for manufacturing the same
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US20090273015A1 (en) * 2008-04-30 2009-11-05 Atmel Corporation Non-volatile memory cell
CN102027614B (zh) 2008-05-16 2013-05-29 株式会社半导体能源研究所 发光元件、发光装置和电子设备
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
WO2015168425A1 (en) * 2014-04-30 2015-11-05 Alcoa Inc. Aluminum substrate for a thin film transistor
CN110004302A (zh) * 2019-04-04 2019-07-12 昆明理工大学 一种从硫化银铜中提取银的方法
WO2022032489A1 (en) * 2020-08-11 2022-02-17 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052209A (en) * 1975-03-07 1977-10-04 Minnesota Mining And Manufacturing Company Semiconductive and sensitized photoconductive compositions
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
US5272359A (en) * 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
KR100215840B1 (ko) * 1996-02-28 1999-08-16 구본준 반도체 메모리셀 구조 및 제조방법
KR100370416B1 (ko) * 1996-10-31 2003-04-08 삼성전기주식회사 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
KR100413805B1 (ko) * 1996-10-31 2004-06-26 삼성전자주식회사 누설전류를이용한매트릭스형다진법강유전체랜덤액세서메모리
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
EP1051762A1 (en) * 1998-02-02 2000-11-15 Uniax Corporation X-y addressable electric microswitch arrays and sensor matrices employing them
US6458474B1 (en) * 1998-03-24 2002-10-01 Fuji Photo Film Co., Ltd. Methine compound, material for organic luminescence element, organic luminescence element using the same
JP3457176B2 (ja) * 1998-04-06 2003-10-14 富士写真フイルム株式会社 新規メチン化合物、有機エレクトロルミネツセンス素子材料およびそれを使用した有機エレクトロルミネツセンス素子
US6284656B1 (en) * 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6288442B1 (en) * 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6136643A (en) * 1999-02-11 2000-10-24 Vanguard International Semiconductor Company Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
EP1344223A4 (en) 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
US6855977B2 (en) * 2001-05-07 2005-02-15 Advanced Micro Devices, Inc. Memory device with a self-assembled polymer film and method of making the same
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
US6825058B2 (en) * 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6815781B2 (en) * 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6621099B2 (en) * 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
US6605840B1 (en) * 2002-02-07 2003-08-12 Ching-Yuan Wu Scalable multi-bit flash memory cell and its memory array
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
KR100505456B1 (ko) * 2002-11-27 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 형성방법
US6686263B1 (en) * 2002-12-09 2004-02-03 Advanced Micro Devices, Inc. Selective formation of top memory electrode by electroless formation of conductive materials

Also Published As

Publication number Publication date
KR101018053B1 (ko) 2011-03-02
US7645632B2 (en) 2010-01-12
US20070224724A1 (en) 2007-09-27
TW200410263A (en) 2004-06-16
AU2003295327A1 (en) 2004-06-30
AU2003295327A8 (en) 2004-06-30
US20040108501A1 (en) 2004-06-10
WO2004053930A3 (en) 2004-08-12
CN1714462A (zh) 2005-12-28
KR20050085417A (ko) 2005-08-29
EP1570533A2 (en) 2005-09-07
TWI311764B (en) 2009-07-01
JP4875847B2 (ja) 2012-02-15
JP2006509368A (ja) 2006-03-16
US7220985B2 (en) 2007-05-22
WO2004053930A2 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
CN1714462B (zh) 有机存储器件及形成存储单元的方法
US6753247B1 (en) Method(s) facilitating formation of memory cell(s) and patterned conductive
EP1559109B1 (en) Stacked organic memory devices and methods of fabricating
Baeg et al. High‐performance top‐gated organic field‐effect transistor memory using electrets for monolithic printed flexible NAND flash memory
US6787458B1 (en) Polymer memory device formed in via opening
US6803267B1 (en) Silicon containing material for patterning polymeric memory element
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
JP5058596B2 (ja) 平面有機メモリデバイスおよびその製造方法
US20060249726A1 (en) Semiconductor devices including nano tubes and methods of operating and fabricating the same
CN100593040C (zh) 形成促进导电的化合物的系统及方法以及存储器单元
US6960783B2 (en) Erasing and programming an organic memory device and method of fabricating
US20030234397A1 (en) Semiconductor memory cell and semiconductor memory device
US20050092983A1 (en) Sidewall formation for high density polymer memory element array
US6900488B1 (en) Multi-cell organic memory element and methods of operating and fabricating
US7323418B1 (en) Etch-back process for capping a polymer memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070209

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070209

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070209

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070209

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160728

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100728