CN100524845C

CN100524845C - 叠层型光电元件及其制造方法

Info

Publication number: CN100524845C
Application number: CNB200710001858XA
Authority: CN
Inventors: 松田高一; 东川诚; 中村哲郎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-03-26
Filing date: 2004-03-26
Publication date: 2009-08-05
Anticipated expiration: 2024-03-26
Also published as: CN1992356A

Abstract

提供一种叠层型光电元件的制造方法，该叠层型光电元件在包含pn结或pin结的光电元件之间具有中间层，其特征在于，在至少一个光电元件界面上，在叠层主要成分由氧化铟组成的第一层之后，叠层主要成分由氧化锌组成的第二层，从而形成上述中间层。

Description

叠层型光电元件及其制造方法

本申请是申请号为200410031289的申请文件的分案申请。

技术领域

本发明涉及至少具有两种以上的发电功能单元的叠层型光电元件及其制造方法。

背景技术

光电元件是将入射光能量转换为电能的装置，其中的太阳能电池是将作为白色光的太阳光转换为电能的装置，是一种特征在于将宽广波长区域的光进行有效转换的光电元件。因此，为达到高转换效率必须在整个宽广的波长区域毫不浪费地吸收光。

作为其解决手段之一，公知的有将包含不同的带隙的光活性层的光电元件叠层的叠层型光电元件。此叠层型光电元件，是一种在光入射侧使用带隙相对较大的光活性层的光电元件、或是配置相对膜厚较薄的光电元件使其吸收短波长的光并在其下方使用带隙相对较小的半导体的光电元件、或是通过将膜厚厚的光电元件进行配置使透过上部的元件的长波长的光被吸收的、在宽广波长区域中高效率地吸收利用光的元件。

此处的重点是必须将适用于各个具有不同的带隙的光活性层的光电元件的波长区域的光导入各元件。其理由是可利用的入射光波长随在各个光电元件的光活性层中使用的半导体的带隙不同而不同。就是说，能量比带隙低的光子不能被半导体吸收而不能利用。另外，具有大于带隙的能量的光子是可以吸收的，但由于在电子激发时可以赋予的电子的势能对该带隙的大小有限制，不能利用带隙能量与光子能量的差。所以，在叠层型光电元件中，在光入射侧的元件上只使短波长区域的光入射，而在其下方的元件上只使长波长的光入射是重要的。

作为其解决手段之一，公知的有在上下光电元件之间设置中间层用作反射层的方法。比如，在日本专利特开昭63-77167号公报或山本宪治“薄膜多晶硅太阳能电池”，应用物理，应用物理学会，平成14年5月，第71卷，第5号，p.524～527中公开了一种在各元件间设置反射短波长光透过长波长光的导电层的方法。在日本专利特开平2-237172号公报中公开了一种调整此选择反射层的膜厚而使该反射率的峰值与光入射侧光电元件的分光灵敏度的最大波长的光符合来增加入射侧光电元件的电流值的方法。除此之外还有日本专利特开2001-308354号公报中公开了一种将选择反射层作成叠层结构，通过使其特性成为对上部光电转换层易于吸收的短波长区域提高反射率而对下部光电转换层易于吸收的长波长区域降低反射率进行透射而提高叠层型光电元件的效率的方法。这些方法中的任何一种都是将SnO₂、ZnO、ITO等介电层用作选择反射层，目的是防止本来要使入射光侧的光电元件吸收的短波长的光被下面的光电元件吸收而提高入射光侧的光电元件的转换效率。

如上所述，对中间层进行各种研究的结果，得到了一定程度良好的中间层。不过，为了进一步实现光学特性、电学特性的提高或与半导体层的整合性的提高、淀积速度的提高，现在还存在必须解决的问题。

比如，在将上述导电体反射层设置为中间层时，会发生以下的问题。

首先，在制作大面积的光电元件时，比如在如图1所示的单位元件串联叠层的元件内，比如在成膜时会形成由于灰尘或衬底表面的凹凸或异物引起的电气缺陷。此处图1中的100是叠层型光电元件，101是衬底、102是第二光电元件、103是氧化锌层、104是第一光电元件、105是由透明电极组成的导电层、106是第二光电元件中的短路电路、107是第一光电元件中的短路电路。由于面积大，所以不可避免的缺陷的形成会导致分流电阻减小、曲线因子(FF)减小而引起的特性下降。作为针对这一点的有效手段，存在有通常将光电元件浸入到电解溶液中，通过使电流流过，有选择地将电气缺陷部位外侧的导电层的一部分去掉的方法(钝化)。不过，在衬底上叠层下部的光电元件、中间层、上部的光电元件、导电层这种类型的光电元件的场合，即使是可以除去接触上部层的缺陷部位107的导电层105，但却不能除去与上部层的缺陷部位106接触的中间层103。因此，由于在下部层的缺陷中有短路电流流过，会引起下部的光电元件的电动势的降低。特别是，由于中间层作为反射层必须维持某一一定的层厚，与两侧相接的半导体层的整合性及串联电阻也必须考虑，材料的电阻率的调整也不能随意等理由，不能防止短路电流在中间层内的扩展。另外，由于在多个光电元件之间会产生和不同材料组成的中间层的结，不能避免伴随FF降低的特性降低。除此之外还有，由于在为了防止分路电阻下降而插入多层的场合，结还会增加，界面的问题会变得更大。

这样，现在为了增加光电流，即使是导入中间层作为选择反射层，结果还是存在光电元件的电动势低下的问题。

另外，可以看到，在特开2001-308354号公报中公开的结构中，纵然是可以满足光反射及透射特性，要想具有与光电元件良好的连接，在中间层形成时光电元件不受坏的影响，还是不够的。为了获得充分的特性，必须解决以下的技术问题。

就中间层和基底半导体层的连接而言，具有与基底的半导体层的良好的欧姆接触是必需的。另外，就中间层形成时对基底半导体层的损伤而言，基底的半导体层的氧化等化学变化及离子损伤等的物理改性必须少。此外，就通过中间层在横向上流过分路电流而言，必须具有适度的电阻率和膜厚，或是采取对策使其难以在横向上流动。

发明内容

本发明正是鉴于上述问题而完成的，其目的在于提供一种可以获得大电流而不致同时降低电动势的具有高转换效率的叠层型光电元件。

另外，本发明，可以在入射光的整个波长区域中高效率地收集能量并且具有开路电压(下称Voc)、曲线因子(下称FF)等的良好的高转换效率的叠层型光电元件及其制造方法。

本发明为了解决上述问题而进行了认真的研究，其构成如下述。

即，第一本发明是一种将由多个pn结或pin结组成的单元光电元件串联叠层而成的光电元件，其特征在于在上述单元光电元件间的至少一处配置氧化锌层，而该氧化锌层的电阻率在层厚方向上不同，而且在上述氧化锌层中，氧化锌的电阻率优选值是大于等于2×10⁰Ω·cm且小于等于5×10³Ω·cm。

此外，其特征在于在上述氧化锌层中，与p层相接的一侧的氧化锌的电阻率比与n层相接的一侧的氧化锌的电阻率大。

此外，其特征在于在上述氧化锌层中，氧化锌的电阻率是从与p层相接的一侧向着与n层相接的一侧连续地变小。

另外，在上述氧化锌层中，氧化锌的电阻率高的部分的优选值是大于等于5×10²Ω·cm且小于等于5×10³Ω·cm。

在本发明的上述多个单元光电元件中，至少一个单元光电元件具有pin型结，在该i型层中优选使用非晶Si:H。

另外，在本发明的上述多个单元光电元件中，至少一个单元光电元件具有pin型结，在该i型层中优选使用微晶Si。

除此之外还有，在本发明的上述多个单元光电元件中，至少一个单元光电元件具有pin型结，在该i型层中优选使用单晶或多晶Si。

另外，第二本发明是一种在包含pn结或pin结的光电元件之间具有中间层的叠层型光电元件的制造方法，其特征在于在至少一个光电元件界面上，在叠层主要成分由氧化铟组成的第一层之后，叠层主要成分由氧化锌组成的第二层而形成上述中间层。

另外，其特征在于上述第二层的膜厚形成为比上述第一层的膜厚大。

另外，其特征在于上述第一层的膜厚形成为大于等于1nm且小于等于50nm。

另外，其特征在于上述第二层的形成速度比上述第一层的形成速度快。

于是，还有，其特征在于上述第二层的形成温度的比上述第一层的形成温度低。

另外，第三本发明是一种在包含pn结或pin结的光电元件之间具有中间层的叠层型光电元件，其特征在于上述中间层是在至少一个光电元件界面上叠层主要成分由氧化铟组成的第一层之上，叠层主要成分由氧化锌组成的第二层而构成。

另外，其特征在于上述第二层的膜厚形成为比上述第一层的膜厚更厚。

另外，其特征在于上述第一层的膜厚形成为大于等于1nm且小于等于50nm范围内。

此外，其特征在于上述第二层在波长800nm时的透射率比上述第一层在波长800nm时的透射率高。

根据第一本发明，可以提供一种由于在入射光的整个宽广的波长区域毫不浪费地吸收光而得到高转换效率并且将流过有电气缺陷的部分的短路电流抑制为很低，还可以通过改善从氧化锌层到半导体层的结而实现高转换效率的叠层型光电元件及其制造方法。

另外，根据第二及第三本发明，可以提供一种可以在入射光的整个宽广的波长区域高效率地收集能量并且具有开路电压(Voc)、曲线因子(FF)等良好的高主转换效率的叠层型光电元件及其制造方法。

附图说明

图1为示意地示出现有的具备氧化锌层的光电元件的剖面结构的概略图。

图2为示出本发明的叠层型光电元件的一实施方式的一部分的电气极性的概略图。

图3为示意地示出本发明的叠层型光电元件的一实施方式的剖面结构的概略图。

图4为示意地示出本发明的叠层型光电元件的发电动作的概略图。

图5为示意地示出用来制作本发明的叠层型光电元件的半导体层的优选装置的一种形态的示图。

图6为示意地示出用来制作本发明的叠层型光电元件的氧化锌层的优选装置的一种形态的示图。

图7A、7B、7C和7D为示意地示出本发明的叠层型光电元件的制造方法的概略图。

图8为示意地示出本发明的叠层型光电元件的一实施方式的剖面结构的概略图。

图9为示意地示出另一实施方式的叠层型光电元件的剖面结构的概略图。

图10为示出实施例3和比较例2-1的J-V曲线的说明图。

图11为示出实施例3和比较例2-2的J-V曲线的说明图。

图12为示出具备比较例的由一层组成的中间层的叠层型光电元件的剖面结构的概略图。

具体实施方式

下面基于附图对本发明的实施方式予以说明，但本发明并不限定于本实施方式。

另外，在以下的说明中，作为本发明的叠层型光电元件，是以叠层两个光电元件的太阳能电池为例进行说明的，但本发明不限于此，也可以适用于三个及三个以上的光电元件叠层的场合。

图3为示出第一本发明的实施方式之一的两层叠层型光电元件的光电元件300的剖面结构的概略图。在淀积反射层的金属等的衬底301上顺序淀积第二光电元件302、第二氧化锌层303、第一氧化锌层304、第一光电元件305和透明电极306。构成第一光电元件305和第二光电元件302的光活性部的半导体是由第一光电元件305比第二光电元件302带隙大的半导体构成的，其设计为在第一光电元件305中吸收短波长区域的光，而在第二光电元件302中吸收长波长区域的光。第一氧化锌层304和第一光电元件305的折射率不同，通过调整层厚可产生多次反射，可以有效地提高上述短波长区域的反射率，具有增加第一光电元件305的光吸收量的效果。另外，第二氧化锌层303设计为具有比第一氧化锌层304大的电阻率。

图4为示意地示出第一本发明的叠层型光电元件的发电动作的概略图。存在于第一光电元件中的电气缺陷用作电流的短路通路，其中在第一光电元件305中的电气缺陷402及第二光电元件302中的电气缺陷403距离近时，通过叠层型光电元件制作后进行的分流钝化处理，不会由于去掉透明电极306而带来光电元件的特性的降低。另一方面，有时在存在电气缺陷402及电气缺陷401分离的距离时，分流钝化处理进行不充分，会成为特性降低的原因。不过，虽然在第一光电元件305的衬底侧面，形成电阻率低的第一氧化锌层304，但由于层厚薄，短路电流在横向上的扩展很少，不会与特性降低有联系。

其次，在第二光电元件302上存在的电气缺陷的周边处，由于存在作为导电层的氧化锌层，电气缺陷的作用是作为在发电时的光电元件的短路电路。不过，由于在第二光电元件302的表面(上层表面)上，形成电阻率高的第二氧化锌层303，与经电阻率低的第一氧化锌层304扩展相比，短路电流的横向扩展很少。另一方面，此处第一氧化锌层304及第二氧化锌层303重叠的层厚，因为由于作为选择反射层的功能而完全受到限制，通过将高电阻率与低电阻率组合，可以有效地防止短路电流的扩展。

另外，顺序淀积的第二光电元件、第二及第一氧化锌层、第一光电元件的各结面的电气极性，比如，如图2所示，载流子浓度最低(n-)的第二氧化锌层202、载流子浓度高(n+)的第一氧化锌层203、载流子浓度最高(n++)的第一光电元件的n型半导体层204的顺序淀积的n-/n+/n++/的结构。此处，在图2中，201是衬底、202是显示n-型的电气特性的第二氧化锌层、203是显示n+型电气特性的第一氧化锌层、204是显示n++型的电气特性的第一光电元件的n型半导体层、205是透明电极、206是第二光电元件、207是淀积的氧化锌层、208是第一光电元件。

作为n型的氧化锌层根据制作条件可对块体内的载流子浓度进行增减。此外，虽然其原因尚不清楚，但一般认为，n型的氧化锌层的载流子浓度，存在的从第二光电元件的p型半导体层侧向着第一光电元件的n型半导体层侧阶段地或连续地增加的倾向，同极性的载流子浓度的增减倾向也包含第一光电元件的n型半导体层，由于是单方向决定的，在带接合部中的联系良好，可高效率地回收发光载流子。

此处，作为中间层使用的氧化锌层，具有比近年来低电阻化进步显著的氧化锌层高的电阻率，第一氧化锌层、第二氧化锌层的优选电阻率值都是在大于等于2×10⁰Ω·cm且小于等于5×10³Ω·cm的范围内。如果是这一范围，与第一光电元件的n型半导体层相比浓度小，结果，可以认为，结部得到改善。另一方面，就氧化锌的电阻率高的部分而言，如果不是在大于等于5×10²Ω·cm且小于等于5×10³Ω·cm的范围内，可以认为，在层内短路电流会扩散，结果将引起特性降低。

另外，优选地，氧化锌层使800nm的光透射达50％或更多。在考虑太阳光谱时，可有效利用的波长范围大致为300nm～1200nm附近，在氧化锌层的上部的光电元件中短波光被吸收，作为氧化锌层可有效地透射长波长的光是优选的，对作为长波长的目标的800nm的透射率为50％或更高是优选的。

下面对第二及第三本发明的叠层型光电元件予以说明。

首先，对作为第二及第三本发明的特征部分的中间层予以说明。第二及第三本发明的叠层型光电元件，是将包含pn结或pin结的光电元件多个进行叠层而成，在至少一个光电元件界面上，在淀积主要成分由氧化铟组成的第一层之后，淀积主要成分由氧化锌组成的第二层而形成中间层，可获得以下的作用效果。另外，关于第二及第三本发明的叠层型光电元件的结构及各结构要素见后述。

通过形成具有上述结构的中间层，可防止Voc、FF的降低，并且就是长时间使用等也可以具有优异的特性。首先，在光电元件界面上只形成氧化锌的中间层的场合，也取决于氧化锌的形成条件、电阻率、厚度等，但认识到Voc、FF降低的倾向。上述这种现象，在氧化锌上形成光电元件时不显著。比如，当在衬底型的光电元件中在反射层上形成光电元件这样的场合，可考虑使用氧化锌作为反射层，但因为在这种场合，Voc、FF等的特性的降低没有特别显现，可以认为是通过在光电元件界面上形成氧化锌的过程而发生特性的降低。可以认为这与在氧化锌上形成半导体的场合，在还原性气氛中形成不同，在光电元件界面上形成氧化锌的场合，是与在氧化性气氛中形成有关。就是说，可以认为，在光电元件界面上形成氧化锌的场合，由于氧化锌中的氧被光电元件界面上的原子夺取使半导体氧化，在光电元件和氧化锌的界面上生成变异层而引起的。

在形成氧化锌时导入氧及水分的场合，还可以看到这种倾向。另外，在利用溅射法等成膜时等发生氧离子的场合，会对光电元件界面造成损伤，也成为特性降低的原因。这种现象，特别是在对Voc的特性敏感的p层上进行淀积时表现显著。

另一方面，已经认识到，在光电元件界面上形成主要成分由氧化铟组成的中间层时，也会由于形成条件、锡等的掺杂量、电阻率、厚度等而使分流电阻降低，有Voc、FF降低的倾向。可以认为，由于与氧化锌相比，氧化铟的电阻率大致较低，会产生在横向上流过中间层的漏电流，使分流电阻降低。另外，氧化铟，与氧化锌相比在还原性气氛中更弱，在氧化铟上制作光电元件时，引起铟的析出，招致特性降低及长期可靠性降低。

于是，在光电元件界面上薄薄地形成主要成分由氧化铟组成的第一层之后形成主要成分由氧化锌组成的第二层时，观察不到Voc、FF的特别降低。其详细理由不明，但可以认为是由于第一层和光电元件界面形成良好。另外，如果第一层的电阻及膜厚适当，横向的漏电流难以流过，并且如果第二层是适当厚度的膜厚，可期待光电流的增加。

第一层的电阻很高以使漏电流难以在横向方向上流过时是优选的，且膜厚也适当地减薄时也是优选的。另外，因为光电元件在高温下装配的情况很多，而如果高温继续，会引起铟的析出，招致特性降低及长期可靠性降低，所以第一层最好是适当地薄。从上述观点出发，形成的第一层的膜厚大于等于1nm且小于等于50nm是优选的，更优选地，膜厚为大于等于3nm且小于等于40nm，最优选地，膜厚为大于等于5nm且小于等于30nm。

另一方面，由于作为中间层膜厚越大在上部光电元件上对光的反射效果越大，所以形成的第二层的膜厚比第一层的膜厚大为优选的。

第一层的电阻率比第二层的电阻率小是优选的。任何一层对可见光的平均透射率为80％或更大为优选的，特别是对长波长侧即800nm的透射率为80％或更大为优选的。另外，与第一层相比，第二层对波长800nm的透射率更高为优选的。

如上所述，第二及第三本发明的一大特征是将特性不同的至少两层的氧化膜相应于其各自的特性，在功能上分离进行最优设计这一点。

另外，因为作为中间层必须具有一定的膜厚，而形成速度越快，生产时间会减少，在成本上是有利的，但是容易引起特性降低。如果第一层以低速形成，则损伤少，可以获得良好的界面特性。因为在以低速形成第一层之后，即使是以高速形成第二层也观察不到特性降低，所以第二层的形成速度大于第一层的形成速度是优选的。

另外，因为铟易于扩散，在第一层淀积之后的工序的温度尽量低是优选的。另外，因为如果氧化铟在低温下淀积，透射率会变坏，必须在一定程度高的温度下淀积。另一方面，氧化锌在低温下淀积时透射率高，与Jsc提高有联系。另外，如果在高温下形成氧化锌层，容易发生应力，易于成为在中间层发生剥离的原因。因此，第二层的形成温度比第一层的形成温度低为优选的。第一层的形成温度大于等于150℃且小于等于300℃是优选的，而第二层的形成温度大于等于50℃且小于等于250℃是优选的。另外，第二层的形成温度低于第一层的形成温度为优选的，更优选的是低40℃或更多。

下面对第二及第三本发明的叠层型光电元件的结构予以说明。

图8为示意地示出本发明的叠层型光电元件的一实施方式的剖面结构的概略图。如图所示，在金属等的导电性的衬底801上顺序淀积光反射层802、第二光电元件803、中间层806(主要成分由氧化铟组成的第一层804和主要成分由氧化锌组成的第二层805)、第一光电元件807和透明电极808。通过使第一光电元件807和第二光电元件803的光活性部的半导体由第一光电元件807比第二光电元件803的半导体带隙大的半导体构成，或将光活性部构成为很薄，设计成在第一光电元件807中吸收短波长区域的光，而在第二光电元件803中吸收长波长区域的光。中间层806反射一部分光，具有增加第一光电元件807的光吸收量的效果。中间层806也可形成为凹凸形状。

图7A至7D为示意地示出第二本发明的叠层型光电元件的制造方法的概略图，示出的是图8所示的叠层型光电元件的形成的过程。

如图7A所示，在形成到衬底700、反射层701、第二光电元件702为止的结构上首先淀积主要成分由氧化铟组成的层703。其次，如图7B所示，淀积主要成分由氧化锌组成的层704。于是，如图7C所示，淀积第一光电元件706。之后，如图7D所示，淀积透明电极。按照以上的制作顺序，在光电元件的界面上进行具有中间层705(由主要成分由氧化铟组成的层703和主要成分由氧化锌组成的层704构成)的叠层型光电元件的各层的淀积。

另外，图9为示意地示出另一实施方式的叠层型光电元件的剖面结构的概略图。如图所示，在玻璃等透光性衬底901上顺序淀积透明电极908、第一光电元件907、中间层906(由主要成分由氧化铟组成的第一层904和主要成分由氧化锌组成的第二层905构成)、第二光电元件903、导电的光反射层902。在此场合，光的入射是从作为透光性绝缘衬底的衬底901侧进行。中间层906也可作成为凹凸形状。

下面对本发明的叠层型光电元件的各构成要素予以说明。

[衬底]

构成本发明的叠层型光电元件采用的衬底的材料，导电材料或绝缘材料哪一种都可以。作为导电材料，比如，可以举出的例子有电镀钢板、NiCr、不锈钢、Al、Cr、Mo、Au、Nb、Ta、V、Ti、Pt、Pb、Sn等金属或这些金属的合金等。作为绝缘材料，比如，可以举出的例子有聚酯、聚乙烯、聚碳酸酯、乙酸纤维素、聚丙烯、聚氯乙烯、聚偏氯乙烯、聚苯乙烯、聚酰胺等合成树脂，或玻璃、陶瓷、纸等。特别是采用不锈钢作为金属衬底，采用玻璃、陶瓷、聚酰亚胺作为绝缘衬底很合适。另外，在光从衬底侧入射时，采用透光性绝缘衬底，特别是采用玻璃很合适。

衬底的表面形状，可以是平滑面或突起高度最大0.1～1.0μm的凹凸面的织构化的形状。比如，作为使不锈钢衬底的表面织构化的一种方法，可以举出使用酸性溶液对表面进行腐蚀处理的方法。

适当地决定衬底的厚度，使其能够按规定叠层各层从而能够按规定形成光电元件，在要求作为光电元件的柔性时，在可以充分发挥作为支持体的功能的范围内可以制作得尽可能薄。不过，从衬底的制造上及操作上方面考虑，通常厚度取10μm或更厚。

[反射层]

在本发明的叠层型光电元件中使用的反射层可采用对于从可见光起到近红外光反射率高的金属，比如，Ag、Al、Cu等金属及其合金的淀积膜。合适的形成方法有真空蒸发法、溅射法等及水溶液电解析出法等。此反射层的厚度，比如，可以是从10nm到5000nm。另外，为使其产生漫反射，表面最好是凹凸形状。另外，为增加由反射层反射的光量，最好具备反射增加层。

作为反射增加层的构成材料，可举出ZnO、SnO₂、In₂O₃、ITO、TiO₂、CdO、Cd₂SnO₄、Bi₂O₃、MoO₃、Na_xWO₃等。反射增加层，最好使用这些材料，藉助真空蒸发法、溅射法、电解析出法、CVD法、喷射法、旋转涂敷法、浸渍法等方法形成。此反射增加层的厚度，由于使用材料的固有的折射率不同其最适宜的层厚也不同，最好是在50nm～10μm范围。另外，为使其产生漫反射，反射增加层的表面最好是凹凸形状。比如，在溅射法中，根据制作条件生成基于晶界的凹凸。

[光电层(单元光电元件)]

作为本发明的叠层型光电元件采用的半导体，可使用IV族、III-V族、II-VI族、I-III-VI₂族的单晶、多晶、微晶、非晶。比如，可采用IV族的C、Si、Ge及其合金、III-V族的AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、II-VI族的ZnSe、ZnS、ZnTe、CdS、CdSe、CdTe、Cu₂S、I-III-VI₂族的CuInSe₂等。特别适合采用硅系半导体。另外，形体可采用单晶、多晶、微晶和非晶。

本发明的叠层型光电元件中采用的光电层包含pn结、pin结。

本发明的叠层型光电元件中采用的光电层至少是两层叠层。各光电层既可以使用不同的半导体构成，也可以使用同一材料构成，由于较短波长的光容易吸收，所以在光入射侧配置容易吸收较短波长的材料，之后配置容易吸收较长波长的材料光电层是合适的。

[氧化锌层]

在第一本发明的叠层型光电元件的光电层(单元光电元件)之间的至少一处设置由氧化锌层构成的中间层。

作为本发明的形成方法，比如，适合采用真空蒸发法、DC磁控管溅射法、RF磁控溅射法，电解析出法、无电解镀敷法、CVD法、MOCVD法、喷射法、旋转涂敷法、浸渍法、溶胶凝胶法等方法形成。此时，作为使电阻率改变的物质一般公知的有Al、B、Ga、In等掺杂剂。另外，公知的还有Si、Ge、Ti、Zr等四价金属。在采用一般的真空蒸发法、溅射法时，最好是预先将所需数量的这些掺杂剂与氧化锌(靶材等)一起进行烧结。

氧化锌层，为了在入射光的整个波长区域毫不浪费地进行能量转换，最好是以第二光电元件的分光特性的最大波长λm作为基准，以在其短波长区域中反射高并且在其长波长区域低的方式进行变化。另外，膜的透射率，为了使入射光不损失，最好是等于80％或更高。

另外，本发明的氧化锌层，在保持作为选择反射膜的功能的状态下，为了防止作为现有的问题的由分流造成的元件特性的降低，使电阻率在层厚方向上变化。另外，该电阻率的合适范围为5×10³Ω·cm至2×10⁰Ω·cm，高电阻部分最好大于等于5×102Ω·cm且小于等于5×10³Ω·cm。另外，层厚，如果考虑到反射率、串联电阻、凹凸形状，最好是在0.2μm至2μm的范围。

[中间层]

在第二及第三本发明的叠层型光电元件中使用的中间层，包含主要成分由氧化铟组成的层和主要成分由氧化锌组成的层。主要成分由氧化铟组成的层也可包含微量的其他成分，比如，可以包含Mg、Zn、Sn、Sb等。

主要成分由氧化锌组成的层也可包含微量的其他成分，比如，可以包含Al、Sn、In、Fe、Ga、Co、Si、Ti、Ge、Sb等。

此外，在中间层中，还可以包含由SnO₂、TiO₂、CdO、Cd₂SnO₄、Bi₂O₃、MoO₃、Na_xWO₃等组成的层。

作为中间层的形成方法，适合的有真空蒸发法、溅射法、电解析出法、CVD法、喷射法、旋转涂敷法、浸渍法等方法。

之后，可以藉助湿法刻蚀及干法刻蚀等设置凹凸。此时，可通过在半导体界面上形成主要成分由氧化铟组成的层之后形成主要成分由氧化锌组成的层而形成中间层。

[透明电极]

在本发明的叠层型光电元件中使用的透明电极可采用，比如，氧化铟、氧化锡、氧化铟锡、氧化锌等藉助溅射法、真空蒸发法、化学气相生长法、离子镀敷法、离子束法以及离子束喷射法等方法制作。另外，也可以从硝酸基、醋酸基及氨基等和金属离子组成的水溶液中利用电析出法及浸渍法制作。透明电极的厚度，最好是淀积到可以满足作为反射防止膜的条件。

[实施例]

下面根据附图对本发明的优选实施例予以详细说明。另外，在下面的实施例中，作为本发明的叠层型光电元件，说明的是光电层(单元光电元件)为两层，从衬底侧起依次制作反射层、由微晶硅组成的光电元件、其上的中间层、由非晶硅组成的光电元件而形成的太阳能电池的实施例，但本发明不受这些的任何限制，根据需要也可以增加叠层的光电元件的数目。

[实施例1]

本实施例，是使用i层为本征微晶Si的pin型光电元件作为第二光电元件302、i层为本征非晶Si:H的pin型光电元件作为第一光电元件305、且使用氧化锌作为中间层来制作第一本发明的叠层型光电元件(参照图3)的例子。

对于衬底301，使用形状为纵横45mm×45mm、厚度0.15mm的一般称为BA规格的平坦的不锈钢(SUS 430)，设置于市售的直流磁控管溅射装置(未图示)中，进行排气使压力达到10^-3Pa或更低。

之后，以流量30cm³/min(正常)供给氩气，将压力保持在2×10^-1Pa。对衬底不进行加热，在φ6英寸的铝靶上施加120W的直流功率，用90秒时间形成70nm的铝薄膜。接着，将衬底加热到200℃，将在φ6英寸的氧化锌靶上的电连接切换为以500W的直流功率施加30分钟，淀积制作约500nm的氧化锌的反射层。

图5为示意地示出用来制作本发明的叠层型光电元件的半导体层的优选装置的一种形态的示图。在图5中，淀积膜形成装置500主要包括：装卸室501、n型层RF反应室502、微晶硅i型层反应室503、非晶硅i型层RF反应室504、p型层RF反应室505以及卸载室506。在各室之间，利用阀门507、508、509、510、511可使原料气体分离而不混合。

微晶硅i型层反应室503，由衬底加热用加热器512及等离子CVD室513构成。n型层RF反应室502，具有n型层淀积用加热器514和n型层淀积用淀积室515；RF反应室504具有i型层淀积用加热器516和i型层淀积用淀积室517；RF反应室505具有p型层淀积用加热器518和p型层淀积用淀积室519。衬底装载在衬底夹具521上，由从外部驱动的辊子使其在滑轨520上移动。在等离子CVD室513中，淀积微晶。微结晶使用等离子CVD法或VHF等离子CVD法。

使用这种淀积膜形成装置，根据表1所示的规定的成膜条件，按照以下的方式成膜，使i层为本征非晶Si:H的pin型光电元件作为第二光电元件302。

首先，将具有反射层的衬底301置于衬底夹具521上，置于装卸室501的滑轨520上。于是，对装卸室501内部进行排气成为小于数百mPa的真空度。

其次，打开阀门507，使衬底夹具521移动到n型层RF反应室502的n型层淀积用淀积室515中。各阀门507、508、509、510、511在关闭状态，由规定的原料气体淀积n型层到规定的层厚。在充分排气之后，打开阀门508，将衬底夹具521移动到淀积室503，关闭阀门508。

利用加热器512将衬底加热到规定的衬底温度，导入必需量的规定的原料气体，获得规定的真空度，将规定的微波能量或VHF能量导入淀积室513，使等离子产生而在衬底上淀积规定层厚的微晶硅i型层。对淀积室503进行充分的排气，打开阀门509、510并使衬底夹具521从淀积室503移动到淀积室505。

在将衬底夹具521移动到淀积室505的p型层淀积室519之后，利用加热器518将衬底加热到所要求的温度。按照规定的流量向淀积室519供给p型层淀积用的原料气体，在维持规定的真空度的同时，向淀积室519导入RF能量，将p型层淀积到所要求的层厚。

与上述同样，在对淀积室519进行充分排气之后，打开阀门511，将衬底夹具521移动到卸载室506。将阀门全部关闭，向卸载室506封入氮气，使衬底温度冷却。之后，打开卸载室506的取出阀将衬底夹具521取出。

其次，从衬底夹具521取出制作到第二光电元件302的衬底，为形成氧化锌层将其置于图6所示的DC磁控管溅射装置600的衬底夹具601上，排气使压力到达10^-3Pa或更低。

衬底夹具601是电绝缘的，可以将作为试样的光电元件置于浮动状态。之后，将氩气以50sccm、氧气及气化的H₂O气体按照表2从导入管602以0.1～15sccm供给的同时，保持压力为2×10^-2Pa。接着，利用加热器603对衬底夹具601进行加热使衬底温度达到150℃，对Al掺杂的φ6英寸的氧化锌(ZnO)靶604从DC电源605施加500W的直流功率10分钟，淀积层厚约0.5μm的第二氧化锌层303。在氧化锌靶604的周围设置围栏作为接地屏蔽606，可在防止等离子扩散的同时，使放电稳定。与此同时，将45mm×45mm的石英衬底置于衬底夹具之上，淀积同样的氧化锌层，并测定电气特性。

其次，在淀积表2的处方的第二氧化锌层303的各个衬底上，再以表2的A～J的条件淀积第一氧化锌层304，总共制作100个试样。与此同时，将45mm×45mm的石英衬底置于衬底夹具之上，淀积同样的氧化锌层，并测定电气特性。

表2

试样号	氧流量(sccm)	H<sub>2</sub>O流量(sccm)
试样号	氧流量(sccm)	H<sub>2</sub>O流量(sccm)	A	0.1	10
B	0.3	10	A	0.1	10
B	0.3	10	C	0.4	10
D	0.5	10	C	0.4	10
D	0.5	10	E	0.8	10
F	1.0	10	E	0.8	10
F	1.0	10	G	2.0	5
H	5.0	5	G	2.0	5
H	5.0	5	I	10.0	2
J	15.0	2	I	10.0	2

之后，再利用淀积膜形成装置500，在形成上述中间层(氧化锌层)的衬底上，根据表3所示的规定的成膜条件按照如下所述方式制作，使i层为本征非晶Si:H的pin型光电元件作为第一光电元件305。

首先，与上述同样，在规定条件下淀积n型层到规定的层厚。在充分排气之后，打开阀门508、509，将衬底夹具521移动到淀积室504，关闭阀门508、509。

其次，利用加热器516将衬底加热到规定的衬底温度，导入必需量的规定的原料气体，获得规定的真空度，将规定的RF能量导入淀积室517，使等离子产生并通过调整成膜时间在衬底上淀积规定层厚的非晶Si:H的i型层。对淀积室504进行充分的排气，打开阀门510并使衬底夹具521从淀积室504移动到反应室505。

与上述同样地，在规定条件下，将p型层淀积到规定的层厚。

与上述同样地，对淀积室519进行充分排气之后，打开阀门511，将安置形成到第一光电元件305的衬底夹具521移动到卸载室506。

与上述同样地，从卸载室506取出衬底夹具521。

其次，将形成到第一光电元件305的衬底安置到DC磁控管溅射装置的阳极的表面，以不锈钢的掩模屏蔽试样的周围，在中央部40mm×40mm的区域利用由10重量％的氧化锡和90重量％的氧化铟组成的靶溅射氧化铟锡作为透明电极。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为30sccm，氧气为0.5sccm，淀积室内的压力为300mPa，靶的单位面积的投入功率为0.2W/cm²，淀积时间为约100秒，淀积厚度为70nm。膜厚，通过对预先在同样条件下与淀积时间的关系进行检量后淀积就可以做到规定的厚度。将这样制作的光电元件作为“实1”。

[比较例1]

除了在第一光电元件和第二光电元件之间不插入氧化锌层以外，利用与实施例1相同的步骤制作光电元件。

(测定)

首先，开始时，测定在实施例1中，在石英衬底上淀积的氧化锌层的电气特性。由于氧化锌层的电阻率的范围很宽(10位)，必须以适合电阻率的测定系统进行评价。由于一般用于绝缘体的二端子法受到接触电阻的影响，所以采用四端子法。此处，利用Dian Instruments公司制的MCP-T600型电阻率表，以串联四端子四探针法，通过施加固定电流、测定端子间的电位差而进行电阻率的测定。这样测定的结果如表4所示。在靶中包含的掺杂剂多，且O₂、H₂O的导入量小的氧化锌层显示低的电阻率。

表4

试样号	电阻率(Ω·cm)
试样号	电阻率(Ω·cm)	A	5.0×10<sup>-1</sup>
B	3.0×10<sup>0</sup>	A	5.0×10<sup>-1</sup>
B	3.0×10<sup>0</sup>	C	5.5×10<sup>0</sup>
D	1.5×10<sup>1</sup>	C	5.5×10<sup>0</sup>
D	1.5×10<sup>1</sup>	E	5.5×10<sup>2</sup>
F	8.5×10<sup>2</sup>	E	5.5×10<sup>2</sup>
F	8.5×10<sup>2</sup>	G	1.4×10<sup>3</sup>
H	5.2×10<sup>3</sup>	G	1.4×10<sup>3</sup>
H	5.2×10<sup>3</sup>	I	8.0×10<sup>3</sup>
J	1.0×10<sup>4</sup>	I	8.0×10<sup>3</sup>

之后，对在实施例和比较例中制作的共计101个光电元件，使用山下电装株式会社制的YSS-150，在以AM1.5的光谱、强度100mW/cm²的光照射的状态下测定电流电压特性。从测定的电流电压特性求出短路电流密度[Jsc(mA/cm²)]、开路电压[Voc(V)]、曲线因子[FF]，求出转换效率[η(％)]。

另外，从暗状态的电流电压测定求出V＝0附近的斜度作为分流电阻(Rsh)，并且从电流的上升的斜度求出串联电阻(Rs)。

以上的结果示于表5、表6、表7、表8。

在氧化锌层，具有在第二光电元件侧高、在第一光电元件侧低的电阻率时，由于反射增加、短路电流减小、结面的改善，FF改善，光电流增加，转换效率提高，而在电阻率组合相反的场合，伴随着Jsc的降低，转换效率降低。另外，如果是5×10³Ω·cm至2×10⁰Ω·cm的范围，上述的电阻率的组合显示优异的特性，但在2×10⁰Ω·cm以下，或电阻率高的部分在5×10²Ω·cm以下时，由于短路电流的影响，分流电阻降低，FF降低，结果引起Jsc的降低，而转换效率降低。另一方面，在电阻率在5×10³Ω·cm以上时，由于串联电阻的上升，转换效率有一定的降低。

※上述串联电阻是相对值，大值表示高的串联电阻值。高的串联电阻值的特性低。

[实施例2]

与实施例1同样地，制作了使用i层为本征微晶Si的pin型光电元件作为第二光电元件302、i层为本征非晶Si:H的pin型光电元件作为第一光电元件305、以及使用氧化锌作为中间层的叠层型光电元件(参照图3)。

氧化锌层的试样，与光电元件分开制作，含有Al的靶材，按照其原样，在调整氧气和汽化的H₂O的导入量的同时，在石英板上制作示出如表9所示的导电率的氧化锌层。可以看到，根据这个结果，具有在氧化锌层的层厚方向上电阻率缓慢变化的、所谓的缓变电阻率的氧化锌层的制作条件。

另外，与实施例1一样，以表10示出的氧化锌层的制作条件制作氧化锌层作为中间层使用的叠层型光电元件。此时的氧化锌层全部、对各条件进行调整，以使从第一光电元件侧向着第二光电元件电阻率提高。

这样制作的光电元件(实-2-1～5)与实施例1一样进行评价，其结果示于表10中。

表9

试样号	电阻率(Ω·cm)
试样号	电阻率(Ω·cm)	A	5.0×10<sup>-1</sup>
B	5.0×10<sup>0</sup>	A	5.0×10<sup>-1</sup>
B	5.0×10<sup>0</sup>	C	2.5×10<sup>1</sup>
D	5.5×10<sup>1</sup>	C	2.5×10<sup>1</sup>
D	5.5×10<sup>1</sup>	E	5.5×10<sup>3</sup>
F	5.0×10<sup>3</sup>	E	5.5×10<sup>3</sup>
F	5.0×10<sup>3</sup>	G	7.5×10<sup>3</sup>

表10

元件号	电阻率范围	转换效率
元件号	电阻率范围	转换效率	实2-1	5.0×10<sup>0</sup>-5.0×10<sup>3</sup>	1.000
实2-2	5.0×10<sup>2</sup>-5.0×10<sup>3</sup>	1.010	实2-1	5.0×10<sup>0</sup>-5.0×10<sup>3</sup>	1.000
实2-2	5.0×10<sup>2</sup>-5.0×10<sup>3</sup>	1.010	实2-3	5.0×10<sup>0</sup>-4.0×10<sup>2</sup>	0.979
实2-4	5.0×10<sup>-1</sup>-1.0×10<sup>3</sup>	0.985	实2-3	5.0×10<sup>0</sup>-4.0×10<sup>2</sup>	0.979
实2-4	5.0×10<sup>-1</sup>-1.0×10<sup>3</sup>	0.985	实2-5	5.0×10<sup>0</sup>-7.5×10<sup>3</sup>	0.987

即使是在氧化锌层的电阻率缓变时，其电阻率在第二光电元件侧高，在第一光电元件侧电阻率低时，由于反射增加，短路电流减小，结面的改善而使光电流增加，转换效率提高。

并且，可以看到，其有效范围，是电阻率在5×10³Ω·cm至2×10⁰Ω·cm范围，电阻率高的部分的范围为等于或大于5×10²Ω·cm。

[实施例3]

在实施例3中，制作了使用i层是本征非晶Si:H的pin型光电元件作为第一光电元件、i层是本征微晶Si的pin型光电元件作为第二光电元件，且将氧化铟锡和氧化锌叠层作为中间层的如图8所示的第三本发明的叠层型光电元件。

对于图8的衬底801，使用形状为纵横45mm×45mm、厚度0.15mm的一般称为BA规格的平坦的不锈钢(SUS430)，设置于市售的直流磁控管溅射装置(未图示)中，进行排气使压力达到10^-3Pa或更低。

之后，以流量30cm³/min(正常)供给氩气，将压力保持在2×10^-1Pa。对衬底不进行加热，在φ6英寸的铝靶上施加120W的直流功率，在90秒时间内形成70nm的铝薄膜。接着，将衬底加热到200℃，将在φ6英寸的氧化锌靶上的电连接切换为以500W的直流功率施加30分钟，淀积制作约3000nm的氧化锌的反射增加膜的衬底801。

之后，利用图5所示的淀积膜形成装置500，如表11所示，在各层的规定成膜条件下对光电元件进行成膜。

按照表11，首先，在衬底801上通过以下的步骤形成第二光电元件。将衬底801置于衬底夹具521上，放置于装卸室501的滑轨520上。于是，对装卸室501内部进行排气成为数百mPa以下的真空度。

其次，打开阀门507，使衬底夹具521移动到反应室502的n型层淀积室515中。各阀门507、508、509、510、511在关闭状态，由规定的原料气体淀积n型层到规定的层厚。在对反应室502充分排气之后，打开阀门508，将衬底夹具521移动到淀积室503，关闭阀门508。

与上述同样，在对淀积室519进行充分排气之后，打开阀门511，将放置淀积的光电元件的衬底201的衬底夹具521移动到卸载室506。

将阀门全部关闭，向卸载室506封入氮气，使衬底温度冷却。之后，打开卸载室506的取出阀将衬底夹具521取出。

其次，从衬底夹具521上取下制作到第二光电元件的衬底801，为形成中间层将其置于市售的DC磁控管溅射装置(未图示)中，排气使压力到达10^-3Pa或更低。

利用由3重量％的氧化锡和97重量％的氧化铟组成的靶溅射氧化铟锡。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气为0.2cm³/min(正常)，淀积室内的压力为200mPa，将在φ6英寸的氧化铟锡靶上的电连接切换为以10W的直流功率施加100秒，淀积厚度为10nm。膜厚，对预先在同样条件下与淀积时间的关系进行定标而淀积就可以做到规定的厚度。

之后，对同一装置，用氧化锌组成的靶交换，溅射氧化锌。淀积条件为供给氩气的流量为30cm³/min(正常)，氧气为2cm³/min(正常)，压力保持为2×10^-1Pa。将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加5分钟，淀积厚度约为100nm。

之后，再利用图5所示的淀积膜形成装置500，以下述方式在形成上述中间层的衬底801上制作pin型非晶Si:H光电元件。

与上述同样地，在反应室502中，在规定条件下淀积n型层到规定的层厚。在对反应室502充分排气之后，打开阀门508、509，将衬底夹具521移动到淀积室504，关闭阀门508、509。

利用加热器516将衬底加热到规定的衬底温度，导入必需量的规定的原料气体，获得规定的真空度，将规定的RF能量导入淀积室517，使等离子产生并通过调整成膜时间在衬底上淀积规定层厚的非晶Si:H的i型层。对淀积室504进行充分的排气，打开阀门510并使衬底夹具521从淀积室504移动到反应室505。

与上述同样地，在反应室505中，在规定条件下，将p型层淀积到规定的层厚。

另外，与上述同样地，对淀积室519进行充分排气之后，打开阀门511，将安置淀积光电元件的衬底801的衬底夹具521移动到卸载室506。

此外，与上述同样地，从卸载室506取出衬底夹具521。

其次，将衬底安置到DC磁控管溅射装置的阳极的表面，以不锈钢的掩模屏蔽试样的周围，在中央部40mm×40mm的区域利用由10重量％的氧化锡和90重量％的氧化铟组成的靶溅射氧化铟锡作为透明电极。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气为0.5cm³/min(正常)，淀积室内的压力为300mPa，靶的单位面积的投入功率为0.2W/cm²，淀积时间为约100秒，淀积厚度为70nm。膜厚，通过对预先在同样条件下与淀积时间的关系进行检量而淀积就可以做到规定的厚度。将这样制作的光电元件作为“实3”。

[比较例2]

如图12所示，除了具备由一层组成的中间层1206以外，制作与本发明的叠层型光电元件800(参照图8)相同结构的叠层型光电元件1200。在图12中，在金属等的导电衬底1201上顺序淀积光反射层1202、第二光电元件1203、中间层1206、第一光电元件1207、透明电极1208。

在上述中间层1206的制作中，利用由氧化锌组成的靶溅射氧化锌。

制作条件为供给氩气的流量为30cm³/min(正常)，氧气为2cm³/min(正常)，压力保持为2×10^-1Pa。接着，将衬底加热到100℃，将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加5分30秒，淀积制作约110nm的氧化锌。除了这样制作由一层组成的中间层1206以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“比2-1”。

另外，在中间层1206的制作中，利用由3重量％的氧化锡和97重量％的氧化铟组成的靶溅射氧化铟锡。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气为0.2cm³/min(正常)，淀积室内的压力为200mPa，将在φ6英寸的氧化铟锡靶上的电连接切换为以10W的直流功率施加约18分20秒，淀积厚度约为110nm。除了这样制作的中间层1206以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“比2-2”。

此外，在制作图8的结构的叠层型光电元件800的中间层806中，首先，利用氧化锌组成的靶，溅射氧化锌。

淀积条件为供给氩气的流量为30cm³/min(正常)，氧气为2cm³/min(正常)，压力保持为2×10^-1Pa。接着，将衬底温度加热到120℃，将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加30秒，淀积厚度约为10nm的氧化锌。

之后，对同一装置，利用由3重量％的氧化锡和97重量％的氧化铟组成的靶交换，溅射氧化铟锡。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气为0.2cm³/min(正常)，淀积室内的压力为200mPa，将在φ6英寸的氧化铟锡靶上的电连接切换为以10W的直流功率施加约16分40秒，淀积厚度约为100nm。除了这样制作的中间层以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“比2-3”。

对这样地在实施例3和比较例2中制作的试样，使用山下电装株式会社制的YSS-150，在以AM1.5的光谱、强度100mW/cm²的光照射的状态下测定电流电压特性。从测定的电流电压特性求出短路电流密度[Jsc(mA/cm²)]、开路电压[Voc(V)]、曲线因子[FF]，求出转换效率[η(％)]。

测定了试样的暗状态下的电流电压特性，从原点附近的斜度求出分流电阻[Rsh(kΩ·cm²)]。

将这些特性值汇总为比较例与实施例的比率表示于表12中。

表12

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实3/比2-1	1.001	1.017	1.044	1.064	8.20×10<sup>-1</sup>
实3/比2-2	1.014	1.152	1.006	1.174	1.54×10<sup>2</sup>	实3/比2-1	1.001	1.017	1.044	1.064	8.20×10<sup>-1</sup>
实3/比2-2	1.014	1.152	1.006	1.174	1.54×10<sup>2</sup>	实3/比2-3	1.013	1.156	1.051	1.231	9.23×10<sup>1</sup>

实3与比2-1相比，FF、Voc任何一个都得到改善，显示出高光电转换效率。在图10中分别示出J-V曲线，实3与比2-1的差别主要由Voc的移动产生，可以认为比2-1是由于半导体界面和中间层的界面接合不良所致。

另外，实3和比2-2相比，FF、Voc、Rsh任何一个都得到改善，显示出高光电转换效率。在图11中分别示出J-V曲线，可以认为比2-2由于分流电阻降低主要导致FF降低。

另外，实3和比2-3相比，FF、Voc、Rsh任何一个都得到改善，显示出高光电转换效率。比2-3与实3的结构相反，是在淀积氧化锌之后淀积氧化铟锡的结构，此时，可以认为，由于界面的接合的影响和分流电阻降低的影响使Voc、FF降低。

此外，以如下方式进行了可靠性试验。将试样投入高温高湿槽，保持85℃和相对湿度85％。在此试验中，在试样上施加反偏压-0.85V连续20小时。之后，取出，在自然充分干燥冷却之后，测定电压电流特性。各特性是相对初始值的相对值，示于表13。

表13

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实3	1.001	0.991	0.997	0.989	0.785
比2-1	1.000	0.989	0.998	0.987	0.779	实3	1.001	0.991	0.997	0.989	0.785
比2-1	1.000	0.989	0.998	0.987	0.779	比2-2	0.959	0.906	0.992	0.862	0.387
比2-3	0.980	0.947	0.995	0.924	0.449	比2-2	0.959	0.906	0.992	0.862	0.387

实3与比2-1，通过可靠性试验，几乎未观察到电阻率降低。另一方面，在比2-2及比2-3中，分流电阻比初始时降低，主要是Voc、FF降低，光电转换效率降低。

从上述可知，根据第二及第三本发明，初始光电转换效率良好，可靠性也高。

[实施例4]

实施例4是把，以i层为本征非晶Si:H的pin型光电元件作为第一光电元件、i层为本征微晶Si的pin型光电元件作为第二光电元件、且将氧化铟锡和氧化锌进行叠层作为中间层使用的如图8所示的第三本发明的叠层型光电元件，改变氧化铟锡和氧化锌的比例，制作四个试样。

在中间层的制作中，利用由3重量％的氧化锡和97重量％的氧化铟组成的靶溅射氧化铟锡。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气为0.2cm³/min(正常)，淀积室内的压力为200mPa，将在φ6英寸的氧化铟锡靶上的电连接切换为以10W的直流功率施加规定的时间，淀积规定的膜厚。

之后，对同一装置，换成由氧化锌构成的靶，溅射氧化锌。

淀积条件为供给氩气的流量为30cm³/min(正常)，氧气为2cm³/min(正常)，压力保持为2×10^-1Pa。接着，将衬底温度加热到120℃，将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加规定的时间，淀积规定厚度的氧化锌。作为中间层的总膜厚汇总为约110nm。

这样，除了制作改变氧化锌层和氧化铟锡层的比例的中间层以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“实4A”、“实4B”、“实4C”和“实4D”。各个试样的制作条件示于表14。

表14

其次，与实施例3同样地测定了制作的光电转换元件的电流电压特性。其结果如表15所示，示出与比较例“比2-2”的相对值。

表15

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实4A/比2-2	1.014	1.152	1.006	1.174	1.54×10<sup>2</sup>
实4B/比2-2	1.013	1.147	1.006	1.169	3.11×10<sup>1</sup>	实4A/比2-2	1.014	1.152	1.006	1.174	1.54×10<sup>2</sup>
实4B/比2-2	1.013	1.147	1.006	1.169	3.11×10<sup>1</sup>	实4C/比2-2	1.010	1.078	1.001	1.090	1.57×10<sup>1</sup>
实4D/比2-2	1.009	1.023	0.999	1.031	2.18×10<sup>0</sup>	实4C/比2-2	1.010	1.078	1.001	1.090	1.57×10<sup>1</sup>

实4A、实4B、实4C、实4D中的任何一个与比2-2相比都有改善，氧化铟锡层比氧化锌层薄的转换效率更高。此外，与实施例3同样地进行了可靠性试验。各特性相对初始值的相对值示于表16。

表16

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实4A	1.001	0.991	0.997	0.989	0.785
实4B	0.999	0.997	1.000	0.996	0.899	实4A	1.001	0.991	0.997	0.989	0.785
实4B	0.999	0.997	1.000	0.996	0.899	实4C	0.982	0.910	1.000	0.894	0.240
实4D	0.963	0.903	0.999	0.870	0.298	实4C	0.982	0.910	1.000	0.894	0.240
实4D	0.963	0.903	0.999	0.870	0.298	比2-2	0.959	0.906	0.992	0.862	0.387

可靠性试验的结果，实4A、实4B、实4C、实4D中的任何一个与比2-2相比都有改善，氧化铟锡层比氧化锌层薄的降低的少。

从以上的结果可知，实施例实4A、4B与4C、4D相比，转换效率更高，并且可靠性试验也良好，氧化铟锡层比氧化锌层薄的更好。

[实施例5]

实施例5是把，以i层为本征非晶Si:H的pin型光电元件作为第一光电元件、i层为本征微晶Si的pin型光电元件作为第二光电元件、且将氧化铟锡和氧化锌进行叠层作为中间层使用的如图8所示的第三本发明的叠层型光电元件，改变氧化铟锡的膜厚，制作五个试样。

在中间层的制作中，利用由3重量％的氧化锡和97重量％的氧化铟构成的靶溅射氧化铟锡。

之后，对同一装置，换成氧化锌组成的靶，溅射氧化锌。

淀积条件为供给氩气的流量为30cm³/min(正常)，氧气为2cm³/min(正常)，压力保持为2×10^-1Pa。接着，将衬底温度加热到120℃，将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加规定的时间，淀积100nm的氧化锌。除了这样制作的氧化铟锡的膜厚改变的中间层以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“实5A”、“实5B”、“实5C”、“实5D”、“实5E”。各个试样的制作条件示于表17。

表17

其次，与实施例3同样地测定了制作的光电转换元件的电流电压特性。其结果如表18所示，示出与比较例“比2-2”的相对值。

表18

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实5A/比2-2	1.001	1.017	1.044	1.064	8.20×10<sup>-1</sup>
实5B/比2-2	1.002	1.006	1.017	1.025	9.83×10<sup>-1</sup>	实5A/比2-2	1.001	1.017	1.044	1.064	8.20×10<sup>-1</sup>
实5B/比2-2	1.002	1.006	1.017	1.025	9.83×10<sup>-1</sup>	实5C/比2-2	1.005	1.011	1.028	1.044	8.37×10<sup>-1</sup>
实5D/比2-2	1.008	1.012	1.040	1.062	6.90×10<sup>-1</sup>	实5C/比2-2	1.005	1.011	1.028	1.044	8.37×10<sup>-1</sup>
实5D/比2-2	1.008	1.012	1.040	1.062	6.90×10<sup>-1</sup>	实5E/比2-2	1.008	0.997	1.040	1.045	5.82×10<sup>-1</sup>

实5A、实5B、实5C、实5D、实5E中的任何一个与比2-2相比都有改善，氧化铟锡层在从1nm到50nm的范围内时，转换效率更高。此外，与实施例3同样地进行了可靠性试验。各特性相对初始值的相对值示于表19。

表19

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实5A	1.001	0.991	0.997	0.989	0.785
实5B	0.998	0.992	0.998	0.988	0.800	实5A	1.001	0.991	0.997	0.989	0.785
实5B	0.998	0.992	0.998	0.988	0.800	实5C	0.999	0.994	0.997	0.990	0.778
实5D	0.999	0.974	1.001	0.974	0.832	实5C	0.999	0.994	0.997	0.990	0.778
实5D	0.999	0.974	1.001	0.974	0.832	实5E	0.997	0.969	1.000	0.966	0.604

可靠性试验的结果，实5A、实5B、实5C、实5D、实5E中的任何一个都没有大的下降，氧化铟锡层等于或小于50nm更好。

从以上的结果可知，氧化铟锡层在从1nm到50nm的范围内时，转换效率更高，并且可靠性试验也良好。

[实施例6]

实施例6是把，以i层为本征非晶Si:H的pin型光电元件作为第一光电元件、i层为本征微晶Si的pin型光电元件作为第二光电元件、且将氧化铟锡和氧化锌进行叠层作为中间层使用的如图8所示的第三本发明的叠层型光电元件的制作条件进行改变，而制作两个试样。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气为0.2cm³/min(正常)，淀积室内的压力为200mPa，将在φ6英寸的氧化铟锡靶上的电连接切换为以10W的直流功率施加8分20秒，淀积50nm的膜厚。

之后，对同一装置，换成由氧化锌组成的靶，溅射氧化锌。

淀积条件为供给氩气的流量为30cm³/min(正常)，氧气2cm³/min(正常)，压力保持为2×10^-1Pa。接着，将衬底温度加热到120℃，将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加5分钟，淀积100nm厚度的氧化锌。这样，除了制作改变氧化铟锡层的膜厚的中间层以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“实6A”。

同样将在氧化铟锡靶上的电连接切换为以35W的直流功率施加2分30秒，淀积50nm的膜厚。同样将在氧化锌靶上的电连接切换为以30W的直流功率施加16分40秒，淀积100nm的氧化锌。将这样制作的试样作为“实6B”。其次，与实施例3同样地测定了制作的光电转换元件的电流电压特性。其结果如表20所示，示出与比较例“比2-2”的相对值。

表20

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实6A/比2-2	1.020	1.147	1.002	1.172	1.29×10<sup>2</sup>
实6B/比2-2	1.020	1.133	0.996	1.151	1.57×10<sup>2</sup>	实6A/比2-2	1.020	1.147	1.002	1.172	1.29×10<sup>2</sup>

实6A与实6B相比，特性更好。此外，与实施例3同样地进行了可靠性试验。各特性相对初始值的相对值示于表21。

表21

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实6A	0.999	0.974	1.001	0.974	0.832
实6B	0.998	0.978	0.998	0.974	0.834	实6A	0.999	0.974	1.001	0.974	0.832
实6B	0.998	0.978	0.998	0.974	0.834	比2-2	0.959	0.906	0.992	0.862	0.387

可靠性试验的结果，任何一个都很好。

从以上的结果可知，氧化铟锡层的淀积速度与氧化锌层的淀积速度相比更慢时，转换效率更高，可靠性试验也良好。

[实施例7]

实施例7是把，以i层为本征非晶Si:H的pin型光电元件作为第一光电元件、i层为本征微晶Si的pin型光电元件作为第二光电元件、且将氧化铟锡和氧化锌进行叠层作为中间层使用的如图8所示的第三本发明的叠层型光电元件的制作条件进行改变，而制作三个试样。

淀积条件为衬底温度170℃、作为不活泼气体的氩气的流量为50cm³/min(正常)，氧气0.2cm³/min(正常)，淀积室内的压力200mPa，将在φ6英寸的氧化铟锡靶上的电连接切换为以10W的直流功率施加100秒，淀积10nm的膜厚。

之后，对同一装置，换成由氧化锌组成的靶，溅射氧化锌。

淀积条件为供给氩气的流量为30cm³/min(正常)，氧气2cm³/min(正常)，压力保持为2×10^-1Pa。接着，将衬底温度加热到120℃，将在φ6英寸的氧化锌靶上的电连接切换为以100W的直流功率施加5分钟，淀积100nm厚度的氧化锌。这样，除了制作改变氧化铟锡层的膜厚的中间层以外，利用与实施例3同样的步骤制作光电元件。将这样制作的试样作为“实7A”。

同样，使衬底温度为120℃，将在氧化铟锡靶上的电连接切换为以10W的直流功率施加100秒，淀积10nm的膜厚。之后，同样，使衬底温度为170℃，将在氧化锌靶上的电连接切换为以100W的直流功率施加5分钟，淀积100nm的氧化锌。将这样制作的试样作为“实7B”。

之后，同样，使衬底温度为170℃，将在氧化锌靶上的电连接切换为以10W的直流功率施加100秒，淀积10nm的膜厚。之后，同样，使衬底温度为250℃，将在氧化锌靶上的电连接切换为以100W的直流功率施加5分钟，淀积100nm的氧化锌。将这样制作的试样作为“实7C”。

在中间层淀积后，通过目视对表面进行观察，可观察到在实7C中有微小的膜剥离。通过显微镜确认，了解到中间层有剥离。

其次，与实施例3同样地测定了制作的光电转换元件的电流电压特性。其结果如表22所示，示出与比较例“比2-2”的相对值。

表22

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实7A/比2-2	1.014	1.152	1.006	1.174	1.54×10<sup>2</sup>
实7B/比2-2	1.008	1.143	1.004	1.156	1.53×10<sup>2</sup>	实7A/比2-2	1.014	1.152	1.006	1.174	1.54×10<sup>2</sup>
实7B/比2-2	1.008	1.143	1.004	1.156	1.53×10<sup>2</sup>	实7C/比2-2	1.005	1.141	1.001	1.149	1.30×10<sup>2</sup>

实7A、7B、7C任何一个都具有比“比2-2”更好的特性，而实7A更好。此外，与实施例3同样地进行了可靠性试验。各特性相对初始值的相对值示于表23。

表23

	Jsc	FF	Voc	Eff.	Rsh
	Jsc	FF	Voc	Eff.	Rsh	实7A	1.001	0.991	0.997	0.989	0.785
实7B	0.997	0.992	0.999	0.988	0.800	实7A	1.001	0.991	0.997	0.989	0.785
实7B	0.997	0.992	0.999	0.988	0.800	实7C	1.000	0.980	0.999	0.978	0.707
比2-2	0.959	0.906	0.992	0.862	0.387	实7C	1.000	0.980	0.999	0.978	0.707

可靠性试验的结果，实7A～7C任何一个都具有比“比2-2”更好的特性。

发现虽然实7C的中间层具有微小的剥离，但可靠性试验并无太大的下降。发现实7A与其他试样相比，下降小。

从以上的结果可知，氧化锌层的形成温度比氧化铟锡层的形成温度低时，转换效率高，可靠性试验也良好。

Claims

1.一种叠层型光电元件的制造方法，该叠层型光电元件在包含pn结或pin结的光电元件之间具有中间层，其特征在于，在至少一个光电元件界面上，在叠层主要成分由氧化铟组成的第一层之后，叠层主要成分由氧化锌组成的第二层，从而形成上述中间层。

2.如权利要求1所述的叠层型光电元件的制造方法，其特征在于，第二层的膜厚形成为比第一层的膜厚大。

3.如权利要求1所述的叠层型光电元件的制造方法，其特征在于，第一层的膜厚形成为大于等于1nm且小于等于50nm。

4.如权利要求1所述的叠层型光电元件的制造方法，其特征在于，形成为第二层的形成速度比第一层的形成速度快。

5.如权利要求1所述的叠层型光电元件的制造方法，其特征在于，形成为第二层的形成温度比第一层的形成温度低。

6.一种叠层型光电元件，是在包含pn结或pin结的光电元件之间具有中间层的叠层型光电元件，其特征在于，上述中间层是通过在至少一个光电元件界面上叠层的主要成分由氧化铟组成的第一层上叠层主要成分由氧化锌组成的第二层而形成的。

7.如权利要求6所述的叠层型光电元件，其特征在于，第二层的膜厚大于第一层的膜厚。

8.如权利要求6所述的叠层型光电元件，其特征在于，第一层的膜厚大于等于1nm且小于等于50nm。

9.如权利要求6所述的叠层型光电元件，其特征在于，第二层对波长800nm的透射率比第一层对波长800nm的透射率高。