具体实施方式
附图1表示用于确定第一数字信号S1的第一频率f1和第二数字信号S2的第一频率f2的比例的电路的一种示范性实施方式的简化电路图。从附图1可以看出,第一信号S1输入到第一计数器2,第二信号S2输入到第二计数器4。第一计数器2在第一信号S1的各个上升边缘或者下降边缘处受到触发或者进行递增。
从附图1可以看出,第一信号S1也作为时钟信号输入到第二计数器4。第二计数器4按照第一信号S1的上升边缘或者下降边缘计时。随后,计数器4的计数值根据第二信号S2的上升边缘或者下降边缘变化。
附图标记6表示连接到第一计数器2的第一寄存器。第一寄存器设置为用于在第一计数器2的计数期间存储第一计数器的中间计数值。换句话说,在第一计数器2继续计数的同时,第一寄存器6可以取样第一计数器2的中间计数值。
而且,提供了连接到第二计数器4的第二寄存器8。从附图1可以看出,第二寄存器8也连接到第一寄存器6。可将第二寄存器8设置成,在第二计数器4的预设计数值下,第二寄存器8向第一寄存器6输出一个触发信号。随后,当第一寄存器6接收到来自第二寄存器8的触发信号时,第一寄存器6取样第一计数器2的中间计数值。据此,第二寄存器8可以定义第二计数器4的中间计数值,以致当第二计数器4达到这些预设中间计数值时,第二寄存器8触发第一寄存器6,使得第一寄存器6取样第一寄存器6的中间计数值。
第一寄存器6和第二寄存器8均连接到同步单元10。同步单元10适用于控制第二计数器4到达预设计数值与第一寄存器6对第一计数器2进行取样之间的时间段。换句话说,同步单元10控制第二计数器4到达预置计数值和取样第一计数器2的中间计数值之间的时间关系。
第一寄存器6连接到第一存储器12。第一存储器12起到第一寄存器的扩展的作用。因此,在附图1示出的电路的操作期间,第一计数器2的中间计数值的序列存储在第一存储器12中。
计数器2和4可以是有限状态机(FSMs)。而且,包含在虚线框中的所有单元(包括计数器2和4)可借助FPGAs、PLDs、EPLDs、ASICs或者适合的Ics来实现。
还有第二存储器14,它与第二寄存器8相连。在第二存储器14中,可以预设要对第一计数器2进行取样时的计数值或者时间点。
第一和第二存储器12和14连接到计算单元16。计算单元适用于,基于存储在第一和第二存储器12和14中的第一和第二计数器2和4的计数值序列,计算两个频率S1和S2的比例的估算值。在频率比例确定之后,计算单元16将确定或者测量结果输出给输出单元18。
同步单元10和计算单元16可通过适当的硬件实现。它们也可借助有限状态机(FSMs)或者FPGAs、PLDs、EPLDs、ASICs或者适当的Ics来实现。但是,如围绕着第一和第二寄存器6和8、同步单元10、第一和第二存储器12和14、计算单元16的虚线所示,这些组成部分也可用适当的处理器系统实现。然后,上述系统的操作由适当的程序控制。这一程序可被存储在适当的机器可读介质中,比如CD-ROM。上述程序可用任何适当的语言编写,比如汇编语言或者C++。寄存器6和8、存储器12和14可由处理器的内部存储器实现。对这种存储区域的读访问和写访问可借助中断服务程序实现。
两个频率的比例f1/f2的估算值的求算结果在计算单元16中进行求算,可描述如下:
相应的中间计数值对,也就是在相应时间点确定的第一和第二计数器2和4的中间计数值,在笛卡尔坐标系统中用点表示。然后,按照本发明的一个方面,这些点成一条直线。按照本发明的一个方面,计算相应回归线的陡度,该陡度相当于想得到的频率比例的估算值。按照本发明的一个方面,借助线性回归确定该直线。
按照本发明的这种示范性实施方式的变形方式,计算单元16适用于计算随时间变化的调制率,也就是两个频率f1/f2的比例。
频率测量单元的任务是测量两个无关数字时钟信号的频率比例,上述两个独立数字时钟信号分别用选通时钟(gating clock)和采集时钟(collecting clock)表示。相应的时钟频率和时钟周期可表示为fg,fc,Tg=1/fg和Tc=1/fc。如上所述,简单的传统频率测量电路包含两个计数器作为基本单元:选通计数器通过选通时钟定时,采集计数器通过采集时钟定时。与某些比较器逻辑组合的选通计数器,通过使得采集计数器对于一定数目的选通计数器周期Ng有效,来确定测量时间间隔。采集计数器在测量时间间隔期间采集的周期数用Nc表示。想要得到的频率比例fc/fg可如下确定:
用Tg和Tc的多项式表示测量时间间隔
NgTg=NcTc+dTc (1)
其中,NgTg是几秒的测量时间间隔,项dTc(-1<d<1)针对的是测量时间间隔可能不是Tc的整数倍而采集计数器只能处理Tc的整数倍的情况。d的性质在后文中给出。(1)也可写为:
其中项ε=d/Nc表示相对测量误差。举一个例子,在最坏的情况下,d=1,Nc=26·106,相对误差ε=0.04·10-6。这反映了具有测量间隔NcTc=1秒和Tc=1/fc=1/fGSM=1/26MHz的典型的GSM/GPS测量的情况。
为了促成新的频率测量方法,需要进一步深入了解问题。为此,引入了时钟信号的归一化相位,并且表明计数器的当前值表示它的量化形式。
矩形波时钟信号可与
(t)相关联,
(t)是该信号的傅立叶基音(tone)的相位。
(t)是线性倾斜的,它可由初始相位φ和频率f表示:
注意,在本文中通篇将(t)简单地理解为是经过展开的,意思就是说不局限于区间[0,2π]。
因此,在计数器的当前值和时钟信号的相位斜率的当前值之间存在关系。为了使该关系更加明显,量化和归一化后的相位
可如下定义:
其中,[x]是等于或者小于x的最接近的整数,以致0≤x-[x]<1。量化导致相位倾斜变成分段式的,同时归一化使2π区间成1的周期。因此,可以将计数器看成提供量化和归一化的时钟相位
(t),假设时钟信号的触发边缘对应于时钟相位
(以2π为模)。
假设ηg=fgt,ηc=φc/2π+fct分别对应选通时钟和采集时钟的非量化归一化相位。将选通时钟的初始相位假设为φg=0并不意味着丧失一般性,因为所关注的ηg和ηc之间的相位关系已由φc覆盖了。注意的是,由于fg=1/Tg,同样ηg可被看作归一化时间ηg=t/Tg。代入得到
ηg=φc/2π+fcηg/fg
附图3示出了采集时钟的归一化相位和选通时钟的归一化相位的函数关系。采集计数器的当前值可用
表示。传统频率测量电路依赖于来自采集计数器的两个取样
和
虚曲线表示φ
c的影响,恒定相位偏移η
c:在黑曲线的情况下,将φ
c选择成使得φ
c的任何进一步减少将导致
从5变化为4。在虚曲线的情况下,将φ
c被选择成使得φ
c的任何进一步减少将导致
从16变化为15。注意的是,在上述两种情况下,
适用于这两种情况。
因此,频率测量转变为估算相位斜度ηc(ηg)的陡度的问题。如果使用非量化归一化相位,则正确的解为:
fc/fg≈(η[k1]-ηc[k0])/(k1-k0)
其中,k0=ηg(t0)和k1=ηg(t1)可任意选择。按照本发明,进行的是近似计算。
直接的方法是传统方法,也就是从采集计数器中取得取样
和
作为η
c[k
0]和η
c[k
1]的近似值。这里,k
0和k
1是跨越测量间隔的选通计数器的第一个值和最后一个值,
是第k个选通时钟周期起始点处的采集计数器的值。假设
可以通过在选通时钟的上升边缘取样采集计数器的当前值获得就足够了。
和
定义连接线η
c,该连接线可被认为η
c的近似值。因此,频率比例可估算为:
附图3描述对应于选择k
0=3和k
1=7的
和
黑曲线和虚曲线表示η
c(t)=φ
c/2π+f
ct的初始相位φ
c如何影响估算值η
c(t)的陡度。取决于φ
c,N
c按照频率比例f
c/f
g的估算值太小或者太大而取15-5=10或者16-5=11的值。适用于任何频率比例f
c/f
g的总的规则是,N
c不能超过两个值,并且取值依赖于采集时钟和选通时钟之间的相位关系。
先前的讨论提出频率估算问题作为基于量化形式的η
c[k]估算采集时钟的非量化相位斜度η
c[k]的陡度的任务。在这个前提下,传统方法表现得不是最优,因为它只利用了来自
的两个取样,但是忽略了来自测量时间间隔内的信息:假设测量时间间隔持续N
g=k
1-k
0个选通时钟周期,我们可以利用选通时钟的每个上升边缘从采集计数器中得到总数为N
g+1个取样。
这些取样
在附图5中用黑点标记。它们分布在黑色回归线
上。来自回归线的取样
用空点标记。按照本发明,就陡度而言,与
相比,
看起来是更好的估算值。
由于实际原因,可能希望考虑来自的Ng+1个取样的子集。例如,如果Ng具有106的数量级,可能不希望基于如此大量的取样值计算回归线。如上所述,k表示选通时钟ηg的连续归一化相位的整数值。来自这些整数值的子集可表示为
ηg[m]
其中m是大小M的子集内的系数,1≤m<M。
子集的实例是等距栅格
ηg[m]=m[Ng/M]
其中整数[Ng/M]是栅格间距。
子集的另一个实例是均一抖动栅格
ηg[m]=m[Ng/M]+rnd[m]
此时,rnd[m]是R0≤rnd[m]≤R1范围内的均一分布的整数随机变量,其中R0,R1是整数。该仿真结果表明抖动栅格可能有益于某些格局。
假设取样
对应于某一子集η
g[m],回归线可如下确定:下面的前提是假设
将恒定归一化相位偏移a
0和陡度a
1选择成使得误差信号
的能量E最小化。未知的a
0和a
1通过求解下面的等式而得出:
因此产生线性等式系统:
其中数据相关系数为:
和数据无关系数为:
A11=M(8)
首先计算等式(6)到(10),随后求解等式(5)得到a
0和a
1。由于系数A
11、A
12、A
21、A
22无关于(数据)取样
只要选择了某些适当的值M和η
g[m]之后,就足以将它们计算出来。仅有B
1、B
2是数据相关的,并且对于一组新的取样η
g[m],需要重新计算。
计算量与取样数M是成比例的,如果M很大,计算B1、B2的工作量支配求解等式系统(5)的工作量。
由于未知的恒定相位a0不是我们关注的,不要求对其进行明确计算。
早期精度较低的频率估算值可通过首先对M0<M个取样计算a1获得。当更多的取样到达时,由于(6)到(10)的累积特性,用较低的工作量就可计算出a1的更新值。
由于等式系统(5)的简单特性,可能简单地引用解a1。结果,可以将这个简单的解理解为与有限脉冲响应(FIR)滤波器的单一输出取样密切相关。(该滤波器有斜坡形状的脉冲响应,并且可看作通信理论中公知的匹配滤波器)。因此,可以选择某些适当的FIR滤波器实现方式。
如果要测量的频率比例随时间变化,人们可能希望对其进行重复测量。取决于更新率,一组新的M个取样可能或者可能不与前一组取样重叠。如果重叠,则在一定程度上降低计算量就是可能的。
可能已知频率比例在取得M个取样的测量时间间隔内变化。这可能是例如由于在启动各个晶体振荡器之后,两个频率之一的渐近指数稳定造成的。在这种情况下,我们可以估算更复杂回归线的参数。
附图5示出了按照本发明的电子电路的第二种示范性实施方式的简化电路图,该电路按照上面介绍的按照本发明的一个方面的原理进行操作。
从附图5可以看出,提供了一个计数器30和一个锁存器40。从附图5可以看出,将信号uc输入到计数器30的时钟输入端。然后,将输出信号xc1输入到锁存器40,锁存器40的时钟输入端接收信号ug。锁存器40的输出信号是信号xg1。
而且,提供了计数器32和比较器34。计数器32的时钟输入端接收选通时钟信号ug。计数器32的输出信号输入到比较器34,每次计数器32输出的计数值达到n,则该比较器向锁存器40输出一个使能信号。
灰线36指示时钟域的过渡,即由采集时钟uc和选通时钟ug操作的电路单元之间的边界。
附图6示出了附图5的电路中出现的各个信号的时序图。从附图6可以看出,在理想条件的情况下,在附图5的电路中可能会出现问题。不过,由于计数器输出信号xc1的位不正确地同步变化,因此会出现问题。因此,如果选通时钟uc的取样边缘在计数器位变化的同时时出现,锁存器40的输出信号,即信号xg1,在某些情况下可能是错误的。
附图7示出了按照本发明的电路的第三种示范性实施方式的简化电路图。通过本发明的第三种示范性实施方式的电路,参考附图5和6描述的同步问题是可以避免的。
从附图7可以看出,将信号uc输入到计数器50的时钟端口,输出信号xc1输入到锁存器2 52。锁存器2 52的时钟输入端也接收信号uc。锁存器2 52的输出信号xc2输入到锁存器3 54,锁存器3 54的时钟输入端也与信号uc相接。
输入信号ug输入到AND门56的一个输入端,AND门56的输出信号输入到锁存器1 58。锁存器1 58的时钟端口也连接到输入信号uc。锁存器1 58的输出信号xc4通过一个反相器60返回到AND门56的另一个输入端。进一步的,信号xc4输入到另一个计数器62的使能端口,该计数器62由采集时钟uc进行时钟控制。计数器62的计数信号输入到比较器64,其中,计数信号与比较值n进行比较,以致于每次计数信号62的计数值达到n时,比较器64输出一个输出信号,该信号作为使能信号输入到锁存器354。时钟域过渡处于锁存器1 58处。
附图8示出了附图7的电路中出现的信号的时序图。附图8的第一个时序图描绘出随时间变化的信号uc。第二个时序图描绘出随时间变化的信号xc1。第三个时序图描绘出随时间变化的信号xc2。第四个时序图描绘出随时间变化的信号ug。第五个时序图描绘出随时间变化的信号xc4。第六个时序图描绘出随时间变化的信号xc3。
从附图8可以看出,在附图5所示的电路中出现的同步问题,可通过附图7所示的电路得到避免,在附图7中,选通时钟ug被采集时钟uc取样,并且所有进一步的处理发生在采集时钟域中。“选通时钟检测”信号xc4在该电路中起了重要的角色。如果上升边缘出现在第n个采集时钟周期期间的选通时钟信号ug中,将导致xc4在采集时钟第n+1个周期期间变高,并且在第n+2个周期期间再次变低。因此,xc4可用于使能锁存器3 54,以接替xc2,其中xc2是xc1的延迟形式。
不过,应该注意,从信号xg1和xc3表示来自采集计数器的从头至尾轮换相同的计数器值序列的取样这个意义上说,附图5和7的电路是相同的。这是因为a)按照选通时钟ug上升边缘在第n个采集时钟周期期间的某一时刻在xc1的控制下取样采集时钟与b)在第n个采集时钟周期期间的某一时刻检测选通时钟ug的上升边缘并且之后检查时钟周期数目是相同的。
按照本发明的这些示范性实施方式的变形方式,为了定义所有可能的取样的子集(取样栅格),电路可通过比较器和保持km=ηg[m]、将会触发采样的选通时钟周期的数目的寄存器得到扩展。一旦触发条件出现并且取样可以获得,取样必须被存储起来,并且在下一个触发的时刻将其加载。在中断服务程序的控制下,可以存储和加载到FIFOs中和从FIFOs存储和加载或者可以存储和加载到处理器的存储器中和从处理器的存储器存储和加载。
很有优势地,按照本发明,测量误差明显减少,但不增加测量时间间隔。同样,在保持与现有技术已知的传统方法相同测量误差的情况下,测量间隔可减少。用于典型应用的仿真示出,如果可获得25个取样,测量误差可被减少到二分之一。取样数目增加到n倍,测量误差另外减少