CN100514671C - 具有击穿保护的晶体管结构 - Google Patents
具有击穿保护的晶体管结构 Download PDFInfo
- Publication number
- CN100514671C CN100514671C CNB2005100704922A CN200510070492A CN100514671C CN 100514671 C CN100514671 C CN 100514671C CN B2005100704922 A CNB2005100704922 A CN B2005100704922A CN 200510070492 A CN200510070492 A CN 200510070492A CN 100514671 C CN100514671 C CN 100514671C
- Authority
- CN
- China
- Prior art keywords
- type ion
- ion doping
- type
- heavily doped
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明涉及一种具有击穿保护的晶体管结构，其能够提高晶体管耐击穿能量，并且能够扩大预定雪崩击穿电压所需的离子掺杂浓度冗余度。该晶体管结构避免了寄生双极型晶体管被导通，并能够提高晶体管耐雪崩击穿的电流。同时该晶体管结构具有一金属场效区块，用以扩大预定雪崩击穿电压所需的离子掺杂浓度的冗余度。
Description
技术领域
本发明涉及一种具有击穿保护的晶体管结构。
背景技术
单次晶体管耐雪崩击穿能量(Single-Shot Avalanche Breakdown Energy，EAS)是评估晶体管特性的因素之一，其代表单次的雪崩击穿(AvalancheBreakdown)发生时，晶体管所能够承受的能量，当超过此能量时，晶体管的结温度(Junction Temperature)将会过高，导致组件内部损坏。一般估算EAS的公式为：
EAS＝VBR*IAS*TAS
其中VBR是晶体管击穿电压，IAS是雪崩击穿电流，而TAS是雪崩击穿时间。
如图1A所示，是公知的具有P型场效区板(P-field plate)118的晶体管100的部分剖示图，其中一N型层104(N-epi)、一P型阱区106、与一N型重掺杂区域108及一P型重掺杂区域110形成一寄生双极型晶体管10，其中该寄生双极型晶体管10的基极部分还包含一由该P型阱区106形成的内部阻抗(Rbody)10a，当晶体管100在击穿热点区域(hot area)20发生雪崩击穿现象时，会有大量的雪崩击穿电流IAS流过该晶体管100内部，也会流经该内部阻抗Rbody，对于该寄生晶体管10，IAS*Rbody是形成该寄生晶体管10的基极-射极电压差，即VBE；而当IAS*Rbody大于该寄生晶体管10的导通电压(VBEON)时，该寄生晶体管10被导通，此时流过该寄生晶体管10的电流，会提高该P型阱区106与N型层104的结温度，因为双极型晶体管的导通电压为负温度系数，也就是说温度上升会使导通电压下降，因此该P型阱区106与N型层104的结温度上升，这样会导致该寄生晶体管10的VBEON下降，使得在相同VBE电压下，该寄生晶体管10会导通更多电流，进一步提高P型阱区106与N型层104的结温度，则会导通更多电流；这种因击穿而产生的电流放大循环效应，将提高雪崩击穿电流IAS，从而导致晶体管更快达到耐雪崩击穿能量EAS，因而损坏。
一般为降低上述电流放大循环效应，可采用的方式为降低Rbody，例如通过增加离子掺杂浓度来降低内部阻抗。然而，过浓的离子掺杂浓度会导致其后将要形成的重掺杂区域需要更高的浓度，或者需要多道工艺步骤，这些方法将会增加工艺的复杂度，同时降低优良率。
另外，该具有P型场效区板118的晶体管100，因其具有至少一个P型场效区板118结构，可达到提高雪崩击穿电压的目的，但P型场效区板118的离子掺杂浓度会影响雪崩击穿电压电平，当其离子掺杂浓度渐次提高时，雪崩击穿电压电平也随之提高，但当超过某一离子掺杂浓度时，雪崩击穿电压电平又会逐渐下降。因此，要达到较高击穿电压的离子掺杂浓度有一个范围a，如图1B所示，P型场效区板118的实际离子掺杂浓度偏差量a，其偏差冗余度约在超过百分之五(5％)的预定掺杂浓度范围后，晶体管的雪崩击穿电压就会快速下降。然而，因为工艺本身的偏差，一般来说可达到较高雪崩击穿电压的离子掺杂浓度的范围并不大，从而导致相同工艺生产的组件具有不同的击穿电压。
因此，由上可知，上述公知的具有击穿保护的晶体管结构，在实际使用上，显然存在不便与缺欠。
由此，本发明提出一种能够提高晶体管耐击穿能量，并且能够扩大较好离子掺杂浓度的晶体管结构。
发明内容
本发明的目的是提供一种晶体管的击穿保护结构，该结构能够提高晶体管耐击穿能量。以N型沟道的垂直型金属氧化物半导体(MOS)晶体管为例，其P型阱区中含有N型重掺杂区域和P型重掺杂区域，其中该N型重掺杂区域与该P型重掺杂区域相比，其位置离击穿发生区域较远。
为了解决上述问题，根据本发明的其中一种方案，提供一种具有P型场效区板的晶体管的击穿保护结构，使晶体管的雪崩击穿电压受到工艺偏差的影响降低，从而有较好的优良率。该击穿保护结构包括一金属场效区块，其包围主体晶体管区域，该金属场效区块介于该主体晶体管区域以及该P型场效区域之间。
为了解决上述问题，根据本发明的其中一种方案，提供一种具有击穿保护的晶体管结构。该晶体管包括：一第一型离子掺杂区域、一第二型离子掺杂区域、一第一型离子重掺杂区域、一第二型离子重掺杂区域、一金属场效区块、和一第二型离子掺杂场效区块。其中，该第二型离子掺杂区域形成在该第一型离子掺杂区域内，且该第一型离子掺杂区域与该第二型离子掺杂区域的离子的极性是相反的；该第一型离子重掺杂区域形成在该第二型离子掺杂区域内；该第二型离子重掺杂区域形成在该第二型离子掺杂区域内；该金属场效区块与该第一型离子重掺杂区域及该第二型离子重掺杂区域相连接；且该第二型离子掺杂场效区块形成在主体晶体管区域外侧，并包围整个晶体管，该第二型离子掺杂场效区块与该第二型离子掺杂区域重叠，并向远离该第一型离子重掺杂区域的方向延伸，以此增加晶体管的击穿发生电压。其中该第一型离子重掺杂区域与该第二型离子重掺杂区域相比，其位置离雪崩击穿发生区域较远。
为了解决上述问题，根据本发明的其中一种方案，提供一种具有击穿保护的晶体管结构。该晶体管包括：一主体晶体管区域、一第二型离子掺杂区域、一第一型离子重掺杂区域、一具有离子掺杂的第二型离子掺杂场效区块和一金属场效区块。其中，该第二型离子掺杂场效区块包围该主体晶体管区域，该第二型离子掺杂场效区块与该第二型离子掺杂区域重叠，并向远离该第一型离子重掺杂区域的方向延伸；该金属场效区块包围该主体晶体管区域，其边界介于该主体晶体管区域和该第二型离子掺杂场效区块之间，并与该主体晶体管区域相连结。通过该金属场效区块，增加该晶体管的预定击穿电压所需的第二型离子掺杂场效区块掺杂量误差冗余度。
为了解决上述问题，根据本发明的其中一种方案，提供一种具有击穿保护的晶体管结构。该晶体管包括：一第一型离子掺杂区域、一第二型离子掺杂区域、一第一型离子重掺杂区域、一第二型离子重掺杂区域、一第二型离子掺杂场效区块和一金属场效区块。其中，该第二型离子掺杂区域形成在该第一型离子掺杂区域内，且该第一型离子掺杂区域与该第二型离子掺杂区域的离子的极性是相反的；该第一型离子重掺杂区域形成在该第二型离子掺杂区域内；该第二型离子重掺杂区域形成在该第二型离子掺杂区域内；该第二型离子掺杂场效区块形成在一主体晶体管区域外侧，用以包围整个晶体管，该第二型离子掺杂场效区块与该第二型离子掺杂区域重叠，并向远离该第一型离子重掺杂区域的方向延伸；以及该金属场效区块与该第一型离子重掺杂区域及该第二型离子重掺杂区域相连接。其中该第一型离子重掺杂区域与该第二型离子重掺杂区域相比，其位置离雪崩击穿发生区域较远；且该金属场效区块的边界介于该第二型离子掺杂场效区块的宽度之间。
参照以下有关本发明的详细说明与附图，可以进一步了解本发明的目的、特征与特点，但是附图仅提供参考与说明，并非用来对本发明加以限制。
附图说明
图1A是公知的具有P型场效区板的晶体管的部分剖示图；
图1B是图1A的晶体管的雪崩击穿电压与P型场效区板离子掺杂浓度的关系曲线图；
图2是本发明具有击穿保护的晶体管结构的其中一实施例的部分剖示图；
图3是本发明具有击穿保护的晶体管结构的雪崩击穿电压与P型场效区块离子掺杂浓度的关系曲线图；以及
图4是本发明具有击穿保护的晶体管结构的另一实施例的部分剖示图。
其中，附图标记说明如下：
a 离子掺杂浓度偏差量
10 寄生双极型晶体管结构
10a 内部阻抗
20 击穿热点区域
100 晶体管
104 N型层
106 P型阱区
108 N型重掺杂区域
110 P型重掺杂区域
118 P型场效区板
b 离子掺杂浓度偏差量
30 寄生双极型晶体管
30b 基极电阻
40 击穿热点区域
102 N+基板
104 N型层
106 P阱型区
108 N型重掺杂区域
110 P型重掺杂区域
112 栅极
114 栅极氧化层
200 垂直式耗尽型金属氧化物半导体晶体管结构
206a 晶体管模块
206b 晶体管模块
216 金属场效区块
218 P型场效区块
300 沟槽式耗尽型金属氧化物半导体晶体管结构
306b 晶体管模块
312 栅极
316 金属场效区块
具体实施方式
如图2所示，是本发明具有击穿保护的晶体管结构的一实施例的部分剖示图。在本垂直式Depletion MOS(耗尽型金属氧化物半导体晶体管，DMOS)200中，包括至少一晶体管模块(module)206a、一位于周围的晶体管模块206b、一P型场效区块(P-field block)218，以及一延伸到P型场效区块218上方的金属场效区块216。
该晶体管模块206b中，主要包括一N型重掺杂区域(第一型离子重掺杂区域)108、一P型重掺杂区域(第二型离子重掺杂区域)110、一P型阱区(第二型离子掺杂区域)106、部分N型层104、以及部分P型场效区块(第二型离子掺杂场效区块)218，此外还包括一N+基板102、一栅极112、以及一栅极氧化层114。同时由于晶体管模块206b位于该N型层(第一型离子掺杂区域)104中，因此形成一寄生NPN双极型晶体管(Bipolar JunctionTransistor，BJT)30，同时该寄生BJT 30在该P型重掺杂区域110与该P型阱区106之间具有一基极电阻(Rbody)30b。
其中，容易发生雪崩击穿的区域为热点区域40，当雪崩击穿发生时，电流将流过该晶体管模块206b，再流入连接该N型重掺杂区域108及P型重掺杂区域110的接点，即该金属场效区块216。然而，电流并不会直接流过由该P型重掺杂区110与P型阱区106所形成的基极电阻30b，而会从该击穿热点区域40直接透过该P型重掺杂区110域流入接点，即该金属场效区块216。因此，该寄生BJT晶体管30不会轻易被导通，从而能避免因击穿而产生的电流放大循环效应而提高雪崩击穿电流IAS，从而延后晶体管到达雪崩耐击穿能量EAS，以此可提高晶体管的耐击穿能力，避免组件损坏。
而且，晶体管的雪崩击穿触发电压，受到该P型场效区块218的掺杂浓度影响，而覆盖在该P型场效区块218上方的该金属场效区块216，因其延伸覆盖在部分P型场效区块218上，从而可有效地扩张得到预定雪崩击穿电压的P型场效区块218的离子掺杂浓度范围，一般来说，当该金属场效区块216覆盖的比例占该P型场效区块218宽度的四分之一(1/4)到四分之三(3/4)时，即可得到较好的效果。
如图3所示，是本发明具有击穿保护的晶体管结构的雪崩击穿电压与P型场效区块离子掺杂浓度的关系曲线图。此时在工艺中被植入P型场效区块218的实际离子掺杂浓度，与设计的雪崩击穿电压的预定离子掺杂浓度相比，其偏差量b在某一百分比内，均可以得到预期的雪崩击穿电压，该掺杂浓度偏差冗余度(to1erance)约在百分之二十(20％)以内。而图1A中所示的公知的不具有本发明的金属场效区块216与P型场效区块218重叠的晶体管结构，其P型场效区板118的实际离子掺杂浓度偏差量a，其偏差冗余度约在超过百分之五(5％)的预定掺杂浓度范围后，晶体管的雪崩击穿电压即会快速下降。
另外，在本实施例中，该P型场效区块218与该金属场效区块216之间有一厚氧化层120。而且，该P型场效区块218的离子掺杂浓度范围可在1e12cm-2到1e13cm-2之间，该P型阱区106的离子掺杂浓度范围可在1e13cm-2到1e14cm-2之间，该N型重掺杂区域108的离子掺杂浓度范围可在1e15cm-2到1e16cm-2之间，该P型重掺杂区域110的离子掺杂浓度范围可在1e15cm-2到5e15cm-2之间，该N型层104的单位电阻可在15ohm到40ohm之间。
如图4所示，是本发明具有击穿保护的晶体管结构的另一实施例的部分剖示图。由图中可知，在沟槽式耗尽型金属氧化物半导体晶体管(TrenchDMOS)结构300中，应用相同原理的晶体管模块306b结构，以及金属场效区块316，也能够得到类似的效果。其中该晶体管300设有一栅极312。
但是，以上所述，只是本发明较佳具体实施例之一的详细说明与附图，本发明的特征并不局限于此，其并非用来限制本发明，本发明的所有范围应当以权利要求书为准，凡符合本发明权利要求书的构思以及根据该构思类似变化的实施例，都应包含在本发明的范畴中，对于本领域的技术人员根据本发明的构思可以进行的变化或修改均可涵盖在本案的专利范围内。
Claims (16)
1、一种具有击穿保护的晶体管结构，包括：
一第一型离子掺杂区域；
一第二型离子掺杂区域，其形成在该第一型离子掺杂区域内，其中该第一型离子掺杂区域与该第二型离子掺杂区域的离子的极性是相反的；
一第一型离子重掺杂区域，其形成在该第二型离子掺杂区域内；
一第二型离子重掺杂区域，其形成在该第二型离子掺杂区域内；
一金属场效区块，其与该第一型离子重掺杂区域及该第二型离子重掺杂区域相连接；以及
一第二型离子掺杂场效区块，该第二型离子掺杂场效区块形成在主体晶体管区域外侧，并包围整个晶体管，该第二型离子掺杂场效区块与该第二型离子掺杂区域重叠，并向远离该第一型离子重掺杂区域的方向延伸，以此增加晶体管的击穿发生电压；
其中该第一型离子重掺杂区域与该第二型离子重掺杂区域相比，其位置离雪崩击穿发生区域较远。
2、如权利要求1所述的晶体管结构，其特征在于，该第一型离子掺杂区域是一N型层，该第二型离子掺杂区域是一P型阱区，该第一型离子重掺杂区域是一N型重掺杂区域，以及该第二型离子重掺杂区域是一P型重掺杂区域。
3、如权利要求1所述的晶体管结构，其特征在于，该第二型离子掺杂场效区块是一P型场效区块。
4、如权利要求1所述的晶体管结构，其特征在于，该第二型离子掺杂场效区块的离子浓度在1e12cm-2～1e13cm-2之间。
5、如权利要求1所述的晶体管结构，其特征在于，还包括一厚氧化层，其形成在该第二型离子掺杂场效区块上。
6、如权利要求1所述的晶体管结构，其特征在于，
该第一型离子掺杂区域的单位电阻在15ohm～40ohm之间；
该第二型离子掺杂区域的离子浓度在1e13cm-2～1e14cm-2之间；
该第一型离子重掺杂区域的离子浓度在1e15cm-2～1e16cm-2之间；以及
该第二型离子重掺杂区域的离子浓度在1e15cm-2～5e15cm-2之间。
7、一种具有击穿保护结构的晶体管，包括：
一主体晶体管区域；
一第二型离子掺杂区域，其形成在该主体晶体管区域的外侧；
一第一型离子重掺杂区域，其形成在该第二型离子掺杂区域内部；
一具有离子掺杂的第二型离子掺杂场效区块，其包围该主体晶体管区域，该第二型离子掺杂场效区块与该第二型离子掺杂区域重叠，并向远离该第一型离子重掺杂区域的方向延伸；以及
一金属场效区块，其包围该主体晶体管区域，其边界介于该主体晶体管区域以及该第二型离子掺杂场效区块之间，并与该主体晶体管区域相连接；
通过该金属场效区块增加该晶体管的预定击穿电压所需的第二型离子掺杂场效区块掺杂量误差冗余度。
8、如权利要求7所述的晶体管，其特征在于，该第二型离子掺杂场效区块是一P型场效区块。
9、如权利要求7所述的晶体管，其特征在于，还包括一氧化层，其介于该第二型离子掺杂场效区块与该金属场效区块之间，覆盖在第二型离子掺杂场效区块上。
10、如权利要求7所述的晶体管，其特征在于，该第二型离子掺杂场效区块的离子浓度在1e12cm-2～1e13cm-2之间，且该金属场效区块的边界介于该第二型离子掺杂场效区块的宽度的四分之一到四分之三之间。
11、如权利要求7所述的晶体管，其特征在于，还包括：
一第二型离子重掺杂区域，其形成在该第二型离子掺杂区域内部；
其中该第一型离子重掺杂区域形成在该第二型离子掺杂区域内部，该第二型离子重掺杂区域与该主体晶体管区域之间；以及
该金属场效区块与该第二型离子重掺杂区域、该第一型离子重掺杂区域、以及该主体晶体管区域相连接。
12、权利要求11所述的晶体管，其特征在于，该第二型离子重掺杂区域的离子浓度在1e15cm-2～5e15cm-2之间，该第一型离子重掺杂区域的离子浓度在1e15cm-2～1e16cm-2之间。
13、一种具有击穿保护的晶体管结构，包括：
一第一型离子掺杂区域；
一第二型离子掺杂区域，其形成在该第一型离子掺杂区域内，其中该第一型离子掺杂区域与该第二型离子掺杂区域的离子的极性是相反的；
一第一型离子重掺杂区域，其形成在该第二型离子掺杂区域内；
一第二型离子重掺杂区域，其形成在该第二型离子掺杂区域内；
一第二型离子掺杂场效区块，其形成在一主体晶体管区域外侧，用以包围整个晶体管，该第二型离子掺杂场效区块与该第二型离子掺杂区域重叠，并向远离该第一型离子重掺杂区域的方向延伸；以及
一金属场效区块，其与该第一型离子重掺杂区域和该第二型离子重掺杂区域相连接；
其中该第一型离子重掺杂区域与该第二型离子重掺杂区域相比，其位置离雪崩击穿发生区域较远；且该金属场效区块的边界介于该第二型离子掺杂场效区块的宽度之间。
14、如权利要求13所述的晶体管结构，其特征在于，该第一型离子掺杂区域是一N型层，该第二型离子掺杂区域是一P型阱区，该第一型离子重掺杂区域是一N型重掺杂区域，该第二型离子重掺杂区域是一P型重掺杂区域，以及该第二型离子掺杂场效区块是一P型场效区块。
15、如权利要求13所述的晶体管结构，其特征在于，还包括一厚氧化层，其形成在该第二型离子掺杂场效区块上。
16、如权利要求13所述的晶体管结构，其特征在于，
该第一型离子掺杂区域的单位电阻在15ohm～40ohm之间；
该第二型离子掺杂区域的离子浓度在1e13cm-2～1e14cm-2之间；
该第一型离子重掺杂区域的离子浓度在1e15cm-2～1e16cm-2之间；
该第二型离子重掺杂区域的离子浓度在1e15cm-2～5e15cm-2；
该第二型离子掺杂场效区块的离子浓度在1e12cm-2～1e13cm-2之间；以及
该金属场效区块的边界介于该第二型离子掺杂场效区块的宽度的四分之一到四分之三之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100704922A CN100514671C (zh) | 2005-05-13 | 2005-05-13 | 具有击穿保护的晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100704922A CN100514671C (zh) | 2005-05-13 | 2005-05-13 | 具有击穿保护的晶体管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1862828A CN1862828A (zh) | 2006-11-15 |
| CN100514671C true CN100514671C (zh) | 2009-07-15 |
Family
ID=37390203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100704922A Expired - Fee Related CN100514671C (zh) | 2005-05-13 | 2005-05-13 | 具有击穿保护的晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100514671C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178930B2 (en) * | 2007-03-06 | 2012-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to improve MOS transistor on-breakdown voltage |
| CN102142456B (zh) * | 2010-02-02 | 2013-02-06 | 旺宏电子股份有限公司 | 高增益常数β双极性接合晶体管及其制造方法 |
-
2005
- 2005-05-13 CN CNB2005100704922A patent/CN100514671C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1862828A (zh) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100428490C (zh) | 绝缘栅型晶体管以及逆变器电路 | |
| CN102148239B (zh) | 绝缘栅极半导体器件 | |
| CN100585858C (zh) | 半导体装置及其制造方法 | |
| CN101952968B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| US7859082B2 (en) | Lateral bipolar transistor and method of production | |
| CN102446955B (zh) | 高电压金属氧化半导体装置与制造该装置的方法 | |
| CN1855543B (zh) | 改进性能的功率半导体器件及其方法 | |
| US20070267663A1 (en) | Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same | |
| CN101960574A (zh) | 具有经改进架构的ldmos装置 | |
| US20070069288A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN102290446B (zh) | 半导体设备及其制造方法 | |
| US7936007B2 (en) | LDMOS with self aligned vertical LDD backside drain | |
| CN104299998A (zh) | 一种ldmos器件及其制作方法 | |
| CN103035692A (zh) | 半导体装置 | |
| CN101740392A (zh) | Ldmos晶体管、半导体器件及其制造方法 | |
| CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN103035675A (zh) | Rfldmos器件和制造方法 | |
| CN100514671C (zh) | 具有击穿保护的晶体管结构 | |
| CN103779414A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN101026192B (zh) | 半导体装置及其制造方法 | |
| CN103415916A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN101819997A (zh) | 一种可改善回跳性能的ldmos器件及其制造方法 | |
| CN103367413B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN102054866B (zh) | 横向高压mos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090715 Termination date: 20210513 |