CN100505184C - 金属硅化物制作中的选择性离子注入预非晶化方法 - Google Patents

金属硅化物制作中的选择性离子注入预非晶化方法 Download PDF

Info

Publication number
CN100505184C
CN100505184C CNB200510029146XA CN200510029146A CN100505184C CN 100505184 C CN100505184 C CN 100505184C CN B200510029146X A CNB200510029146X A CN B200510029146XA CN 200510029146 A CN200510029146 A CN 200510029146A CN 100505184 C CN100505184 C CN 100505184C
Authority
CN
China
Prior art keywords
metal silicide
ion implantation
amorphous
selective ion
production according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200510029146XA
Other languages
English (en)
Other versions
CN1921073A (zh
Inventor
宁先捷
保罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200510029146XA priority Critical patent/CN100505184C/zh
Publication of CN1921073A publication Critical patent/CN1921073A/zh
Application granted granted Critical
Publication of CN100505184C publication Critical patent/CN100505184C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

金属硅化物制作中的选择性离子注入预非晶化方法,是PMOS场效应晶体管中进行应变源漏的硅锗外延生长后,通过对硅锗外延生长的区域进行离子注入预非晶化,使其在形成金属硅化物过程中的反应温度降低,从而与硅及多晶硅的形成金属硅化物的反应温度接近或一致,以便得到均匀的金属硅化物层,保证片电阻的均匀性。

Description

金属硅化物制作中的选择性离子注入预非晶化方法
技术领域
本发明涉及金属硅化物的制作方法,特别是涉及采用选择性离子注入预非晶化的金属硅化物制作方法。
背景技术
在源漏区域选择性外延生长硅锗使通道区域产生应变已经成为P型通道金属氧化物半导体场效应晶体管(PMOSFET)提高载子迁移性的有效方法。但是,已经发现在硅上和外延生长的硅锗上形成金属硅化物的条件不同。如在外延生长的硅锗上形成金属硅化物的温度高于在硅上形成金属硅化物的温度,如在硅上镍金属硅化物形成的第一快速升温回火(RapidThermal Annealing,RTA1)温度为280~300℃,接着湿法去除未反应的金属,然后在500℃第二次快速升温回火(Rapid Thermal Annealing,RTA2)。而对于硅锗,第一快速升温回火(RTA1)温度为300~350℃,湿法去除未反应金属后第二次快速升温回火(RTA2)温度是500℃。RTA1的温度差可以达到20~50℃,这种不同区域形成金属硅化物的条件的不同会导致外延生长的硅锗上和硅上形成的金属硅化物不均匀,在多晶硅及硅上的金属硅化物比外延生长硅锗上形成的金属硅化物厚,因此导致片电阻(sheetresistance)的不均匀性。如片电阻差别可以达到50%,对于镍硅化物(NiSi)片电阻是12欧姆/方块(ohm/square),对于镍的硅锗化物(NiSiGe)则为8欧姆/方块。在半导体制程上,所期望的是在晶片横向的外延生长的硅锗、衬底硅和多晶硅等不同区域上形成均匀一致的金属硅化物,因此在芯片横向的不同区域能够具有一致的片电阻。
发明内容
本发明的目的是通过在金属硅化物形成之前对不同的金属硅化物形成区域进行选择性离子注入预非晶化,减少外延生长的硅锗与金属反应形成金属硅化物的障碍,获得晶片横向的不同区域上均匀一致的金属硅化物。
本发明的金属硅化物制作中的选择性离子注入预非晶化方法,包括
a)在多晶硅氧化物层上淀积多晶硅,光刻形成图案;
b)去除多晶硅栅极上的硬掩模;
c)形成多晶硅间隔层;
d)在PMOS和NMOS区域淀积保护层;
e)光刻胶覆盖NMOS区域和多晶硅栅极;
f)NMOS区域和多晶硅栅极在所述保护层和光刻胶的保护下,在PMOS的源漏区域进行硅凹陷刻蚀;
g)去除光刻胶;
h)在硅凹陷区域进行硅锗外延生长;
i)进行选择性离子注入预非晶化;
j)去除保护层;
k)金属硅化物制作。
本发明的选择性离子注入预非晶化(pre-amorphorzation implantation,PAI)是指,在金属硅化物形成之前对需要形成金属硅化物的区域进行选择性地非晶化,也就是通过高能量离子流对选择的区域进行选择性地离子轰击使其表面非晶化。
根据本发明的保护层采用电介质材料,如硅氧化物、硅氮氧化物、硅氮化物等。
本发明的金属硅化物的制作,包括:表面预清洗,金属淀积,回火,去除金属,再回火。
本发明的选择性离子注入预非晶化为离子流注入,其离子流注入材料为硅、锗或硅锗的混合物,离子流注入的能量为5~50KeV,离子流剂量为1.0×1013~1.0×1016/厘米2
本发明的选择性离子注入预非晶化至少进行一次,较好为进行选择性离子注入预非晶化两次。
第一次选择性离子注入非晶化在形成金属硅化物的金属淀积之前的外延生长硅锗的源漏极进行,即在PMOS的外延生长硅锗的源漏区域进行。
第二次选择性离子注入非晶化在去除电介质保护层后的源漏及栅极同时进行。该第二次选择性离子注入预非晶化的能量为5~50KeV,离子流剂量为1.0×1013~1.0×1015/厘米2
第二次选择性离子注入非晶化在源漏及栅极上,形成金属硅化物的金属淀积之后,回火之前进行。该第二次选择性离子注入非晶化的能量为30~50KeV,离子流剂量为1.0×1013~1.0×1015/厘米2
本发明采用对金属硅化物形成区域进行选择性离子注入预非晶化方法,使被选择性离子注入非晶化区域的结晶产生变化,从而降低金属硅化物形成的温度,不同区域,硅、多晶硅以及外延生长硅锗区域的金属硅化物形成温度接近或一致,温度差降到10℃以下,使形成的金属硅化物厚度均匀。
附图说明
图1是具有硬掩模的多晶硅栅极图案的截面示意图。
图2是去除硬掩模后的多晶硅栅极图案截面示意图。
图3是形成多晶硅间隔层后的多晶硅栅极截面示意图。
图4是在PMOS和NMOS区域淀积电介质层,并形成光刻胶图案后的截面示意图。
图5是用电介质层和光刻胶保护NMOS区域和多晶硅栅极,进行凹陷刻蚀后的截面示意图。
图6是去除光刻胶后的截面示意图。
图7是用电介质层保护NMOS区域和PMOS的多晶硅栅极,对其凹陷刻蚀区域进行硅锗外延生长后,第一次选择性离子注入非晶化后的一个实施例的截面示意图。
图8是去除电介质层后的截面示意图。
图9是在金属淀积前,第二次选择性离子注入非晶化的另一个实施例的截面示意图。
图10是在金属淀积后回火前,第二次选择性离子注入非晶化的又一个实施例的截面示意图。
附图标记说明
06  全部表面覆盖的电介质层
10  硅衬底
11  N井
12  PMOS多晶硅氧化物层
13  PMOS多晶硅栅极
14  PMOS多晶硅栅极硬掩模
15  PMOS多晶硅栅极间隔层
16  PMOS区域电介质层
17  PMOS区域光刻胶图案
18  PMOS源漏区域硅凹陷刻蚀
    181 硅凹陷刻蚀区域硅锗外延生长
    182 硅锗外延生长的区域非晶化
    183 硅锗外延生长区域两次非晶化
    184 淀积的金属
19  非晶化离子流
20  浅沟隔离
21  P井
22  NMOS多晶硅氧化物层
23  NMOS多晶硅栅极
24  NMOS多晶硅栅极硬掩模
25  NMOS多晶硅栅极间隔层
26  NMOS区域电介质层
27  NMOS区域光刻胶图案
30  除硅锗外延生长区域以外的非晶化部分
具体实施方式
下面结合附图和实施例详细说明本发明。
实施例1
本发明的一个实施例,进行一次预非晶化方法,包括以下工艺步骤:
a)在栅极氧化物上淀积多晶硅和作为硬掩模的电介质材料,接着进行光刻,显影形成多晶硅栅极图案,如图1所示。
b)去除硬掩模14、24,如图2所示。
c)在多晶硅栅极的侧壁形成间隔层15、25,如图3所示。
d)NMOS区域和多晶硅栅极上淀积电介质层06。
e)并自对准覆盖光刻胶17、27,如图4所示。
f)NMOS区域和PMOS区域的多晶硅栅极13在电介质层06和光刻胶17、27的保护下,在PMOS区域源漏上刻蚀掉电介质层然后进行硅凹陷刻蚀18,如图5所示。
g)去除光刻胶层17、27,如图6所示。
h)在电介质层16作为硬掩模保护PMOS的多晶硅栅极13,电介质层26作为硬掩模保护NMOS区域下,对PMOS源漏的硅凹陷刻蚀区域18进行硅锗外延生长181,如图7所示。
i)然后对外延生长硅锗区域181进行选择性离子注入非晶化,其选择性离子注入的种类是锗、硅或其他元素。离子注入能量范围在5KeV到50KeV,而离子剂量为1.0×1013到1.0×1016/厘米2
j)然后采用湿式化学去除法,如用稀释氢氟酸去除电介质层16和26,如图8所示。
k)然后进行金属的淀积,淀积的金属可以是钛、钴、镍等、回火、清洗、再回火等金属硅化物制程。如对于镍硅化物的形成,100~150A的镍淀积后,第一快速升温回火(RTA1)温度为280~320℃,湿法清洗去除未反应的镍金属后,在温度450~550℃进行第二次快速升温回火(RTA2),形成最终镍金属硅化物(NiSi),选择性离子注入可使回火温度降低20~50℃。
实施例2
本发明的另一个实施例,进行两次预非晶化方法,包括如下工艺步骤:
其中a)~h)步骤同实施例1。
i)对外延生长硅锗区域181进行第一次选择性离子注入非晶化,使其表面非晶化182,其选择性离子注入的种类是锗、硅。离子注入能量范围在5KeV到50KeV,而离子剂量为1.0×1013到1.0×1016/厘米2
j)采用湿式化学去除法,如用稀释氢氟酸去除电介质层16和26,如图8所示。
k)然后在金属淀积前,对PMOS和NMOS多晶硅栅极和源漏表面进行第二次选择性离子注入非晶化,从而在硅锗外延生长区域形成了两次非晶化区域183,如图9所示。使需要形成金属硅化物的区域的反应温度进一步降低,其离子注入条件为Si或Ge,能量5~50KeV,离子剂量为1.0×1014-1.0×1016/厘米2
1)然后进行PMOS和NMOS的多晶硅栅极和源漏表面的金属淀积,淀积的金属可以是钛、钴、镍等,采用物理气相淀积方法形成,然后快速升温回火、清洗、再回火等金属硅化物形成工艺。如对于镍硅化物的形成,100~150A的镍淀积后,第一快速升温回火(RTA1)温度为280~320℃,湿法清洗去除未反应的镍金属后,在450~550℃第二次快速升温回火(RTA2),形成最终镍金属硅化物(NiSi),选择性离子注入可使回火温度降低20~50℃。
实施例3
本发明的另一个实施例,进行两次预非晶化方法,包括工艺步骤如下:
a)~h)步骤同实施例1。
i)对外延生长硅锗区域181进行选择性离子注入非晶化182,其选择性离子注入的种类是锗、硅或其他元素。离子注入能量范围在5KeV到50KeV,而离子剂量为1.0×1013到1.0×1016/厘米2
j)采用湿式化学去除法,如用稀释氢氟酸去除电介质层16和26,如图8所示。
k)然后对PMOS和NMOS多晶硅栅极和源漏表面进行金属淀积,淀积的金属可以是钛、钴、镍等,采用物理气相淀积方法形成。
l)在金属淀积层表面进行第二次选择性离子注入非晶化,使金属和硅/硅锗表面之间产生非晶化,从而在硅锗外延生长区域形成了两次非晶化区域183,如图10所示,进一步降低形成金属硅化物的反应温度,其离子注入Si或Ge,能量为30~50KeV,离子剂量为1.0×1014~1.0×1016/厘米2,然后快速升温回火、清洗、再快速升温回火等金属硅化物形成工艺。如对于镍硅化物的形成,100~150A的镍淀积后,第一快速升温回火(RTA1)为280~320℃,湿法清洗去除未反应的镍金属后,在450~550℃第二次快速升温回火(RTA2),形成最终镍金属硅化物(NiSi),选择性离子注入可使回火温度降低20~50℃。

Claims (12)

1.金属硅化物制作中的选择性离子注入预非晶化方法,包括
a)在多晶硅氧化物层上淀积多晶硅,光刻形成图案;
b)去除多晶硅栅极上的硬掩模;
c)在多晶硅栅极的侧壁形成间隔层;
d)在PMOS和NMOS区域形成保护层;
e)光刻胶覆盖NMOS区域和多晶硅栅极;
f)NMOS区域和PMOS多晶硅栅极在所述保护层和光刻胶的保护下,在PMOS的源漏区域进行硅凹陷刻蚀;
g)去除光刻胶;
h)在硅凹陷区域进行硅锗外延生长;
i)对需要形成金属硅化物的区域进行选择性离子注入非晶化;
j)去除保护层;
k)金属硅化物制作。
2.根据权利要求1所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的保护层是电介质。
3.根据权利要求1所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的金属硅化物的制作,包括:表面预清洗,金属淀积,回火,去除金属,再回火。
4.根据权利要求2所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的选择性离子注入非晶化为离子流注入,其离子流注入材料为硅、锗或硅锗混合物。
5.根据权利要求2所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的离子流注入的能量为5~50KeV,离子流剂量为1.0×1013~1.0×1016/厘米2
6.根据权利要求1所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的选择性离子注入预非晶化至少进行一次。
7.根据权利要求1所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的选择性离子注入预非晶化两次。
8.根据权利要求7所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的第一次选择性离子注入非晶化在形成硅化物的金属淀积之前的源漏极进行。
9.根据权利要求7所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的第二次选择性离子注入非晶化在去除电介质保护层后的源漏及栅极进行。
10.根据权利要求9所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的第二次选择性离子注入非晶化的能量为5~50KeV,离子流剂量为1.0×1014~1.0×1016/厘米2
11.根据权利要求7所述的金属硅化物制作中的选择性离子注入预非晶化,其特征在于,所述的第二次选择性离子注入非晶化在源漏及栅极形成金属淀积之后,回火之前进行。
12.根据权利要求11所述的金属硅化物制作中的选择性离子注入预非晶化方法,其特征在于,所述的第二次选择性离子注入非晶化的能量为30~50KeV,离子流剂量为1.0×1014~1.0×1016/厘米2
CNB200510029146XA 2005-08-26 2005-08-26 金属硅化物制作中的选择性离子注入预非晶化方法 Active CN100505184C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510029146XA CN100505184C (zh) 2005-08-26 2005-08-26 金属硅化物制作中的选择性离子注入预非晶化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510029146XA CN100505184C (zh) 2005-08-26 2005-08-26 金属硅化物制作中的选择性离子注入预非晶化方法

Publications (2)

Publication Number Publication Date
CN1921073A CN1921073A (zh) 2007-02-28
CN100505184C true CN100505184C (zh) 2009-06-24

Family

ID=37778742

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510029146XA Active CN100505184C (zh) 2005-08-26 2005-08-26 金属硅化物制作中的选择性离子注入预非晶化方法

Country Status (1)

Country Link
CN (1) CN100505184C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770952B (zh) 2008-12-31 2012-01-25 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管及其形成方法
CN102117744B (zh) * 2010-01-05 2013-04-03 无锡华润上华半导体有限公司 自对准金属硅化物的形成方法
CN102737992B (zh) * 2011-04-01 2015-09-09 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN102881656B (zh) * 2011-07-15 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN102412133B (zh) * 2011-11-07 2013-10-23 上海华虹Nec电子有限公司 一种rf ldmos栅极金属硅化物形成的工艺方法
CN105097694B (zh) * 2014-05-21 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN106206301A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN108807275A (zh) * 2017-04-27 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US10347720B2 (en) 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature

Also Published As

Publication number Publication date
CN1921073A (zh) 2007-02-28

Similar Documents

Publication Publication Date Title
CN100505184C (zh) 金属硅化物制作中的选择性离子注入预非晶化方法
CN101390209B (zh) 通过在栅极和沟道中引起应变来增强cmos晶体管性能的方法
CN100449780C (zh) 具有凸起的结区域的pmos晶体管
JP4890448B2 (ja) 相異なるチャネル領域に相異なるよう調整された内在応力を有するエッチストップ層を形成することによって、相異なる機械的応力を生成するための技術
US8507350B2 (en) Fabricating method of semiconductor elements
CN103165536A (zh) 栅极边缘位错的夹断控制
US20070264786A1 (en) Method of manufacturing metal oxide semiconductor transistor
US8344465B2 (en) Semiconductor device
CN102969277A (zh) 具有改进的硅化物厚度均匀性的金属氧化物半导体场效应晶体管集成电路和其制造方法
CN102983104B (zh) Cmos晶体管的制作方法
CN1934686B (zh) 场效应晶体管及场效应晶体管的制造方法
US20110260214A1 (en) Semiconductor device and method for manufacturing the same
US8470703B2 (en) Semiconductor device and method of fabricating the same
KR100395776B1 (ko) 반도체 소자의 실리사이드막 제조 방법
CN104183488A (zh) 一种FinFET半导体器件及其制备方法
US7494872B2 (en) Field effect transistor having a doped gate electrode with reduced gate depletion and method of forming the transistor
US20160093497A1 (en) Salicide formation using a cap layer
US8652963B2 (en) MOSFET integrated circuit with uniformly thin silicide layer and methods for its manufacture
JP2008124441A (ja) 半導体装置の製造方法
US8669616B2 (en) Method for forming N-shaped bottom stress liner
US7153732B1 (en) Methods of fabricating transistors in semiconductor devices
CN103377935B (zh) Mos晶体管的制造方法
TWI493602B (zh) 半導體元件及其製法
US20120115326A1 (en) Method of Forming Metal Silicide Regions
CN103515232B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111123

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation