CN100492633C - 焊盘模式结构 - Google Patents
焊盘模式结构 Download PDFInfo
- Publication number
- CN100492633C CN100492633C CNB2004100824629A CN200410082462A CN100492633C CN 100492633 C CN100492633 C CN 100492633C CN B2004100824629 A CNB2004100824629 A CN B2004100824629A CN 200410082462 A CN200410082462 A CN 200410082462A CN 100492633 C CN100492633 C CN 100492633C
- Authority
- CN
- China
- Prior art keywords
- pad
- semiconductor device
- contact feet
- contact
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
在多个选择性安装的半导体器件的各个边部处的管脚间距彼此相等,而边部之间的距离彼此不同。对共用焊盘进行布置,从而使得对应于安装在各个半导体器件的一个边部的接触脚。因此,在节省空间的同时,实现了将多种类型的半导体器件选择性地安装在印刷电路板上。
Description
技术领域
本发明涉及一种用于焊盘的布置结构(焊盘模式结构),其形成在印刷电路板上,用于将IC和其它半导体器件安装在印刷电路板上。具体而言,本发明涉及一种在节省空间的同时,选择性地将多种类型的半导体器件(IC芯片等)安装在同一个印刷电路板上。此外,在本说明书中,将印刷电路板上的各个接触脚端子区(一个端子区用于连接一个接触脚)称为“焊盘(lands)”,而这些焊盘的集合,即阵列称为“焊盘模式(land pattern,或称焊盘图形)”。
背景技术
通常,将诸如功率IC和转换IC的多种类型的IC安装在用于连接到例如卫星收发天线的LNB(低噪声块下变频器)的印刷电路板上。例如,JPH6-140814A和JP H6-188656A公布了将微波IC安装到LNB印刷电路板上的结构。
通常,在这种类型的印刷电路板和半导体器件的研发阶段,要使用多种类型的IC,在这些IC经过评价试验之后,所采用的工艺要求确定所使用的IC(用作产品)。更进一步,在大多数情况下,通常采用最便宜的IC以降低成本,但是当这种IC的性能不能达到满意时,也会使用备选的IC或者过去同类型的IC。
因此,在确定所要安装在印刷电路板上IC的研发阶段,需要将多种类型的IC(IC的接触脚数目不同)选择性地安装在印刷电路板上。为此,在过去,需要针对各个IC(备选IC),准备多种类型的印刷电路板。还有,为了能够将多种类型的IC选择性地安装在同一个印刷电路板上,也有一种方法,即在一个印刷电路板上布置多种IC的焊盘,并且形成对应于各种IC每个接触脚的焊盘模式。
然而,当按照上述方法为各个备选IC准备印刷电路板时,也需要制作最终不使用的印刷电路板,导致了研发成本增加。
同样,当提前在一个印刷电路板上形成对应于各个IC接触脚的各个焊盘模式时,如果印刷电路板相对较大,易于实现,但是和近年来将半导体产品小型化的趋势一致,印刷电路板也越来越小型化,从而不可能提前在该较小的印刷电路板上形成各个IC的独立焊盘模式。
发明内容
本发明致力于该问题,并且本发明的目的是提供一种焊盘模式结构,其能够使得在尽可能小的空间,将多种类型的半导体器件安装到同一个印刷电路板上。
本发明提供的解决方案如下。首先,为了使得在一个印刷电路板上安装包含接触脚的多种类型的半导体器件,在该印刷电路板上设置焊盘模式结构,并且将多个焊盘中的至少一个安排为对应于多种类型半导体器件接触脚的共用焊盘。因此,结构形式为:当安装这些半导体器件中的任何一个时,将这些独立半导体器件的至少一个接触脚连接到共用焊盘。并且,所述多个焊盘中的至少一个被布置为专用焊盘,其对应于所述包括接触脚的半导体器件中的预定一种的接触脚,当包括接触脚的所述预定半导体器件被安装时,该半导体器件的剩余的接触脚或多个接触脚被连接到该专用焊盘。所述多个焊盘构成焊盘行,所述至少一个专用焊盘位于所述焊盘行外侧,所述至少一个共用焊盘位于所述焊盘行内侧。
根据该特征,不必提供分别对应于所使用的所有半导体器件的所有接触脚的焊盘,并且也可以将各个半导体器件的安装位置进行互相叠置。从而,能够在节省空间的同时,将多种类型的半导体器件选择性地安装到一个印刷电路板上。
可以将下面所述的作为一个更为具体的结构。首先,每个半导体器件在彼此相反的边部包括多个接触脚,而在半导体器件的各个边部上的相邻接触脚之间的间距彼此相等,在半导体器件中,边部之间的距离彼此不同。对应于各个半导体器件一个边部上的至少一个接触脚,安排共用焊盘。专用焊盘布置为对应于设置在包括接触脚的所述预定半导体器件的一个边部上的剩余的接触脚或多个接触脚。同样根据本特征,与上述的解决方案的情况类似,也能够在节省空间的同时,将多种类型的半导体器件选择性地安装到一个印刷电路板上。
更进一步,在另外一种焊盘模式结构中,每一个半导体器件均在彼此相反的边部包括多个接触脚,而在半导体器件中,各个边部处相邻接触脚之间的间距彼此相等,而边部之间的距离彼此不同。对应于各个半导体器件一个边部处的至少一个接触脚,布置共用焊盘。专用焊盘布置为对应于设置在包括接触脚的所述预定半导体器件的一个边部上的剩余的接触脚或多个接触脚。同时,在焊盘之间提供导通,所述焊盘独立布置从而对应于包含各个半导体器件的另外一个边部的各个接触脚。
根据本特征,可以将仅对应于一个半导体器件接触脚的专用焊盘和仅对应于另外一个半导体器件接触脚的专用焊盘的互连在印刷电路板内部进行共用,从而可以简化印刷电路板内部的互连结构,同时减小尺寸,和简化印刷电路板的制造工作。
另外,在另外一种焊盘模式结构中,每个半导体器件均包括由位于彼此相反的边部的多个接触脚所组成的接触脚排,并且在半导体器件中,各个半导体器件边部处相邻接触脚之间的间距彼此相等,并且边部之间的距离也彼此相等,而管脚布置部分彼此不同。然后,至少将位于焊盘排中间、使得各个半导体器件的接触脚排彼此平行的焊盘布置为共用焊盘,且焊盘排中的位于外侧的其他焊盘被布置为专用焊盘。同样根据本特征,与上述的解决方案类似,在节省空间的同时,能够实现将多种类型的半导体器件选择性地安装在一个印刷电路板上。
更进一步,也可以布置一个共用焊盘,使得其对应于三种或者更多类型半导体器件的接触脚。具体而言,可以将多个焊盘中的至少一个焊盘布置为对应于三种或者更多类型半导体器件接触脚的共用焊盘。然后,该结构为:当将这些把半导体器件中的任何一种安装到印刷电路板上时,将这些独立半导体器件的至少一个接触脚连接到共用焊盘。并且,所述多个焊盘中的至少一个被布置为专用焊盘,其对应于包括接触脚的所述半导体器件中的预定一种的接触脚,当包括接触脚的所述预定半导体器件被安装时,该半导体器件的剩余的接触脚或多个接触脚被连接到所述专用焊盘。
如上所述,在本发明中,当将多种类型的半导体器件中的任何半导体器件安装到一个印刷电路板上时,焊盘模式结构包括一个共用焊盘,将这些独立半导体器件的至少一个接触脚连接到该共用焊盘。因此,在节省空间的同时,可以将多种类型的半导体器件选择性地连接到一个印刷电路板上,可以降低研发成本,并且可以根据降低印刷电路板尺寸地趋势,降低半导体产品的尺寸。
附图说明
图1(a)是第一IC的平面图,图1(b)是第二IC的平面图;
图2是根据第一实施例的焊盘模式的示意图;
图3(a)是第二IC安装状态的平面图,图3(b)是第一IC安装状态的平面图;
图4是根据第二实施例的焊盘模式的示意图;
图5是在第二实施例中,第一IC安装状态的平面图;
图6是根据第三实施例的焊盘模式的示意图;
图7(a)是第三IC安装状态的平面图,图7(b)是第四IC安装状态的平面图。
具体实施方式
下面,在附图的基础上,对本发明的实施例进行解释。在本实施例中,对下述情况进行解释:从多种备选IC中,选择一种微波IC安装到印刷电路板上。该印刷电路板用于连接到广播卫星接收天线的LNB。
本类型的微波IC包括多个管脚作为接触脚(连接终端),诸如高频信号输入管脚、介质谐振器接触脚、中频输出管脚、偏压管脚和接地管脚。现在,使用实例对下面的第一和第二实施例进行解释。在该实例中,确定使用下面两者类型IC(第一IC,第二IC)中的一个。
图1(a)是第一IC 1的平面图,而图1(b)是第二IC 2的平面图。第一IC 1小于第二IC 2,并且在相反的边部伸出5个接触脚11,11,...,12,12,...,构成了独立成行的接触脚。在图中,从同侧伸出的接触脚11,11,(...,12,12,...)之间的间距(管脚间距)为尺寸A。还有,在图中,未伸出接触脚的边部长度为B。换言之,相反边部之间的间距(管脚间距)为B。
同时,第二IC 2比第一IC 1大,并且从相反边部伸出七个接触脚21,21,...,22,22,...。在图中,从同侧伸出的接触脚21,21,(...,22,22,...)之间的间距(管脚间距)为尺寸A(与第一IC1相同)。还有,在图中,未伸出接触脚的边部长度为B’。换言之,相反边部之间的间距(管脚间距)为B’,这比第一IC 1中的尺寸(B)大。
下面,对印刷电路板上的焊盘模式进行解释。将两种类型的IC1,2选择性安装到印刷电路板上。在图中,使用斜线表示焊盘(未连接到接触脚的焊盘)。
第一实施例
首先对第一实施例的焊盘模式结构进行解释。图2是用于本实施例的焊盘模式。位于图中右侧(一侧)的第一焊盘模式组3包括对应于从第一IC 1右侧(一侧)伸出的接触脚11,11,...的5个内侧焊盘31,31,...(具有管脚间距A),对应于从第二IC 2右侧(一侧)伸出的接触脚21,21,...的7个外侧焊盘32,32,...(具有管脚间距A),每一种焊盘构成了一行焊盘。将5个独立的内侧焊盘31,31,...布置为朝向7个外侧焊盘32,32,...的中间5个。
同时,位于图中左侧(另外一侧)的第二焊盘模式组4包括对应于从第二IC 2左侧(另外一侧)伸出的接触脚22,22,...的7个焊盘41,41,...,42,42(具有管脚间距A),这7个焊盘构成了一行焊盘。这些位于焊盘排外侧(图2中垂直方向(焊盘模式阵列的方向))的外侧的7个焊盘41,41,...,42,42中的两个焊盘为用于第二IC 2的接触脚22,22部分的专用焊盘42,42,内侧的5个焊盘为共用焊盘41,41,...。将在下面对这些特征进行解释。
现在,由于从第一IC 1伸出来的接触脚之间的间距为尺寸A,而从第二IC 2的同侧伸出来的接触脚之间的间距为A,当安装第二IC 2时,将会使用第二焊盘模式组中7个焊盘41,41,...,42,42中的所有焊盘(共用焊盘和专用焊盘)41,41,...,42,42,并且对从该第二IC 2伸出的接触脚22,22,...进行连接。相反地,当安装第一IC 1时,将会使用第二焊盘模式组中7个焊盘41,41,...,42,42中的中间5个共用焊盘,并且对从该第一IC 1伸出的接触脚12,12,...进行连接。
图3(a)是第二IC 2安装状态的平面图,图3(b)是第一IC 1安装状态的平面图。因此,在第二IC 2的安装状态中,将该第二IC 2的接触脚21,21,...,22,22,...连接到第一焊盘模式组3的所有外侧焊盘32,32,...,和第二焊盘模式组4的所有焊盘(共用焊盘41,41,...和专用焊盘42,42)。换言之,在第二IC 2的安装状态,使用了焊盘C,D的所有区域。
相反地,在第一IC 1的安装状态中,将该第一IC 1的接触脚11,11,...,12,12,...连接到第一焊盘模式组3的所有内侧焊盘31,31,...,和第二焊盘模式组4的内侧5个共用焊盘41,41,...。换言之,在第一IC 1的安装状态,仅使用了图2中焊盘的区域E,F。
本实施例的构造使得在IC经过评价试验,并且将两种类型的IC1,2以此方式交替安装到同一个印刷电路板之后,确定所要使用的IC(用作产品)。
如上所述,在本实施例中,可以将用于选择性地对包含10个接触脚的第一IC 1和包含14个接触脚的第二IC 2进行安装的焊盘模式制作成包含仅19个焊盘31,31,41,42,...,而无需分别对应于所有的接触脚而提供焊盘(24个焊盘)。还有,第一IC 1和第二IC 2的安装位置彼此重叠,取消了为这些IC分别确保安装空间的需要。因此,在节省空间的同时,可以实现将多种类型的半导体器件进行选择性的安装。
第二实施例
下面,对第二实施例的焊盘模式结构进行解释。此处,仅对与上述第一实施例的不同点进行解释。
图4是本实施例的焊盘模式。位于图右侧的第一焊盘模式组3包括对应于从第一IC 1右侧伸出的接触脚11,11,...的5个内侧焊盘31,31,...,和对应于从第二IC 2的右侧伸出的接触脚21,21,...的7个外侧焊盘32,32,...。
通过导电材料5,5,...(例如,堆焊金属的焊料或者薄膜),将内侧焊盘31,31,...连接到与其相反的外侧焊盘32,32,...。还有,位于图左侧的第二焊盘模式组4与上述第一实施例的第二焊盘模式组4相同。
图5是第一IC 1安装状态的平面图。因此,在第一IC 1的安装状态中,将使用导电材料5,5,...,从第一焊盘模式组3的所有内侧焊盘31,31,...,将本第一IC 1的接触脚11,11,...连接到外侧焊盘32,32,...。
根据本实施例的结构,除了上述第一实施例的效果,可以对用于内侧焊盘31,31,...和外测焊盘32,32,...的互连进行共用,从而可以对印刷电路板中的互连结构进行简化。
第三实施例
下面,对第三实施例的焊盘模式结构进行解释。此处,仅对与上述第一实施例不同之处进行解释。对于作为本实施例的两种类型的IC,如图7(a)、(b)所示,未伸出接触脚的边部长度(图中的长度B)是相同的,伸出接触脚的边部长度彼此不同,从一个IC(第三IC 6)的边部伸出6个接触脚61,61,...,62,62,...,从另外一个IC(第四IC 7)的边部伸出5个接触脚71,71,...,72,72,...。同样,在两个IC 6、7中,从同一个边部伸出的接触脚之间的间距相同(图中的距离A)。
图6是本实施例的焊盘模式。位于图中右侧的第一焊盘模式组3和位于图中左侧的第二焊盘模式组4,均包括7个焊盘33,34,43,44,...。
位于各个焊盘模式组3、4中间的四个焊盘组成了共用焊盘33,33,43,43。具体而言,焊盘模式组3、4的上面两个焊盘为用于第三IC 6的专用焊盘34,34,44,44。从第三IC 6的每一侧各伸出6个接触脚。而下面的单焊盘为用于第四IC 7的专用焊盘34,44。从第四IC 7的每一侧各伸出5个接触脚。其它的焊盘33,33,...,43,43...为共用导线。
图7(a)是第三IC 6安装状态的平面图,而图7(b)是第四IC 7安装状态的平面图。因此,第三IC 6的安装状态为,将IC的接触脚61、62连接到图中上部的焊盘模式组3、4的6个焊盘(共用焊盘33、43和专用焊盘34、44)。换言之,在本第三IC 6的安装状态中,仅使用了图6中的焊盘区域G、H。
相反地,第四IC 7的安装状态为,将IC的接触脚71、72连接到图中底部的焊盘模式组3、4的5个焊盘(共用焊盘33、43和专用焊盘34、44)。换言之,在本第四IC 7的安装状态中,仅使用了图6中的焊盘区域I、J。
同样在本实施例的结构中,和第一实施例一样,可以将选择性地安装包括12个接触脚的第三IC 6和包括10个接触脚的第四IC 7的焊盘模式制作为仅包括14个焊盘,而无需提供与所有接触脚相对应的焊盘(22个焊盘)。还有,第三IC 6和第四IC 7的安装位置在大多数部分重叠,消除了为这些IC 6和7确保安装空间的需要。因此,在节省空间的同时,可以将多种类型的半导体器件进行选择性安装。
其它实施例
上述解释的实施例用于将微波IC安装到LNB印刷电路板的情况。本发明不限于此,还可以用于将其它半导体器件安装到印刷电路板的情况。
还有,对于上述的实施例,对于从两者类型的IC备选中选择一种的情况进行了解释,但是也可以将本发明用于从三种或者更多种IC备选中选择一种的情况。在此情况下,不必将共用焊盘由所有的三种或者更多类型的IC共用,但是必须由至少两种类型的IC进行共用。即,该结构为:无论安装了两种类型IC中的哪一种,都将在这些IC中的至少一种IC的接触脚连接到共用焊盘的状态下,将其安装到印刷电路板。
在不偏离本发明实旨或者根本属性的情况下,本发明可以采用多种其它形式。因此,仅通过实例的方式,对上述实施例进行了描述,而不能将其视为限制。附录的权利要求定义了本发明的范围,并且决不限制于说明书中的描述。还有,在权利要求范围之内的各种替换和改进均为本发明的范围。
Claims (5)
1、一种设置在印刷电路板上的焊盘模式结构,用于使得可以将包括接触脚的多种类型的半导体器件选择性地安装在印刷电路板上,
其中,将多个焊盘中的至少一个布置为共用焊盘,该共用焊盘对应于多种类型半导体器件的接触脚,并且,当安装任一所述半导体器件时,将这些半导体器件的至少一个接触脚连接到共用焊盘,
所述多个焊盘中的至少一个被布置为专用焊盘,其对应于所述包括接触脚的半导体器件中的预定一种的接触脚,当包括接触脚的所述预定半导体器件被安装时,该半导体器件的剩余的一个接触脚或多个接触脚被连接到该专用焊盘,且
所述多个焊盘构成焊盘行,所述专用焊盘位于所述焊盘行外侧,所述共用焊盘位于所述焊盘行内侧。
2、如权利要求1所述的焊盘模式结构,
其中,每一个所述半导体器件在彼此相对的边部上具有多个接触脚,并且在各种所述半导体器件之中,每个边部的相邻接触脚之间的间距彼此一致,而在各种所述半导体器件之中,各个边部之间的距离彼此不同;并且
共用焊盘设置成对应于设置在各个半导体器件的一个边部上的至少一个接触脚;且
该专用焊盘布置为对应于设置在包括接触脚的所述预定半导体器件的一个边部上的剩余的一个接触脚或多个接触脚。
3、如权利要求2所述的焊盘模式结构,
其中在不同的焊盘行之间提供导通,所述焊盘行对应于设置在半导体器件的另外一个边部的各个接触脚进行单独布置。
4、如权利要求1所述的焊盘模式结构,
其中,每一个所述半导体器件包括由在彼此相对的边部的多个接触脚构成的多行接触脚,在各种所述半导体器件之中,每个边部的相邻接触脚之间的间距彼此一致,并且在各种所述半导体器件之中,各个边部之间的距离彼此一致,而在各种所述半导体器件当中,接触脚的数目彼此不同;并且
至少将位于焊盘行中间的焊盘布置为共用焊盘,这些焊盘设置成与所述各种半导体器件的接触脚的行平行,且焊盘行中的位于外侧的其他焊盘被布置为专用焊盘。
5、如权利要求1到4任何一项所述的焊盘模式结构,
其中,所述共用焊盘对应于三种或更多类型的半导体器件的接触脚。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP330107/2003 | 2003-09-22 | ||
JP2003330107A JP2005101082A (ja) | 2003-09-22 | 2003-09-22 | ランドパターン構造 |
JP330107/03 | 2003-09-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1601739A CN1601739A (zh) | 2005-03-30 |
CN100492633C true CN100492633C (zh) | 2009-05-27 |
Family
ID=34308894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100824629A Expired - Fee Related CN100492633C (zh) | 2003-09-22 | 2004-09-22 | 焊盘模式结构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7023081B2 (zh) |
JP (1) | JP2005101082A (zh) |
CN (1) | CN100492633C (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034671A (ja) * | 2006-07-31 | 2008-02-14 | Yamaha Motor Co Ltd | 配線基板およびそれを備えた鞍乗型車両 |
CN101207972B (zh) * | 2006-12-22 | 2010-05-19 | 鸿富锦精密工业(深圳)有限公司 | 一种电路板及使用其的感光装置 |
CN101394708B (zh) * | 2008-10-20 | 2012-11-28 | 李鑫 | 一种电路板及其设计方法 |
JP2012054379A (ja) * | 2010-09-01 | 2012-03-15 | Alps Electric Co Ltd | 通信ユニットの取付基板及び通信ユニット |
US8674235B2 (en) * | 2011-06-06 | 2014-03-18 | Intel Corporation | Microelectronic substrate for alternate package functionality |
EP2580814B1 (en) * | 2011-07-01 | 2024-02-14 | Samtec, Inc. | Transceiver and interconnect system comprising the same |
JP5878029B2 (ja) * | 2012-01-31 | 2016-03-08 | 京セラクリスタルデバイス株式会社 | 圧電デバイス |
CN104284517A (zh) * | 2014-11-04 | 2015-01-14 | 深圳市华星光电技术有限公司 | 印刷电路板 |
KR102412790B1 (ko) * | 2018-01-30 | 2022-06-23 | 주식회사 엘지에너지솔루션 | 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판 |
CN109524444A (zh) * | 2018-12-18 | 2019-03-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN109982506A (zh) * | 2019-03-14 | 2019-07-05 | 广东小天才科技有限公司 | 一种佩戴设备 |
DE102022108270A1 (de) | 2022-04-06 | 2023-10-12 | Bayerische Motoren Werke Aktiengesellschaft | Leiterplatte für variables Halbleiterlayout |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140814A (ja) * | 1992-10-23 | 1994-05-20 | Matsushita Electric Works Ltd | マイクロ波回路 |
JPH06188656A (ja) | 1992-10-23 | 1994-07-08 | Matsushita Electric Works Ltd | マイクロ波回路 |
TW271496B (zh) * | 1994-06-09 | 1996-03-01 | Samsung Electronics Co Ltd | |
US5966020A (en) * | 1996-10-30 | 1999-10-12 | Intel Corporation | Method and apparatus for facilitating detection of solder opens of SMT components |
JP3437477B2 (ja) * | 1999-02-10 | 2003-08-18 | シャープ株式会社 | 配線基板および半導体装置 |
JP2002093502A (ja) * | 2000-09-14 | 2002-03-29 | Fujitsu Ten Ltd | フローティングコネクタ |
-
2003
- 2003-09-22 JP JP2003330107A patent/JP2005101082A/ja active Pending
-
2004
- 2004-09-21 US US10/944,803 patent/US7023081B2/en not_active Expired - Fee Related
- 2004-09-22 CN CNB2004100824629A patent/CN100492633C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005101082A (ja) | 2005-04-14 |
CN1601739A (zh) | 2005-03-30 |
US20050062145A1 (en) | 2005-03-24 |
US7023081B2 (en) | 2006-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8129837B2 (en) | Flip chip interconnection pad layout | |
CN100492633C (zh) | 焊盘模式结构 | |
JP4317471B2 (ja) | 最適回路化パターンを有するチップ・キャリヤ | |
US6162997A (en) | Circuit board with primary and secondary through holes | |
US5161986A (en) | Low inductance circuit apparatus with controlled impedance cross-unders and connector for connecting to backpanels | |
US20080248687A1 (en) | Internally Overlapped Conditioners | |
US20040164431A1 (en) | Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing | |
WO2003058712A2 (en) | Method for assigning power and ground pins in array packages to enhance next level routing | |
KR20080057153A (ko) | 다층 배선 기판 | |
US6407344B1 (en) | Multilayer circuit board | |
US6885102B2 (en) | Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts | |
JPH07153869A (ja) | 半導体装置 | |
CN1327519C (zh) | 器件封装件和印刷电路板及电子装置 | |
US20040164427A1 (en) | Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations | |
US6310303B1 (en) | Structure for printed circuit design | |
US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
US8242608B2 (en) | Universal bump array structure | |
US6407460B1 (en) | Multilayer circuit board | |
US6755692B2 (en) | Connecting pin structure for a transformer core | |
US6479319B1 (en) | Contact escape pattern | |
US20060022353A1 (en) | Probe pad arrangement for an integrated circuit and method of forming | |
CN109509737B (zh) | 电子封装构件以及电路布局结构 | |
WO2003065451A1 (en) | Flip chip die bond pads, die bond pad placement and routing optimization | |
US20040246691A1 (en) | Dual pitch contact pad footprint for flip-chip chips and modules | |
CN210468136U (zh) | 数组式天线结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20130922 |