CN100474746C - Pfc控制器的乘除器电路 - Google Patents

Abstract

本发明介绍一种集成模拟乘除器电路。根据本发明的乘除器电路适用于各种切换式电源供应器的功率因数校正(PFC)控制器中。根据本发明的模拟乘除器由CMOS器件构筑。因此，其与现有技术乘除器相比具有很多优势。一个重要优势在于可减少晶粒尺寸和成本。根据本发明的乘除器的另一重要优势在于充分减少温度依赖性。

Description

PFC控制器的乘除器电路

技术领域

本发明涉及电源供应器领域，且尤其涉及用于功率因数校正(PFC)电路的模拟乘除器。

背景技术

在现代电子设备中，模拟乘除器被广泛使用。乘除器产生一与两个或两个以上输入信号比率成比例的输出信号。所述输入信号和输出信号可为电压或电流。

乘除器的一种常见用途是在功率因数校正(PFC)电路中。PFC电路通常使用乘除器以基于输入电流、反馈信号和输入电压来产生一控制信号。图1绘示PFC电路中的模拟乘除器的使用。

有很多构造模拟乘除器的已知方法，例如对数放大器和反对数放大器。对数放大器的实施一般使用p-n接面伏安特性；其由此给出：

I_D＝l_o×[exp(V_D/ηV_r)-1]    (1)

其中I_o为反向饱和电流；V_D为顺向偏压；η为常数；V_T＝T/11,600且T为温度°K。由于输出电流I_D为顺向偏压V_D的幂函数，所以线性运算区域较小。由David A.Johns和Ken Martin所著的书“Analog IntegratedCircuit Design”(1997，第366—367页)教授一种已知模拟乘除器。这种特定乘除器也称为四象限乘法器(four-quadrant multiplier)。如图2所绘示。

图2中所示之现有技术模拟乘除器供应一与一第一输入电流和电流比的乘积成比例的输出电流。电流比等于一第二输入电流的振幅除以偏压电流的振幅。如图2中所展示的现有技术乘除器是使用双极晶体管器件来构筑。

许多已知现有技术乘除器是基于图2中所展示的现有技术乘除器的原理。就其是使用双极晶体管器件来构筑的而言，它们都具有相同的劣势。

图2中所示的现有技术乘除器的一个劣势在于其为一双极器件。对于现今的各种应用(例如PFC电路)来说，使用双极化制程制造的集成电路是不合适的，因为它们的晶粒尺寸太大且成本太高。

图2中所示的现有技术乘除器的另一劣势在于电路的输出随着温度的改变而显着地改变。双极晶体管的特性方程具有较高温度系数。因此电路的输出对温度变化高度极为敏感。

图2中所示的现有技术乘除器的另一劣势在于功率消耗较高。现有技术乘除器需要一恒定非零偏压电流用以偏置双极晶体管于线性模式，因而导致显着的功率消耗。

图2中所示的现有技术乘除器的另一劣势在于抗声扰性较弱。由于现有技术乘除器使用高增益双极晶体管器件，即使是较小的输入信号失真也能导致显着的输出信号失真。

图2中所示的现有技术乘除器的另一劣势在于其具有较窄的输入范围，由于局限于双极晶体管的线性运算区域。在此一较窄的输入信号范围外，图2中所示的乘除器对失真高度敏感。

因此，需要一种改进的模拟乘除器。其具有更小的晶粒尺寸，同时适用于更宽的运作温度范围。

发明内容

根据本发明的乘除器回应第一乘数信号、第二乘数信号和除数信号而产生输出信号。输出信号与第一乘数输入信号和第二乘数输入信号的乘积除以除数输入信号的平方所得的商成正比。

根据本发明的乘除器本身由串接的两个乘除器级组成。脉冲产生器用于调节串接的乘除器级的运作。每个乘除器级分别由充电时间控制电路、线性充电电路以及取样保持电路组成。

每个乘除器级的充电时间控制电路为线性充电电路产生充电时间。为执行除法，充电时间由锯齿波信号(sawtooth signal)调节，其峰值与除数输入信号成比例。其中一个乘除器级的线性充电电路的充电时间的长度和充电电流的量值分别回应乘除器的第一乘数信号而确定，另一个乘除器级的线性充电电路的充电时间的长度和充电电流的量值回应第二乘数信号而确定。每个乘除器级的线性充电电路将被充电，以使得在取样时，其将输出与输入信号成适当比率的电压信号。

简单地说，根据本发明的乘除器是根据电容器充电理论构筑的。跨于电容器的电压与充电电流和充电时间区间的乘积再除以电容器的电容值所得的商成正比。经由使用调节的充电电流和可编程的充电时间以切换电容器，可控制跨于电容器的电压。跨于电容器的电压亦为乘除器的输出电压。

本发明的一目的在于为切换式电源供应器(switch-mode powersupply)的功率因数校正电路提供模拟乘除器。根据本发明的乘除器是供小于100kHz内部时钟率运作的低速应用使用。

本发明的另一目的在于提供一种使用CMOS工艺制造的模拟乘除器。根据本发明的乘除器只使用基于MOSFET的器件。因此，与现有技术乘除器相比，根据本发明的乘除器可以大幅减少晶粒尺寸且以更低的成本制造。

本发明的另一目的在于提供一种具有特性方程的模拟乘除器，与现有技术乘除器相比，所述特性方程大体上与温度无关。根据本发明的乘除器由MOSFET器件构造。因此，根据本发明的乘除器的温度系数较低。根据本发明的乘除器可在非常宽的温度范围上成功地运作。

本发明的另一目的在于提供一种具有较低功率消耗的模拟乘除器。根据本发明的乘除器不需要恒定偏压电流。

本发明的另一目的在于提供一种具有改进的抗声扰性的模拟乘除器。根据本发明的乘除器的输出信号的精确度不会被来自输入信号的较小噪声分量显着地影响。

透过随后的描述和附图的介绍，将使本发明的进一步目标和优势变得明了。

附图说明

附图提供对本发明的进一步了解，且组成说明书其中的一部分。附图说明本发明的实施例，且与描述一起用于阐释本发明的原理。

图1绘示具有包括乘除器的功率因数校正电路的切换式电源供应器的示意图。

图2绘示一现有技术乘除器的方框图。

图3绘示根据本发明的一乘除器的方框图。

图4绘示根据本发明的乘除器的一脉冲产生器。

图5绘示根据本发明的脉冲产生器的一锯齿波信号产生器的详细方框图。

图6绘示根据本发明的锯齿波信号产生器的可变电流吸收器(variablecurrent sink)的详细方框图。

图7绘示根据本发明的乘除器的一第一乘除器级的详细方框图。

图8绘示根据本发明的乘除器的一第二乘除器级的详细方框图；及

图9绘示根据本发明的脉冲产生器的时序图。

具体实施方式

现参看附图，其中附图的内容只是为了说明本发明的优选实施例而不是为了限制本发明，图2绘示一现有技术乘除器。

现有技术乘除器由六个双极晶体管组成的阵列构造。乘除器包括六个晶体管10、11、12、13、14和15。晶体管10、11、12、13、14和15中的每一个的基极都连在一起。

晶体管10的一集电极连接到晶体管10的一基极。晶体管10的一发射极连接到接地参考。晶体管10的集电极连接到一第一正输入端子I₁。晶体管11的一集电极连接到一负输出端子I＇_O。晶体管12的一集电极连接到一正输出端子I_O。晶体管13的一集电极连接到负输出端子I＇_O。晶体管12的一发射极和晶体管13的一发射极连接到一第二正输入端子I₂。晶体管14的一集电极连接到正输出端子I_O。晶体管11的一发射极和晶体管14的一发射极连接到一第二负输入端子I＇₂。晶体管15的一集电极连接到一第一负输入端子I＇₁。晶体管15的集电极连接到晶体管15的一基极。晶体管15的一发射极连接到接地参考。此电路的运作对于所属领域的技术人员来说为熟知，且因此本文省略其详细描述。

如上文所论述，此现有技术乘除器的一个主要缺点在于其是其使用双极器件而构造。导致较大晶粒尺寸，且使乘除器特性中的温度依赖系数较高。由于这些原因，图2中所示的现有技术乘除器不适合用于具有功率因数校正(PFC)的功率转换器。图1绘示此类功率转换器。具有功率因数校正的功率转换器包含一AC电源50，一整流器51，一电感器52，一二极管53，两个电容器54和61，一开关55、四个电阻器56、57、58和60，两个比较器59和62，一门驱动器63和一PFC电路。图1的PFC电路包括六个电阻器64、65、67、101、102和103，一比较器66，两个电容器68和104和一电压至电流转换器69。所述PFC电路进一步包括一乘除器100。

图1中所示的电源转换器为所属领域中已知的标准电源供应器。电源供应器的输入端为AC电源50。AC电源50耦合到整流器51的一第一输入端和一第二输入端。整流器51的一第一输出端连接到电感器52的一第一端子。电感器52的一第二端子连接到二极管53的阳极。二极管53的阴极连接到输出电压端子V_OUT。电容器54连接在输出电压端子V_OUT与接地参考之间。开关55连接在电感器52的第二端子与接地参考之间。

为了一反馈信号提供给PFC电路，输出电压端子V_OUT经由一电阻分压器网络(resistor-divider network)连接到接地参考。电阻分压器网络由两个串联连接的电阻器64和65组成。电阻器64和电阻器65的接点连接到比较器66的一负输入端。比较器66的一正输入端由一参考电压V_R所供应。比较器66的一负输入端经由一电阻器67和一电容器68连接到比较器66的一输出端。

比较器66的输出端将一第一乘数信号V_E供应到乘除器100的一第一乘数输入端子VE。乘除器100的一除数输入端子VAC由一除数信号V_AC所供应。乘除器100的除数输入端子VAC还经由电阻器103连接到接地参考。一电容器104与电阻器103并联连接。一输入电压V_IN经由电阻器102供应到除数输入端子VAC。乘除器100的一第二乘数输入端子IAC经由电阻器101而由输入电压V_IN所供应。电阻器101将输入电压V_IN转变为一第二乘数信号I_AC。乘除器100的输出端子OUT将一输出信号V_O供应到电压至电流转换器69的一输入端。

电压至电流转换器69的一输出端产生一电压V_M。电压V_M经由电阻器57供应到整流器51的一第二输出端。比较器59的一正输入端也以电压V_M供应。比较器59的一负输入端经由电阻器58连接到接地参考。比较器59的负输入端还经由电阻器60和电容器61连接到比较器59的一输出端。电阻器56连接在整流器51的第二输出端与接地参考之间。比较器59的输出端连接到比较器62的一正输入端。比较器62的一负输入端由锯齿波信号V_SAW所供应。比较器62的一输出端经由门驱动器63驱动开关55。此电路的运作对于所属领域的技术人员来说将为熟知，且因此本文省略其详细描述。

为了解决现有技术乘除器的问题，本发明提出一种由MOSFET器件构造的模拟乘除器。图3绘示根据本发明的乘除器100的方框图。乘除器100具有用于接收第一乘数信号V_E的第一乘数输入端子VE、用于接收第二乘数信号I_AC的第二乘数输入端子IAC和用于接收除数信号V_AC的除数输入端子VAC。乘除器100还具有输出端子OUT，其提供一输出信号V_O。输出信号V_O的量值与第一乘数信号V_E的量值乘以第二乘数信号I_AC的量值再除以除数信号V_AC的量值的平方所得的商成正比。乘除器100的输出信号V_O可表达为：

$V_O\∝I_R\×\left(\frac{I_{\mathrm{AC}}\×V_E}{V_{A{C}^2}}\right)---\left(2\right)$

其中I_R为一恒定电流。

根据本发明，第二乘数信号I_AC和恒定电流I_R为电流信号，而第一乘数信号V_E、除数信号V_AC和输出信号V_O为电压信号。

乘除器100由一第一乘除器级130、一第二乘除器级150和一脉冲产生器200组成。第一乘除器级130和第二乘除器级150都为乘除器。每个乘除器都具有三个输入端和一个输出端。在乘除器100中，第一乘除器级130与第二乘除器级150级串联以获得所要的输出信号V_O。

脉冲产生器200产生一脉冲信号PLS、一反相脉冲信号/PLS、一清除信号CLR、一锯齿波信号V_SAW和一取样信号SMP。上述信号分别被供应到第一乘除器级130和第二乘除器级150以控制乘除器100的运作。

第一乘除器级130具有一第一输入端，其连接到乘除器100的第一乘数输入端VE。第一乘除器级130进一步具有一第二输入端，其由一恒定电流源135驱动，恒定电流源135提供恒定电流I_R。第一乘除器级130进一步具有一第三输入端，其连接到乘除器100的除数输入端子VAC。

第二乘除器级150具有一第一输入端，其以第一乘除器级130的输出信号V₁供应。第二乘除器级150进一步具有一第二输入端，其连接到乘除器100的第二乘数输入端子IAC。第二乘除器级150进一步具有一第三输入端，其连接到乘除器100的除数输入端子VAC。

图4绘示脉冲产生器200。所述脉冲产生器200包括一锯齿波信号产生器110、一电流源210、一开关211、一开关212和一电流吸收器213。脉冲产生器200进一步包括一电容器220、一磁滞比较器221和两个非门222和223。脉冲产生器200进一步包括一比较器230、三个非门231、232和242和两个与非门240和241。脉冲产生器200进一步包括三个非门250、251和252和一与门253。脉冲产生器200进一步包括四个非门260、261、262和271；一与门263和一与非门270。

电流源210的一输入端连接到一电压源V_DD。开关211连接在电流源210的一输出端与一输入接点之间。开关212连接在所述输入接点与电流吸收器213的一输入端之间。电流吸收器213的一输出端连接到接地参考。磁滞比较器221的一输入端连接到输入接点。电容器220连接在磁滞比较器221的输入端与接地参考之间。磁滞比较器221的一输出端连接到非门222的一输入端。非门222的一输出端连接到非门223的一输入端。非门223的一输出端提供一信号V_R。

比较器230的一正输入端连接到锯齿波信号产生器110的一输出端子。比较器230的一负输入端由参考电压V_REF所供应。比较器230的一输出端连接到非门231的一输入端。非门231的一输出端连接到非门232的一输入端。非门232的一输出端提供一信号V_S。

与非门240的一第一输入端由信号V_R驱动。与非门240的一第二输入端连接到非门241的一输出端。与非门241的一第一输入端连接到与非门240的一输出端。与非门241的一第二输入端由信号V_S所驱动。与非门240的一输出端供应一信号CK₁以经由非门242驱动开关211的一控制端子。另外，开关212的一控制端子由信号CK₁所供应。

非门250的一输入端由信号CK₁驱动。非门251的一输入端连接到非门250的一输出端。非门252的一输入端连接到非门251的一输出端。非门252的一输出端连接到与门253的一输入端。与门253的一反相输入端由信号CK₁所供应。与门253的一输出端供应脉冲产生器200的取样信号SMP。非门260的一输入端由信号V_R所供应。非门261的一输入端连接到非门260的一输出端。非门262的一输入端连接到非门261的一输出端。非门262的一输出端连接到与门263的一输入端。与门263的一反相输入端由信号V_R所供应。与门263的一输出端供应清除信号CLR。

与非门270的一第一输入端由信号CK₁供应。与非门270的一第二输入端由信号V_R供应。与非门270的一输出端供应脉冲信号PLS且经由非门271供应反相脉冲信号/PLS。脉冲产生器200的运作对于所属领域的技术人员来说将为熟知，因此不在本文详细论述。

图5绘示根据本发明的优选实施例的锯齿波信号产生器110。锯齿波信号产生器110包含一开关111、一开关112、一电容器113和一可变电流吸收器120。开关111的一控制端子由脉冲信号PLS所供应。开关112的一控制端子由反相脉冲信号/PLS所供应。开关111的一输入端子连接到除数输入端子VAC。开关111的一输出端子连接到开关112的一输入端子。产生锯齿波信号V_SAW的电容器113连接在开关111的输出端子与接地参考之间。开关112的一输出端子经由可变电流吸收器120连接到接地参考。可变电流吸收器120的一控制端子连接到除数输入端子VAC。

当脉冲产生器200供应逻辑高脉冲信号PLS时，开关111将接通。这将导致电容器113迅速地充电到除数信号V_AC的电压电平。当脉冲信号PLS变为逻辑低时，开关112将接通，且开关111将断开。此时，电容器113将开始放电。可变电流吸收器120将为电容器113放电。为了确保放电时间将与除数输入信号V_AC无关，动态电流吸收器120产生吸收电流(sink current)I₁，其与除数输入信号V_AC的量值成比例。

图6绘示根据本发明的优选实施例的可变电流吸收器120。可变电流吸收器120产生吸收电流I₁，其与除数输入信号V_AC的量值成比例。此特性用于调整电容器113的放电时间，以使得锯齿波周期的长度将与乘除器100的除数信号的量值无关。

可变电流吸收器120包含一运算放大器121、一电阻器122和一晶体管123。运算放大器121的一正端子连接到可变电流吸收器120的一控制端子。放大器121的一负端子连接到晶体管123的一源极。晶体管123的源极经由电阻器122连接到可变电流吸收器120的一输出端子。运算放大器121的输出端子连接到晶体管123的栅极。晶体管123的一漏极连接到可变电流吸收器120的一输入端子。可变电流吸收器120将吸收与除数输入信号V_AC的量值除以电阻器122的电阻所得的商成比例的吸收电流I₁。此电路的运作对于所属领域的技术人员来说将为熟知，因此本文省略其详细描述。

图7绘示根据本发明的优选实施例的乘除器100的第一乘除器级130。第一乘除器级130由一充电时间控制电路、一线性充电电路以及一取样保持电路组成。

第一乘除器级130的充电时间控制电路包括一比较器131和一与门132。比较器131的一负输入端由锯齿波信号V_SAW所供应。比较器131的一正输入端连接到第一乘数输入端子VE。比较器131的输出端连接到与门132的一第一输入端。与门132的一第二输入端由反相脉冲信号/PLS所供应。与门132的输出端产生一充电时间控制信号。充电时间控制信号确定开关133的一接通时间t_CHG的长度。

当由脉冲信号产生器200供应的脉冲信号PLS变为逻辑低时，与门132将回应第一乘数信号V_E的量值输出充电时间控制信号。

充电时间控制信号供应到线性充电电路。线性充电电路包括一电容器135和两个开关133和134。开关133的一输入端子由恒定电流I_R所供应。开关133的一输出端连接到开关134的一输入端子。开关133的一控制端子连接到与门132的一输出端。开关134的一输出端子连接到接地参考。开关134的一控制端子由清除信号CLR所供应。电容器135与开关134并联连接。开关133的接通时间t_CHG将与第一乘数信号V_E成比例，且将与除数信号V_AC的量值成反比。

当开关133由与门132所供应的充电时间控制信号接通时，电容器135将开始由恒定电流I_R充电。当脉冲信号产生器200产生清除信号CLR时，开关134将接通，且存储在电容器135中的电荷将被放电。

电容器135产生一充电信号V_CHG1，其供应到取样保持电路。取样保持电路包括一运算放大器136、一开关137和一电容器138。运算放大器136的一正输入端连接到开关133的输出端。运算放大器136的一负输入端连接到运算放大器136的一输出端子。开关137的一输入端子连接到运算放大器136的一输出端子。开关137的一控制端子由脉冲产生器200的取样信号SMP所供应。连接在开关137的输出端子与接地参考之间的电容器138产生一输出信号V₁。

运算放大器136作为电容器135电荷的缓冲器。当来自脉冲产生器200的逻辑高取样信号SMP接通开关137时，运算放大器136的输出端子处的电压将等于电容器135的电位。电容器135的最大电压将决定第一乘除器级130的输出信号V₁。输出信号V₁的量值将与第一乘数信号V_E乘以恒定电流I_R的量值再除以除数信号V_AC的量值所得的商成正比。包含于取样保持电路中的电容器138用作保持电容器。

乘除器100的第一乘除器级130的输出信号V₁耦合到乘除器100的第二乘除器级150。乘除器100的第二乘除器级150与第一乘除器级130具有相同组件，也具有一充电时间控制电路、一线性充电电路以及取样保持电路。

切换电荷乘除器100的第一乘除器级130根据电容器充电理论的原理实施。描述电容器行为的一个重要方程为：

Q＝C×V＝I×T     (3)

其中Q为存储在电容器中的电荷，C为电容器的电容值，V为跨于电容器的电压，I为充电电流，且T为充电时间。

根据方程(3)，跨于电容器C₁₃₅的电压可表达为：

$V_{\mathrm{CHG}1}=\frac{I_R\×t_{\mathrm{CHG}}}{c_{135}}---\left(4\right)$

其中恒定电流I_R用于对电容器135充电。

t_CHG指代充电电流I_R施加到电容器135的时间长度。此可表达为：

$t_{\mathrm{CHG}}=\frac{\mathrm{\Δt}\×V_E}{V_{\mathrm{AC}}}---\left(5\right)$

此处，V_E为乘除器100的第一乘除器级130的第一乘数信号。除数信号V_AC输入到锯齿波信号产生器110中。△t为由脉冲产生器200产生的脉冲信号PLS的关闭周期。为了此运作(见图9)，脉冲信号PLS的切断周期△t为恒定。因此，方程(4)可重写为：

$V_{\mathrm{CHG}1}=\frac{I_R}{C_{135}}\×\frac{V_E}{V_{\mathrm{AC}}}\×\mathrm{\Δt}---\left(6\right)$

由于I_R、C₁₃₅和△t为恒定，所以方程(6)可简化为：

$V_{\mathrm{CHG}1}\∝\frac{V_E}{V_{\mathrm{AC}}}---\left(7\right)$

在电容器135的充电完成后，第一乘除器级130的取样保持电路将缓冲充电信号V_CHG1。第一乘除器级130的输出信号V₁的量值将等于充电信号V_CHG1的量值。

因此，上文描述了根据本发明的乘除器100的第一乘除器级130的基本原理。乘除器100的第二乘除器级150根据与第一乘除器级130相同的原理构筑。

因此，根据方程(6)，第二乘除器级150的输出V_O可表达为：

$V_O=\frac{I_{\mathrm{AC}}}{C_{155}}\×\frac{V_1}{V_{\mathrm{AC}}}\×\mathrm{\Δt}---\left(8\right)$

C₁₅₅和Δt为恒定。组合方程(7)和(8)，乘除器100的输出信号可表达为：

$V_O\∝\frac{I_{\mathrm{AC}}\×V_E}{V_{{\mathrm{AC}}^2}}---\left(9\right)$

图8绘示根据本发明的优选实施例的第二乘除器级150。第二乘除器级150包括一比较器151、一与门152、三个开关153、154和157、两个电容器155和158以及一运算放大器156。比较器151的一正输入端由第一乘除器级130的输出信号V₁所供应。比较器151的一负输入端由锯齿波信号V_SAW所供应。与门152的一第一输入端连接到比较器151的一输出端。与门152的一第二输入端由脉冲产生器200的反相脉冲信号/PLS供应。开关153的一控制端子由与门152的输出端驱动。开关153的一输入端子连接到第二乘数输入端子IAC。开关153的一输出端子连接到开关154的一输入端子。开关154的一输出端子连接到接地参考。电容器155与开关154并联连接。运算放大器156的一正输入端连接到开关153的输出端子。运算放大器156的一负输入端连接到运算放大器156的一输出端。开关157连接在运算放大器156的输出端子与乘除器100的一输出端子OUT之间。电容器158连接在乘除器100的输出端子OUT与接地参考之间。

图9为说明脉冲产生器200的运作的时序图。脉冲产生器200供应脉冲信号PLS和反相脉冲信号/PLS、取样信号SMP和清除信号CLR。取样信号SMP在脉冲信号PLS启用后经过一延迟时间t_D1后产生。清除信号CLR在取样信号SMP停用后经过一延迟时间t_D2后产生。

当脉冲产生器200产生脉冲信号PLS时，锯齿波信号产生器110将回应除数信号V_AC产生锯齿波信号V_SAW。在脉冲信号PLS变为逻辑低后，充电时间控制电路将对锯齿波信号V_SAW与第一乘数信号V_E进行比较，以产生开关133的接通时间t_CHG。其时间长度将与第一乘数信号V_E的量值除以除数信号V_AC的量值所得的商成比例。线性充电电路将在接通时间t_CHG期间对电容器135充电。恒定电流I_R将对电容器135充电。此时，电容器135的电荷将决定乘除器100的第一乘除器级130的输出信号V₁的量值。当脉冲产生器200供应逻辑高取样信号SMP时，取样保持电路将保持跨于电容器158的乘除器100的输出信号V_O。脉冲产生器200将在取样信号SMP停用后经过一延迟时间t_D2产生清除信号CLR，以便重设乘除器100。

所属领域的技术人员将易于明了，可在不脱离本发明的范畴或精神的前提下，对本发明的结构做各种修改和改变。鉴于前述内容，当修改和改变在本发明所附权利要求书或其等同物的范畴内，本发明将涵盖这些修改和改变。

Claims (24)

1.一种用于功率因数校正控制器的乘除器电路，其特征是，所述乘除器电路包含：

第一乘数输入端子，其用于接收第一乘数信号；

第二乘数输入端子，其用于接收第二乘数信号；

除数输入端子，其用于接收除数信号；

恒定电流源，其用于提供恒定电流；

脉冲产生器，其用于产生脉冲信号、反相脉冲信号、锯齿波信号、取样信号和清除信号；

第一乘除器级，其具有第一输入端、第二输入端和第三输入端，其中所述第一乘除器级之所述第一输入端连接到所述第一乘数输入端子，其中所述第一乘除器级之所述第二输入端连接到所述恒定电流源，且其中所述第一乘除器级之所述第三输入端连接到所述除数输入端子；

第二乘除器级，其具有第一输入端、第二输入端和第三输入端，其中所述第二乘除器级之所述第一输入端连接到所述第一乘除器级的输出端，所述第二乘除器级之所述第二输入端连接到所述第二乘数输入端子，且所述第二乘除器级之所述第三输入端连接到所述除数输入端子；以及

输出端子，其连接到所述第二乘除器级的输出端。

2.根据权利要求1所述的乘除器电路，其特征是，所述第一乘除器级的输出信号的量值与所述第一乘数信号的量值和所述恒定电流的量值的乘积成正比。

3.根据权利要求1所述的乘除器电路，其特征是，所述第一乘除器级的输出信号的量值与所述除数信号的量值成反比。

4.根据权利要求1所述的乘除器电路，其特征是，所述第二乘除器级的输出信号的量值与所述第一乘数信号的量值、所述第二乘数信号的量值和所述恒定电流的量值的乘积成正比。

5.根据权利要求1所述的乘除器电路，其特征是，所述第二乘除器级的输出信号的量值与所述除数信号的量值的平方成反比。

6.根据权利要求1所述的乘除器电路，其特征是，所述脉冲产生器包含：

脉冲信号输出端子；

锯齿波信号产生器；

反相脉冲信号输出端子；

取样信号输出端子；

清除信号输出端子；

脉冲产生器电流源，其具有连接到电压源的输入端；

脉冲产生器电流吸收器，其具有连接到接地参考的输出端；

脉冲产生器接点；

第一脉冲产生器开关，其连接在所述脉冲产生器电流源的输出端与所述脉冲产生器接点之间；

第二脉冲产生器开关，其连接在所述脉冲产生器接点与所述脉冲产生器电流吸收器的输入端之间；以及

控制电路，其用于控制所述第一脉冲产生器开关及所述第二脉冲产生器开关。

7.根据权利要求6所述的乘除器电路，其特征是，用于所述第一脉冲产生器开关及所述第二脉冲产生器开关的所述控制电路包含：

磁滞比较器，其具有连接到所述脉冲产生器接点的输入端；

脉冲产生器电容器，其连接在所述磁滞比较器的所述输入端与所述接地参考之间；

由两个非门组成的第一阵列，其具有连接到所述磁滞比较器的输出端的输入端；

脉冲产生器比较器，其具有连接到所述锯齿波信号产生器的输出端的正输入端，且所述脉冲产生器比较器具有由参考电压供应的负输入端；

由两个非门组成的第二阵列，其具有连接到所述脉冲产生器比较器的输出端的输入端；

锁定电路，其由第一与非门和第二与非门组成，所述锁定电路具有连接到所述两个非门组成的第一阵列的输出端的第一输入端，且具有连接到所述两个非门组成的第二阵列的输出端的第二输入端，而所述锁定电路还具有输出端用于将控制信号供应到所述第二脉冲产生器开关；以及

第一脉冲产生器非门，其用于将控制信号供应到所述第一脉冲产生器开关，而所述第一脉冲产生器非门具有连接到所述锁定电路的所述输出端的输入端。

8.根据权利要求7所述的乘除器电路，其特征是，所述第一脉冲产生器开关及所述第二脉冲产生器开关的所述控制电路进一步包含：

由三个非门组成的第一阵列，其具有连接到所述锁定电路的所述输出端的输入端；

第一脉冲产生器与门，其具有输入端、反相输入端、输出端，其中所述输入端连接到所述三个非门组成的第一阵列的输出端，所述反相输入端连接到所述锁定电路的所述输出端，且所述输出端连接到所述取样信号输出端子；

由三个非门组成的第二阵列，其具有连接到所述两个非门组成的第一阵列的所述输出端的输入端；

第二脉冲产生器与门，其具有输入端、反相输入端和输出端，其中所述输入端连接到所述三个非门组成的第二阵列的输出端，所述反相输入端连接到所述两个非门组成的第一阵列的所述输出端，且所述输出端连接到所述脉冲产生器的所述清除信号输出端子；

第三与非门，其具有第一输入端、第二输入端和输出端，其中所述第一输入端连接到所述锁定电路的所述输出端，所述第二输入端连接到所述两个非门组成的第一阵列的所述输出端，且所述输出端连接到所述脉冲信号输出端子；以及

第二脉冲产生器非门，其用于供应反相脉冲信号，而所述第二脉冲产生器非门具有连接到所述第三与非门的所述输出端的输入端。

9.根据权利要求6所述的乘除器电路，其特征是，所述锯齿波信号产生器包含：

锯齿波信号输出端子，其用于输出锯齿波信号；

锯齿波电容器，其连接在所述锯齿波信号输出端子与所述接地参考之间；

锯齿波电流吸收器，其用于将所述锯齿波电容器放电，而所述锯齿波电流吸收器具有连接到接地参考的输出端；

锯齿波放电开关，其连接在所述锯齿波信号输出端子与所述锯齿波电流吸收器的输入端之间，而所述锯齿波放电开关具有由所述反相脉冲信号供应的控制端子；以及

锯齿波充电开关，其连接在所述除数输入端子与所述锯齿波信号输出端子之间，而所述锯齿波充电开关具有由所述脉冲信号供应的控制端子。

10.根据权利要求9所述的乘除器电路，其特征是，所述锯齿波电流吸收器包含：

锯齿波晶体管，其用于产生可变放电电流，而所述锯齿波晶体管具有漏极，并经由所述锯齿波放电开关连接到所述锯齿波信号输出端子；

锯齿波运算放大器，其用于驱动所述锯齿波晶体管，而所述锯齿波运算放大器具有连接到所述锯齿波晶体管的源极的负输入端，和连接到所述除数输入端子的正输入端；以及

一锯齿波电阻器，连接在所述锯齿波晶体管的源极与接地参考之间。

11.根据权利要求9所述的乘除器电路，其特征是，所述锯齿波电容器的放电时间与所述除数输入信号的量值无关。

12.根据权利要求9所述的乘除器电路，其特征是，所述锯齿波信号的峰值与所述除数输入信号的量值成正比。

13.根据权利要求1所述的乘除器电路，其特征是，所述第一乘除器级包含：

第一充电时间控制电路，其用于产生第一充电时间信号；

第一线性充电电路，其用于产生第一充电信号；以及

第一取样保持电路，其用于产生第一输出信号。

14.根据权利要求13所述的乘除器电路，其特征是，所述第一乘除器级的所述第一充电时间控制电路包含：

第一充电时间比较器，所述第一充电时间比较器具有连接到所述第一乘数输入端子的正输入端，和由所述锯齿波信号供应的负输入端；以及

第一与门，其用于产生所述第一充电时间信号，而所述第一与门具有由所述反相脉冲信号供应的第一输入端，和连接到所述第一充电时间比较器的输出端的第二输入端。

15.根据权利要求13所述的乘除器电路，其特征是，所述第一乘除器级的所述第一线性充电电路包含：

第一充电输出端子，其用于供应所述第一充电信号；

第一充电电容器，其用于产生所述第一充电信号，且所述第一充电电容器连接在所述第一充电输出端子与接地参考之间；

第一充电开关，其用于控制所述第一充电电容器的充电时间，且所述充电开关连接在所述恒定电流源与所述第一充电输出端子之间，其中所述第一充电开关包含由所述第一充电时间信号控制的控制端子；以及

第一放电开关，其用于将所述第一充电电容器放电，且所述第一放电开关连接在所述第一充电输出端子与所述接地参考之间，而所述放电开关具有由所述清除信号控制的控制端子，其中所述第一乘除器级的状态依据所述清除信号而被重设。

16.根据权利要求13所述的乘除器电路，其特征是，所述乘除器级的第一取样保持电路包含：

第一取样保持运算放大器，其用于缓冲所述第一充电信号，而所述第一取样保持运算放大器具有由所述第一充电信号供应的正输入端，和连接到所述第一取样保持运算放大器的输出端的负输入端；

第一取样保持开关，其用于对所述第一充电信号进行取样，且所述第一取样保持开关连接在所述第一取样保持运算放大器的输出端与所述第一乘除器级的所述输出端之间；以及

第一取样保持电容器，其用于保持所述第一乘除器级的所述输出信号，且所述第一取样保持电容器连接在所述第一乘除器级的所述输出端子与接地参考之间。

17.根据权利要求1所述的乘除器电路，其特征是，所述第二乘除器级包含：

第二充电时间控制电路，其用于产生第二充电时间信号；

第二线性充电电路，其用于产生第二充电信号；以及

第二取样保持电路，其用于产生所述乘除器电路的输出信号。

18.根据权利要求17所述的乘除器电路，其特征是，所述第二乘除器级的所述第二充电时间控制电路包含：

第二充电时间比较器，具有连接到所述第一乘除器级的所述输出端子的正输入端，和由所述锯齿波信号供应的负输入端；以及

第二与门，其用于产生所述第二充电时间信号，所述第二与门具有由所述反相脉冲信号供应的第一输入端，和连接到所述第二充电时间比较器的输出端的第二输入端。

19.根据权利要求17所述的乘除器电路，其特征是，所述第二乘除器级的所述第二线性充电电路包含：

第二充电输出端子，其用于供应所述第二充电信号；

第二充电电容器，其用于产生所述第二充电信号，且所述第二充电电容器连接在所述第二充电输出端子与接地参考之间；

第二充电开关，其用于控制所述第二充电电容器的充电时间，且所述第二充电开关连接在所述第二乘数输入端子与所述第二充电输出端子之间，而所述第二充电开关具有由所述第二充电时间信号控制的控制端子；以及

第二放电开关，其用于将所述第二充电电容器放电，且所述放电开关连接在所述第二充电输出端子与接地参考之间，而所述放电开关具有由所述清除信号控制的控制端子，其中所述第二乘除器级的状态依据所述清除信号而重设。

20.根据权利要求17所述的乘除器电路，其特征是，所述第二乘除器级的所述第二取样保持电路包含：

第二取样保持运算放大器，其用于缓冲所述第二充电信号，而所述第二取样保持运算放大器具有由所述第二充电信号供应的正输入端和连接到所述第二取样保持运算放大器的输出端的负输入端；

第二取样保持开关，其用于对所述第二充电信号进行取样，且所述第二取样保持开关连接在所述第二取样保持运算放大器的输出端与所述第二乘除器级的所述输出端之间；以及

第二取样保持电容器，其用于保持所述乘除器电路的所述输出信号，且所述第二取样保持电容器连接在所述第二乘除器级的所述输出端子与接地参考之间。

21.根据权利要求1所述的乘除器电路，其特征是，所述第一乘除器级的所述第一充电时间的长度与所述第一乘数信号的量值除以所述除数信号的量值所得的商成正比。

22.根据权利要求1所述的乘除器电路，其特征是，所述第二乘除器级的所述第二充电时间的长度与所述第二乘数信号的量值除以所述除数信号的量值所得的商成正比。

23.根据权利要求1所述的乘除器电路，其特征是，所述取样信号在第一延迟时间后依据所述脉冲信号而产生，其中所述清除信号在第二延迟时间后依据所述取样信号而产生。

24.根据权利要求1所述的乘除器电路，其特征是，所述乘除器电路由基于CMOS晶体管的器件构筑。

Images