CN100474615C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100474615C
CN100474615C CNB2006100024618A CN200610002461A CN100474615C CN 100474615 C CN100474615 C CN 100474615C CN B2006100024618 A CNB2006100024618 A CN B2006100024618A CN 200610002461 A CN200610002461 A CN 200610002461A CN 100474615 C CN100474615 C CN 100474615C
Authority
CN
China
Prior art keywords
layer
base layer
semiconductor device
ingaas
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100024618A
Other languages
English (en)
Other versions
CN1819262A (zh
Inventor
泽田宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1819262A publication Critical patent/CN1819262A/zh
Application granted granted Critical
Publication of CN100474615C publication Critical patent/CN100474615C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供一种半导体器件，是通过在基极层等中使用载流子迁移率优良的InGaAs而可以维持高速动作并增大电流增益，且可实现基板的大口径化的D-HBT结构的半导体器件，其特征在于具有：由具有In含量小于53%的成分的InGaAs构成的基极层(6)；以及由InGaP构成且以夹持该基极层(6)的状态设置的发射极层(8)和集电极层(4)，该InGaP具有的In含量使得发射极层(8)和集电极层(4)的晶格常数与上述基极层(6)相等。

Description

半导体器件
技术领域
本发明涉及半导体器件，尤其涉及具有双异质结双极晶体管的半导体器件。
背景技术
作为高输出、高耐压的放大元件利用双异质结双极晶体管(D-HBT)。而且，在InP基板上以晶格匹配的方式制作的InGaAs/InP系D-HBT，通过使用带隙大且在高电场区的载流子迁移率大的InP作发射极层集电极层，并用载流子迁移率比GaAs大的InGaAs作基极层等，与在GaAs基板上以晶格匹配的方式制作的GaAs/InGaP系D-HBT或GaAs/AlGaAs系D-HBT相比，高速动作和耐压性优良，可以期待高性能化。
通常，这样的构成的InGaAs/InP系D-HBT中的基极层(InGaAs)的In含量为与InP基板晶格匹配的53％左右。此时，由于发射极层-基极层或基极层-集电极层间的导带不连续，在各自的界面上产生尖峰状的能量壁垒。由于该壁垒存在于发射极层-基极层界面上，成为集电极电流-电压特性中的偏移(offset)电压产生和上升电流丧失陡峭性的原因。而且由于尖峰状的壁垒在基极层-集电极层界面上，导致集电极电流被限制，从而大输出时的电力消耗增加。
为此，作为消除发射极层-基极层间、基极层-集电极层间的导带不连续，避免尖峰状壁垒的方法，提出了在发射极层-基极层间和基极层-集电极层间插入用来连续性地连接导带的过渡层。图9示出这样的InGaAs/InP系D-HBT的剖面结构图。如该图所示，InGaAs/InP系D-HBT是在InP基板101上依次层叠InP次集电极层102、InP集电极层103、InGaAs基极层104而成的。然后，在该InGaAs基极层104的上部隔着上述的过渡层201依次层叠InP发射极层105和InGaAs接触层106。
在此场合，作为过渡层201采用InGaAs和InAlAs的交替层或InGaAlAs渐变成分层等的梯度结构。另外，也可以在发射极层105和该过渡层201之间还包含掺杂剂原子的薄片状插入物(参照下述专利文献1)。
除了上述以外，还考虑了为了提高动作速度和降低偏移电压，由可以模拟地与导带平滑连接的InP和InGaAs的超晶格结构构成集电极层的与基极层连接的部分(参照下述专利文献2).
<专利文献1>日本专利申请特开平2004-88107号公报
<专利文献2>日本专利申请特开平4-251934号公报
发明内容
在此，在上述的与InP基板晶格匹配的InGaAs/InP系D-HBT中，基极层(InGaAs)的In含量为53％左右，这样的In含量的InGaAs的俄歇再结合系数为7×10-29cm6/s。它比GaAs的俄歇再结合系数(1×10-30cm6/s)大.因此以高浓度掺杂的InGaAs基极层中的再结合概率比GaAs基极层的再结合概率还大。
因此，与基极层中使用GaAs的GaAs/InGaP系D-HBT或GaAs/AlGaAs系D-HBT相比，基极层中使用InGaAs的InGaAs/InP系D-HBT存在电流增益小的问题。
而且，在与InP基板晶格匹配的InGaAs/InP系D-HBT中，InP基板的大口径化不象GaAs基板等那样成熟，与使用GaAs基板的GaAs/InGaP系D-HBT相比，元件成本高。另外，为了解决这一问题，还考虑了在GaAs基板上形成变质(metamorphic)缓冲层，隔着该缓冲层在GaAs基板上形成InGaAs/InP系D-HBT的结构。但是，在GaAs基板上形成与InP基板晶格匹配的InGaAs/InP系的材料层时，由于晶格常数大小差别大，在生长时会产生大量晶体缺陷，存在其上形成的元件的生产率和可靠性大大降低的问题。
于是，本发明的目的在于提供一种通过在基极层等中使用载流子迁移率优良的InGaAs而可以维持高速动作并获得大的电流增益，且适合基板的大口径化的D-HBT结构的半导体器件。
为了实现这样的目的，本发明的半导体器件具有由具有In含量小于53％的成分的InGaAs构成的基极层。而且该基极层构成为，被夹在由具有晶格常数与该基极层相等的In含量的InGaP构成的发射极层和集电极层之间。而且，优选地，构成为，在基极层和集电极层之间、以及基极层和发射极层之间中的至少一者中，设有由利用As的浓度和P的浓度变化了成分的InGaAsP构成的阶梯层，以消除这些层间的导带不连续。
在这样的构成的半导体器件中，使用由In含量小于53％的InGaAs构成的基极层.即，通常的InP系D-HBT的基极层使用与InP基板晶格匹配的In含量53％的InGaAs。但在本发明中，使用由In含量小于53％的InGaAs构成的基极层。而且，为了实现这样的In含量的基极层，夹持该基极层的集电极层和发射极层由InGaP构成，由此使集电极层和发射极层的晶格常数与基极层相等.
在此，构成基极层的InGaAs中，随着In含量减小其俄歇再结合系数越来越接近GaAs中的俄歇再结合系数。因此，如上所述，通过使基极层的In含量小于53％，与现有的在InP基板上设置的InP系D-HBT相比，还可以减小基极层中的再结合概率，增大元件的电流增益。而且，与使用由GaAs构成的基极层的D-HBT相比，还可以使载流子迁移率维持为大的值.
另外，集电极层和发射极层也可以由这样的InGaP构成，该InGaP的In含量使得集电极层和发射极层的晶格常数与基极层相等。由此，与使用由In含量53％的InGaAs构成的基极层时相比，在基板上形成的生长层(即集电极层、基极层、发射极层)的晶格常数与GaAs基板和InGaAs基板的晶格常数接近。即，减小了大口径化比InP基板先进的GaAs基板与其生长层的晶格常数不匹配程度。因此，可以在实现大口径化的GaAs基板上，制作抑制了晶体缺陷的质量好的晶体结构的生长层。
如以上说明，根据本发明的半导体器件，通过使用由具有In含量小于53％的成分的InGaAs构成的基极层，设置与其晶格常数相等的集电极层和发射极层，与现有的在InP基板上设置的InGaAs/InP系D-HBT相比，可以维持高速动作并增大电流增益，且通过使用实现了大口径化的基板可以降低成本。
附图说明
图1是实施方式1的半导体器件的剖面结构图。
图2是展示实施方式1的半导体器件中的HBT结构的导带分布的图。
图3是实施方式2的半导体器件的剖面结构图。
图4是展示实施方式2的半导体器件中的HBT结构的导带分布的图。
图5是实施方式3的半导体器件的剖面结构图。
图6是展示实施方式3的半导体器件中的HBT结构的导带分布的图。
图7是实施方式4的半导体器件的剖面结构图。
图8是展示实施方式4的半导体器件中的HBT结构的导带分布的图。
图9是展示现有的D-HBT结构的一例的剖面结构图。
具体实施方式
下面，基于附图详细说明本发明的半导体器件的结构。
<实施方式1>
图1是展示实施方式1的半导体器件的结构的剖面结构图。剖面图的右框中展示了各层的成分的一例。
该图所示的半导体器件是所谓的D-HBT，由基板1和在其上部依次外延生长的各层的层叠体构成。即，在基板1上从下层依次层叠缓冲层2、次集电极层3、集电极层4、第一梯度层5、基极层6、第二梯度层7、发射极层8、第一接触层9、第二接触层10。
首先，形成这样的层叠体的基板1可以使用GaAs基板、InP基板(In含量53％)、InGaAs基板或InGaP基板等.其中，InGaAs基板通过使In含量>0％且<53％，其晶格常数在GaAs基板和InP基板之间。另外，InGaP基板通过使In含量>49％且<100％，其晶格常数在GaAs基板和InP基板之间。在此，作为一例使用GaAs基板。
而且，在这样的基板1上设置的缓冲层2是用来使基板1和在其上部用外延生长层叠的次集电极层3～第二接触层10之间晶格匹配的层。通过设置该缓冲层2，在由上述的材料构成的基板1上可以抑制晶体缺陷地外延生长具有与该基板1不同的晶格常数的各层3～10。
这样的缓冲层2，例如，由采用InP、InGaAs、InAlAs或InGaP等的、从基板1侧向次集电极层3侧使成分变化的梯度结构构成，通过基板1的材料成分和晶格常数以及在其上部形成的各层3～10的材料成分和晶格常数设定适当的构成(成分变化)。
以上那样的隔着缓冲层2在基板1上层叠的次集电极层3～第二接触层10，作为晶格匹配成具有与基极层6相等的晶格常数的层来构成。于是，以下先说明基极层6的构成，然后按照次集电极层3、集电极层4、发射极层8、第一接触层9、第二接触层10、第一梯度层4、第二梯度层7的顺序说明各层的构成。
首先，基极层6由具有In含量>0％且<53％的成分的p型InGaAs构成。由这样的InGaAs构成的基极层6的In含量，由该半导体器件(D-HBT)所要求的高速动作性能和电流增益确定。即，通过增大In含量可以更高速化，通过减小In含量可以增大电流增益，它们的关系是矛盾折衷的。在此，为了得到这两者，优选地，基极层6的In含量为30％～40％。
在此场合，作为具体的一例，用In含量为40％、具有GaAs和InP之间的晶格常数的p型InGaAs作为基极层6，其膜厚设定为20nm～100nm，例如75nm。另外，作为p型杂质使用例如C(碳)，其浓度为5×1018cm-3～4×1019cm-3，例如2×1019cm-3。
在以上那样地设定基极层6的构成后，使其它各层成为下述的构成。
即，缓冲层2上的次集电极层3由具有与基极层6相等的晶格常数的n型InGaAs构成。即，该次集电极层3通过向与基极层6同样的In含量的InGaAs掺杂n型杂质而形成。因此，在此用In含量为40％的n型InGaAs作为次集电极层3，其膜厚为100nm～500nm，例如300nm。另外，作为n型杂质使用例如Si，其浓度为5×1018cm-3～2×1019cm-3，例如1×1019cm-3。
然后，次集电极层3上的集电极层4由具有与基极层6相等的晶格常数的n型InGaP构成。因此，集电极层4中的In含量>49％且<100％，更优选地，In含量设定在77％～88％之间。在此，与由In含量40％的InGaAs构成的基极层6的晶格常数吻合，用In含量87％的InGaP作为集电极层4，其膜厚为200nm～600nm，例如设定为450nm。另外，作为n型杂质使用例如Si，其浓度为1×1015cm-3～5×1016cm-3，例如2×1016cm-3。
接着，在基极层6的上方配置的发射极层8由具有与基极层6相等的晶格常数的n型InGaP构成。因此，发射极层8中的In含量>49％且<100％，更优选地，In含量设定在77％～88％之间。在此，与由In含量40％的InGaAs构成的基极层6的晶格常数吻合，用In含量87％的InGaP作为发射极层8，其膜厚为20nm～100nm，例如设定为60nm。另外，作为n型杂质使用例如Si，其浓度为1×1016cm-3～1×1018cm-3，例如5×1017cm-3。
另外，发射极层8上的第一接触层9由In含量与发射极层8相同的n型InGaP构成，n型杂质的浓度设定成比发射极层8高。因此，在In含量87％的InGaP中，作为n型杂质，例如，以5×1018cm-3～3×1019cm-3，作为一例以1×1019cm-3的浓度含有Si。另外，膜厚为10nm～100nm，例如设定为50nm。
而且，第一接触层9上的第二接触层10由In含量和晶格常数与基极层6相同的n型InGaAs构成，其膜厚为10nm～100nm，例如设定为75nm。作为n型杂质使用例如Si，其浓度为5×1018cm-3～3×1019cm-3，例如1×1019cm-3。
然后，上述的在集电极层4和基极层6之间配置的第一梯度层5，由保持与基极层6相等的晶格常数的n型的InGaAsP构成。该第一梯度层5用As的浓度和P的浓度改变成分，以消除集电极层4-基极层6间的导带不连续。于是，构成为越靠近由InGaP构成的集电极层4则As含量越低，越靠近由InGaAs构成的基极层6则P含量越低，使成分变化成为，在与集电极层4的界面上是与由InGaP构成的集电极层4连续的成分，在与基极层6的界面上是与由InGaAs构成的基极层6连续的成分。
例如，如上所述，在集电极层4由In含量87％的InGaP构成、基极层6由In含量40％的InGaAs构成时，构成为在第一梯度层5中从集电极层4侧向基极层6侧，In含量在87％～40％内缓慢减小，As在0％～100％内缓慢增加。
这样的第一梯度层5的膜厚为20nm～100nm，例如设定为45nm。另外，作为n型杂质使用例如Si，其浓度为1×1015cm-3～5×1016cm-3，例如2×1016cm-3。
另一方面，与第一梯度层5同样地，在基极层6和发射极层8之间配置的第二梯度层7，由保持与基极层6相等的晶格常数的n型的InGaAsP构成。该第二梯度层7用As的浓度和P的浓度改变成分，以消除基极层6-发射极层8间的导带不连续。于是，构成为越靠近由InGaP构成的发射极层8则As含量越低，越靠近由InGaAs构成的基极层6则P含量越低，使成分变化成为，在与发射极层8的界面上是与由InGaP构成的发射极层8连续的成分，在与基极层6的界面上是与由InGaAs构成的基极层6连续的成分。
例如，如上所述，在发射极层8由In含量87％的InGaP构成、基极层6由In含量40％的InGaAs构成时，构成为在第二梯度层7中从基极层6侧向发射极层8侧，In含量在40％～87％内缓慢增加，As在100％～0％内缓慢减小。
这样的第二梯度层7的膜厚为5nm～50nm，例如设定为10nm。另外，作为n型杂质使用例如Si，其浓度为1×1015cm-3～5×1016cm-3，例如2×1016cm-3.
在如上述构成的半导体器件(D-HBT)中，使用由In含量小于53％的InGaAs构成的基极层6。即，通常的在InP基板上设置的InP系D-HBT的基极层使用In含量53％的InGaAs.但在本发明中，使用由In含量比它小的InGaAs构成的基极层6。而且，为了实现这样的In含量的基极层6，夹持该基极层6的集电极层4和发射极层8由InGaP构成，由此使集电极层4和发射极层8的晶格常数与基极层6相等。
在此，在InGaAs中，随着In含量减小其俄歇再结合系数越来越接近GaAs中的俄歇再结合系数.因此，在本构成的D-HBT中，如上所述，通过使基极层6的In含量小于53％，与现有的在InP基板上设置的InP系D-HBT相比，还可以减小基极层6中的再结合概率，增大元件的电流增益。而且，与使用由GaAs构成的基极层的D-HBT相比，还可以使载流子迁移率维持为大的值。
结果，与现有的在InP基板上设置的InGaAs/InP系D-HBT相比，可以维持高速动作并增大电流增益。
另外，从次集电极层3到第二接触层10构成为与由In含量<53％的InGaAs构成的基极层6晶格常数相等。由此，与使用由In含量53％的InGaAs构成的基极层时相比，外延生长形成的生长层(即次集电极层3～第二接触层10)的晶格常数与由GaAs构成的基板1的晶格常数接近。即，减小了大口径化比InP基板先进的GaAs基板1与这些生长层3～10的晶格常数不匹配程度。因此，通过夹着缓冲层2，可以在由GaAs构成的基板1上，制作充分抑制了晶体缺陷产生的质量好的晶体结构的生长层3～10。另外，这对于使用由InGaAs构成的基板的场合也是同样的。
结果，可以实现了基板的大口径化，降低成本。
另外，在上述的构成的D-HBT中，通过使集电极层4为InGaP，可以抑制在现有的设置了由InP构成的集电极层的InP系D-HBT中出现的施加电场时产生的pn结的反向泄露电流。
图2中展示了具有以上那样地设定的构成的D-HBT结构的导带分布。这是用ISE公司的二维器件模拟dessis计算出来的结果.如该图所示，通过像实施方式1那样，在集电极层4-基极层6间设置上述构成的第一梯度层5、并在基极层6-发射极层8间设置上述构成的第二梯度层7，可以消除这些层间的导带不连续，变得平滑。
而且从该结果可以看出，通过设置这样的梯度层5、7还可以抑制电力消耗的增加.
<实施方式2>
图3是展示实施方式2的半导体器件的构成的剖面结构图。该图所示的半导体器件与用图1说明的实施方式1的半导体器件的不同之处在于，在集电极层4-第一梯度层5间和第二梯度层7-发射极层8间分别设置了高浓度掺杂层21、22，其它构成相同。
其中，在集电极层4-第一梯度层5间设置的第一高浓度掺杂层21由In含量与集电极层4相同的n型InGaP构成(即，设定成晶格常数与基极层6的相等)，且设定成n型杂质的浓度比集电极层4高。因此，基于上述的实施方式1的集电极层4的构成，该第一高浓度掺杂层21，在In含量87％的InGaP中，作为n型杂质，例如，以5×1017cm-3～5×1016cm-3，作为一例以1.5×1018cm-3的浓度含有Si。另外，膜厚为1nm～5nm，例如设定为3nm。
另一方面，在第二梯度层7-发射极层8间设置的第二高浓度掺杂层22由In含量与发射极层8相同的n型InGaP构成(即，设定成晶格常数与基极层6的相等)，且设定成n型杂质的浓度比发射极层8高。因此，基于上述的实施方式1的发射极层8的构成，该第二高浓度掺杂层22，在In含量87％的InGaP中，作为n型杂质，例如，以2×1018cm-3～5×1018cm-3，作为一例以4×1018cm-3的浓度含有Si。另外，膜厚为1nm～5nm，例如设定为3nm。
图4中展示了具有以上那样地设定的构成的HBT结构的导带分布。与图2相同，是用ISE公司的二维器件模拟dessis计算出来的结果。如该图所示，通过设置高浓度掺杂层21、22，通过在集电极层4-第一梯度层5间设置上述构成的第一高浓度掺杂层21、并在第二梯度层7-发射极层8间设置上述构成的第二高浓度掺杂层22，与实施方式1相比，可以消除这些层间的导带不连续，变得更平滑。
结果，通过设置这样的高浓度掺杂层21、22可以比实施方式1更加抑制电力消耗的增加。
<实施方式3>
图5是展示实施方式3的半导体器件的构成的剖面结构图。该图所示的半导体器件与用图1说明的实施方式1的半导体器件的不同之处在于，第一梯度层5＇和第二梯度层7＇中的成分变化是分阶段的(台阶状的)，其它构成相同。
其中，在集电极层4-基极层7之间配置的第一梯度层5＇，与实施方式1中说明的第一梯度层同样地，设定杂质浓度、膜厚，且由保持与基极层6相等的晶格常数的n型的InGaAsP构成，用As的浓度和P的浓度改变成分以消除集电极层4-基极层6间的导带不连续。于是，构成为使InGaAsP的成分按多个阶段(例如三个或更多个阶段)变化，使得其成分变化为在与集电极层4的界面上成分、晶格常数与由InGaP构成的集电极层4连接，在与基极层6的界面上成分、晶格常数与由InGaAs构成的基极层6连接。
作为这样的第一梯度层5＇中的成分分阶段地变化的一例，例示了从集电极层4侧层叠15nm的In0.87GaP、15nm的InxGa1-xAsyP1-y(0.53<x<0.87，x＝1-0.6y，例如x＝0.64，y＝0.60)、15nm的In含量40％的InGaAs的三个阶段的成分变化。
另一方面，在基极层7-发射极层8之间配置的第二梯度层7＇，与实施方式1中说明的第二梯度层同样地，设定杂质浓度、膜厚，且由保持与基极层6相等的晶格常数的n型的InGaAsP构成，用As的浓度和P的浓度改变成分，以消除基极层6-发射极层8间的导带不连续。于是，构成为使InGaAsP的成分按多个阶段(例如三个或更多个阶段)变化，使得其成分变化为在与基极层6的界面上成分、晶格常数与由InGaAs构成的基极层6连接，在与发射极层8的界面上成分、晶格常数与由InGaP构成的发射极层8连接。
作为这样的第二梯度层7′中的成分分阶段地变化的一例，例示了从基极层6侧层叠4nm的In含量40％的InGaAs、4nm的InxGa1-xAsyP1-y(0.40<x<0.87，x＝1-0.6y，例如x＝0.64，y＝0.60)、4nm的In0.87GaP的三个阶段的成分变化。
图6中展示了具有以上那样地设定的构成的D-HBT结构的导带分布。与图2相同，是用ISE公司的二维器件模拟dessis计算出来的结果。如该图所示，在设置成分分阶段地变化的第一梯度层5＇和第二梯度层7＇时，也与实施方式1同样地，可以消除集电极层4-基极层6间、基极层6-发射极层8间的导带不连续，成为更平滑的，且可以抑制电力消耗的增加。
<实施方式4>
图7是展示实施方式4的半导体器件的构成的剖面结构图。该图所示的半导体器件与用图5说明的实施方式3的半导体器件的不同之处在于，在集电极层4-第一梯度层5′间和第二梯度层7＇-发射极层8间分别设置了与实施方式2中说明的相同的高浓度掺杂层21、22，其它构成相同。
图8中展示了具有以上那样地设定的构成的HBT结构的导带分布。与图2相同，是用ISE公司的二维器件模拟dessis计算出来的结果。如该图所示，通过在集电极层4-第一梯度层5＇间设置上述构成的第一高浓度掺杂层21、并在第二梯度层7＇-发射极层8间设置上述构成的第二高浓度掺杂层22，与实施方式3相比，可以消除这些层间的导带不连续，变得更平滑。

Claims (8)

1.一种半导体器件，其特征在于具有：
由具有In含量为30％～40％的成分的InGaAs构成的基极层；以及
由InGaP构成且以夹持该基极层的状态设置的发射极层和集电极层，该InGaP具有的In含量使得上述发射极层和集电极层的晶格常数与上述基极层相等。
2.如权利要求1所述的半导体器件，其特征在于：
在上述基极层和集电极层之间以及/或者上述基极层和发射极层之间，设置有由InGaAsP构成的梯度层，该InGaAsP的成分借助于As的浓度和P的浓度而变化以消除该基极层-集电极层间以及/或者该基极层-发射极层间的导带不连续。
3.如权利要求2所述的半导体器件，其特征在于：
上述梯度层的成分以保持晶格常数与上述基极层相等的状态变化。
4.如权利要求2所述的半导体器件，其特征在于：
在上述集电极层和上述发射极层中的至少一者与上述梯度层之间，夹持有以比邻接的该集电极层或发射极层更高的浓度掺杂了杂质的InGaP层。
5.如权利要求2所述的半导体器件，其特征在于：
上述梯度层的成分在其膜厚方向上连续地变化。
6.如权利要求2所述的半导体器件，其特征在于：
上述梯度层的成分在其膜厚方向上分阶段地变化。
7.如权利要求1所述的半导体器件，其特征在于：
上述集电极层、基极层和发射极层的层叠体形成在由GaAs、InGaAs、InP或InGaP构成的基板上。
8.如权利要求7所述的半导体器件，其特征在于：
在上述基板和上述层叠体之间，设置有用来使各自的晶格常数不同的该基板-层叠体之间晶格匹配的缓冲层。
CNB2006100024618A 2005-01-26 2006-01-26 半导体器件 Expired - Fee Related CN100474615C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005017624A JP2006210452A (ja) 2005-01-26 2005-01-26 半導体装置
JP2005017624 2005-01-26

Publications (2)

Publication Number Publication Date
CN1819262A CN1819262A (zh) 2006-08-16
CN100474615C true CN100474615C (zh) 2009-04-01

Family

ID=36695846

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100024618A Expired - Fee Related CN100474615C (zh) 2005-01-26 2006-01-26 半导体器件

Country Status (3)

Country Link
US (1) US7482643B2 (zh)
JP (1) JP2006210452A (zh)
CN (1) CN100474615C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923754B2 (en) * 2005-11-18 2011-04-12 Japan Science And Technology Agency Bipolar transistor
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US20090045437A1 (en) * 2007-08-15 2009-02-19 Northrop Grumman Space & Mission Systems Corp. Method and apparatus for forming a semi-insulating transition interface
US9070732B2 (en) * 2012-04-27 2015-06-30 Skyworks Solutions, Inc. Bipolar transistor having collector with doping spike
CN103456777A (zh) * 2012-06-01 2013-12-18 稳懋半导体股份有限公司 具高电流增益的异质接面双极晶体管结构及其加工方法
US9231088B2 (en) * 2014-01-16 2016-01-05 Triquint Semiconductor, Inc. Emitter contact epitaxial structure and ohmic contact formation for heterojunction bipolar transistor
US10256329B2 (en) * 2015-09-04 2019-04-09 Win Semiconductors Corp. Heterojunction bipolar transistor
CN106653826B (zh) * 2016-12-26 2019-01-08 厦门市三安集成电路有限公司 一种化合物半导体异质接面双极晶体管
JP2018137259A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US10134881B1 (en) * 2017-05-18 2018-11-20 Qualcomm Incorporated Quantum well thermal sensing for power amplifier
JP6990073B2 (ja) * 2017-09-12 2022-02-03 アンリツ株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
CN1296291A (zh) * 1999-10-07 2001-05-23 稳懋半导体股份有限公司 变形异质接面双极性晶体管
CN1433082A (zh) * 2002-01-18 2003-07-30 Nec化合物半导体器件株式会社 异质结双极型晶体管和利用它构成的半导体集成电路器件
US6768141B2 (en) * 2002-08-23 2004-07-27 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04251934A (ja) 1991-01-09 1992-09-08 Fujitsu Ltd 半導体装置
JPH05304165A (ja) * 1992-04-27 1993-11-16 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合トランジスタ
US6847060B2 (en) * 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
US7126052B2 (en) * 2002-10-02 2006-10-24 The Boeing Company Isoelectronic surfactant induced sublattice disordering in optoelectronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
CN1296291A (zh) * 1999-10-07 2001-05-23 稳懋半导体股份有限公司 变形异质接面双极性晶体管
CN1433082A (zh) * 2002-01-18 2003-07-30 Nec化合物半导体器件株式会社 异质结双极型晶体管和利用它构成的半导体集成电路器件
US6768141B2 (en) * 2002-08-23 2004-07-27 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure

Also Published As

Publication number Publication date
US7482643B2 (en) 2009-01-27
JP2006210452A (ja) 2006-08-10
CN1819262A (zh) 2006-08-16
US20060163610A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN100474615C (zh) 半导体器件
US5907159A (en) Hot electron device and a resonant tunneling hot electron device
US4821082A (en) Heterojunction bipolar transistor with substantially aligned energy levels
US6563145B1 (en) Methods and apparatus for a composite collector double heterojunction bipolar transistor
CA2529595C (en) Heterostructure bipolar transistor
EP0571994B1 (en) NPN heterojunction bipolar transistor
JPH0669222A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2718406B2 (ja) 電界効果トランジスタ
US6822274B2 (en) Heterojunction semiconductor device having an intermediate layer for providing an improved junction
US4371884A (en) InAs-GaSb Tunnel diode
US8957455B1 (en) Modulation doped super-lattice base for heterojunction bipolar transistors
EP0718890B1 (en) Field effect transistor
JP5098193B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH04343438A (ja) 電界効果トランジスタ
JPH07326629A (ja) ヘテロ接合型バイポーラトランジスタ
Künzel et al. A new semiconductor superlattice with tunable electronic properties and simultaneously with mobility enhancement of electrons and holes
JP2000323728A (ja) ヘテロ構造の内部バンド・トンネル・ダイオード
JP2005183667A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2000114551A (ja) 半導体トンネル素子とその製造方法、及び、集積回路
US20100244099A1 (en) Double heterojunction bipolar transistor having graded base region
Tsai et al. Functional heterostructure-emitter bipolar transistor (HEBT) with graded-confinement and pseudomorphic-base structure
JPS6390848A (ja) 半導体装置
JPH08148673A (ja) 半導体装置
JPH1084121A (ja) ヘテロ接合半導体装置
JP2004055724A (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20160126

EXPY Termination of patent right or utility model