CN100471065C - 超高速时序模拟闩锁 - Google Patents

Abstract

一超高速时序模拟闩锁显示出能于时序速度为100百万赫(Hz)到数十亿赫下使用。该模拟闩锁被作为一闩锁比较器，以比较一时变模拟信号与一模拟参考电压。该闩锁在两级放大器与信号产生装置上使用CMOS制造技术与一最小空间。该闩锁在一需要高速及高可靠度之模拟数字转换器(ADC)中有用，但只要一小部份之空间。该装置很小巧且经济而可串联使用数个，以防止在高速读/写操作中之任何亚稳度问题。

Description

超高速时序模拟闩锁

技术领域

本案涉及第09/865,791号美国申请案「超高速时序模拟闩锁」，其由本案之发明人及申请人于签署同日提出申请，而完整之内容将于下述配合图示进行说明。

本案关于磁盘驱动器及其它数据存储装置，尤指具有模拟数字转换器之读写频道的磁盘驱动器。

背景技术

在高速模拟数字转换器(Analog-to-digital coverter；ADC)中，模拟闩锁是基本之建构基块，此电路在一输入模拟电压信号及一内部产生之参考电压之间进行比较。模拟闩锁的输出为一数字信号，高或低则是由该输入电压是否高于该参考电压来决定。目前有许多这种闩锁被使用于与其它电路结合而形成一模拟数字转换器。

图1为6位快闪模拟数字转换器100之高阶方块图。该模拟数字转换器包括一归零控制及时序产生器模块102，其与每一模拟闩锁108相接。而每一模拟闩锁则同时与输入模拟电压信号104及参考电压信号106相接，其中信号104及106可以是差动信号。闩锁108之高或低输出被传送到逻辑电路系统110。接着，转换数字信号被用于ROM 112作为ADC输出，也可通过其它电路系统用于缓存器114。向这个在ADC中一个可能之用途用于计算机、计算机接口设备、或是逻辑电路系统。

发明内容

本发明揭露一种超高速时序模拟闩锁，该模拟闩锁作为一闩锁比较器，用以比较一时间差异模拟信号及一模拟参考电压，此闩锁特别用于具有归零操作或功能之模拟数字转换器。此时序模拟闩锁具有一第一前级放大器、一第二前级放大器、一信号层变换器、至少一差动模拟闩锁级、以及一RS闩锁级。其电路为高速、时间变异时脉操作而设计，包括约100百万赫(Hz)到数十亿赫范围之频率。

第一时脉前级放大器接收一差动模拟信号，并从中扣掉一差动参考电压，其将所得差动信号以5到10之增益因子将前级放大。第二时脉前级放大器接收第一时脉前级放大器之前级放大信号，并在该信号上以一3到5之额外增益因子进行一第二前级放大操作。两个前级放大器为小的输入差动信号一共制造了15到50之增益。当前级放大器为高速，其受限于其输出电压震荡，因此来自该前级放大器之最大输出电压约为100到200毫伏特。一来自前级放大器之输出信号接着与一水平变换器相连，变换关于参考值，例如接地水平，该信号之绝对电压水平。前级放大器之输出主要被着重在分辨，是否该输入信号大于或小于一作用在前级放大器之参考电压。

该变换之电压信号接着由至少一个以上之时脉模拟闩锁级来处理。该模拟级有一很高之增益，但该增益被限制在一可能非常短之时间间隔，例如1毫微秒(nanosecond)。一或多个模拟闩锁级之输出为一约0到0.1伏特或为0.7伏特之电压信号。此信号被传送到RS闩锁，在此处，该信号在接下来的前一闩锁级之重置状态下可维持不变。在RS闩锁上之信号为高速时序模拟闩锁之输出，如图1所示，为一读/写电路的其它组件所读及使用。

附图说明

本案通过下列附图及详细说明，俾得一更深入了解：

图1：其为6位快闪模拟数字转换器之顶层方块图。

图2：为描述一改良模拟闩锁组件之方块图。

图3：为高增益之第一级前级放大器.

图4：为高增益之第二级前级放大器。

图5：为用于改良ADC闩锁中之水平变换器。

图6：为超高速时序差动模拟闩锁级。

图7：为ADC之RS闩锁。

图8：为4个管线级与第一及第二前级放大器之时序产生器之方块图。

具体实施方式

以下之讨论中，晶体管称为CMOS晶体管，尤指p-通道MOS(PMOS)或n-通道MOS(NMOS)晶体管，既然这些晶体管除了可能是外部连接外，传统上大多不是由沈积金属组件所制成，本领域普通技术人员将可认知所用之p-信道或n-信道之词汇可以更精确地描述此处讨论之晶体管。确切地说，源/汲区域掺杂为p-型或n-型，表示源极与漏极间的通道经由耗尽模式(孔洞)或增强模式来导电(电子)。此外，PMOS及NMOS之词汇较常被使用，因此以下用以指那些由CMOS制程所制造之晶体管。

图2为模拟闩锁之一实施例之方块图，其包括第3及4图之第一及第二前级放大器、图5之水平变换器、图6之一或多个差动模拟闩锁级、以及图7之RS闩锁。图2描述一具有第一时序前级放大器202之模拟闩锁200；一电压水平变换器222；第一、第二、第三、及第四差动时脉模拟闩锁级232、242、252、262，而闩锁级为如图6中所示。最后一个闩锁级262与RS闩锁连接。接着，模拟闩锁200之输出282依路线传至ADC 100之逻辑电路系统或是侦测电路系统。操作过程中，该模拟闩锁接收来自归零控制及时序产生器模块102之控制输入及时序输入。

第一时序前级放大器202接收一参考电压及一输入模拟信号，并在将这些信号传送到第二时序前级放大器212之前先放大这些信号间之差异。在将其依路径送至模拟闩锁级232、242、252、262及其下列路径前，第二前级放大器212更进一步放大这些信号。在一实施例中，第一前级放大器具有一数值约为5到10之增益因子。在一实施例中，第二前级放大器具有一数值约为3到5之增益因子。总共，第一的两级能够以约15到50之因子将输入差动信号放大。该第一前级放大器也包括一比较器级，若输入模拟信号大于该参考电压，则放大器之输出为一正电压信号，反之，该输出信号则为负值。必要时，前级放大器之输出会被传送到电压水平变换器222，该电压水平变换器222将输出信号之绝对电压水平由传送信号前之前级放大器级，变换为闩锁级，并为差动时脉模拟闩锁级提供低阻抗之输出。

图3中描述一用于模拟闩锁之第一时序前级放大器300。该前级放大器300加上一多任务器及一比较器部分350到一输入部分310、一输出部分320、共享模式回馈部分330、归零部分350、及电源供应302。带有正电压供应304及负电压之电源供应302或是回复306，与该前级放大器300之输出部分及共享模式回馈部分相连接.该输入部分310包括第一及第二输入晶体管312以及一层迭晶体管314，其通过其源极而与第一及第二输入晶体管312之漏极相接。该层迭晶体管314与该放大器之输出端324相接。偏差电压326可作用于晶体管314之栅极以控制其运作。

该输出部分包括电流源晶体管322，其与正电压供应304及输出端324相接。偏差电压323作用于晶体管322之栅极以控制其运作。该输出部分也包括共享模式回馈回路330，其包括共享模式回馈晶体管332，334，其与一般源极相接至第二尾部电流源晶体管336。

该电流源电路由连接于第一与第二输入晶体管312间之源极的第一尾部电流源晶体管318及电压供应回复306所完成。第二尾部电流源晶体管336也与该电压供应回复306相连接，并具有其栅极与其漏极连接。该归零部分340包括第一及第二归零电容器346，其相连于输入晶体管及比较器部分350间之栅极。作用于归零晶体管344之结合栅极342之信号将输入晶体管312之栅极短路至输出端324。

该比较器或参考部分350包括数个部分以连接一参考电压信号及一输入电压信号、一参考致能信号、及一输入信号。参考部分350包括输入电压端352及输入电压晶体管354及356，其与归零电容器346相连接。在一实施例中，输入电压端352作为该前级放大器之时序差异输入信号的输入端。作用于输入端352之差动电压信号会通过晶体管354及356到电容器346。该输入电压则会经由电容器346到达输入晶体管312以进行前级放大器300之放大。在一实施例中，输入致能电路380与输入电压晶体管354及356之栅极相连接，使得一信号能开启晶体管并通过一输入差动电压信号。

参考电压端362与参考电压晶体管364，366，与输入电压晶体管354，356平行连接，与归零电容器346相连接，而与输入晶体管312相连接。在一实施例中，该前级放大器300也包括一参考致能电路370，其与参考电压晶体管364，366之栅极相连接。一作用于参考电压晶体管364，366之栅极的信号能开启晶体管364，366，并使得一参考电压信号作用于归零电容器346，因此到前级放大器之输入晶体管312。图3中描述参考电压晶体管364，366为NMOS。在其它实施例中，也可使用PMOS晶体管，而在另一些实施例中，NMOS及PMOS晶体管都可使用。

参考电压部分与参考致能部分使得输入电压与参考电压作比较。若输入电压大于参考电压，则输出电压为正值；若输入电压小于参考电压，则输出电压为负值。

该比较器或参考部分350如下列所述运作。一控制信号作用于归零晶体管344之栅极，其将前级放大器末端之输出电压短路为晶体管344之一平板。在归零操作时不运用重置信号，因此前级放大器之输出几乎与输入抵销电压为同等数值。该归零控制维持开启，而该控制信号作用于参考致能端370，因而到晶体管364，366之栅极。参考电压接着作用到参考致能晶体管364，366之末端362，并通过每一电容器346的一平板。目前，电容器346的两个平板与低阻抗之电压节点相连接，所以其能存储电荷。该存储电荷相对于该参考电压及放大器之输入抵销。

放大器之输出抵销通过一剩余抵销值而与该前级放大器之输入抵销不同。依此原则，参考致能晶体管364，366与归零晶体管344会被关闭，而该参考电压与前级放大器之输出抵销被存储于电容器346。接着该控制电压被作用于输入致能电路380并接着到差动输入电压晶体管354，356之栅极。一输入电压被作用于晶体管354，356之末端352，并通过电容器346，在其中其电压由参考电压加上或减掉而得到参考及归零致能运作。

由于归零晶体管344苦于在关闭状态下之电流漏失，在数百微秒，相对于数百千个测试周期之一段时间后，电荷及电压会因此降级，因此，有其必要在每数百微秒去重复归零及归零致能运作。该前级放大器继续重置、归零，并在归零晶体管置放一参考电压。当其未涉及归零运作时，前级放大器在每一时序周期的第一半部为休息，并放大该输入电压与参考电压之差异，在每一时序周期的第二半部去比较。在模拟对数字之转换中，图3中之前级放大器在放大模拟信号的第一级中很有用。在一实施例中，图3中之放大器具有一数值约为3到5之增益因子；而在另一实施例中，放大器具有一数值约为5到10之增益因子；当然，其它之实施方式也是可能的。

除了第一级的放大，第二级也是可能的。以图4之前级放大器，第二级的放大是可能的。前级放大器400包括一输入部分410、一输出部分420、共享模式回馈部分430、归零部分440、以及接收来自一时序产生器之重置及归零信号。该前级放大器以上述之图3方式运作，但不具有比较器/参考之部分。该输入部分410包括第一及第二输入晶体管412以及一与第一及第二输入晶体管412相接之层迭晶体管414。该层迭晶体管414与该放大器之输出端424相接。该输出部分包括电流源晶体管422，其与输出端424相接。偏差电压426作用于层迭晶体管414之栅极以控制其运作；而偏差电压423作用于电流源晶体管422之栅极以控制其运作。

该输出部分也包括共享模式回馈回路430，其包括共享模式回馈晶体管432，434，其与一般源极相接至第二尾部电流源晶体管436。该电流源电路由连接于第一与第二输入晶体管412间之源极的第一尾部电流源晶体管418所完成。第二尾部电流源晶体管436也透过其源极与第一尾部电流源晶体管相连接，且其栅极与其漏极连接。该归零部分440包括第一及第二归零电容器446，其相连于输入晶体管412及输入端452间之栅极。作用于归零晶体管444之结合栅极442之信号将输入晶体管412之栅极短路至输出端424。

使用相结合之第一及第二前级放大器级，数值约为15到50之增益便可由一小差动输入电压信号被了解。在信号被依路径传到一或多个闩锁级之前，其可被用来变换该信号之绝对电压水平(关于接地水平或其它所欲之参考水平)。图5之电压变换器500将信号电压水平变换为所欲之水平。对变换器传统之输入电压为0.9到1.2伏特。能够与图3及图4中之闩锁级及RS级功能运作良好之电压输入的范围约为0.2到0.7伏特。图5之电路能达到此水平变换。该变换器500具有一电压供应502，其具有一正电压线路504及一回复或负电压线路506。一差动电压信号，最佳者为来自一或多个前级放大器级之输出信号，与输入端508，输入晶体管510之栅极相连接。晶体管510为与电流源512相连之缓冲放大器。在此构型中，导致输入电压约2dB的衰退，而该信号则以Vgs+I1.R1或Vgs+I2.R2来做变换，其中I1及I2为图5中所示之电流，而R1及R2为输入晶体管510之相互互导。其它实施例也有可能。水平变换器500之输出电压在输出端516取得并依路径到第一差动模拟闩锁级，如图6所描述。其它的电压水平变换器也可被使用。

图6为用于ADC中的时序差动模拟闩锁级。图6描述一高速时序模拟闩锁级600。闩锁600包括一输入部分610、一输出部分620、以及一放大部分630。输入部分可包括一电压供应602，其具有一正电压线路604及一回复或负电压线路606。该输出部分也包括一与正电压线路604相连接之尾部电流源晶体管612，并传送一恒定电流至两个输入互导晶体管624。最佳者，该互导晶体管624为配对，即具有相同之相互互导值或是其源极与漏极间p-通道的W/L为相同。晶体管624之源极与尾部电流源晶体管612相连接，而互导晶体管624之漏极则与放大部分630相连接。

该输入部分610具有一范围约为0.5到2之增益以及一与该输入晶体管624一致之输出阻抗，较佳者为偏低。放大部分630具有一很高之增益，依照其构型为一正回馈放大器。该放大部分630具有第一及第二放大晶体管636，其第一晶体管之漏极与第二晶体管之栅极相接，而第二晶体管之栅极与第一晶体管之栅极相接。放大晶体管636之源极与电压供应602之回复线路606相接。放大部分630通过一很高之增益，其因子为20,000或更高，在一约为100微微秒(ps)至1微秒之时段间，而将电压信号由输入部分610放大。因此，1微伏特之输入信号可以被放大为20毫伏特之输出信号。该放大信号被用在输出端632。在一实施例中，该输出端与另一时序模拟闩锁为串联连接。在另一实施例中，该输出端与一RS闩锁连接，在一较长时段中维持该输出在一高或低电压。该输出端不需要是一分离之组件，但可能是介于该闩锁之路线或传导路径间之任一接触点。因此，不论是用在输入末端；输出末端；输入电压之点；或是到任何漏极、源极、或门极之电流，「末端」一词是指任一接触点，而不是指其组成之特一组件。

放大器如下列所述运作。依照其相对互导值及用于输入晶体管624，625栅极之电压差动，来自尾部电流源晶体管612之电流被设定路径为经由第一互导放大器624或是第二互导放大器625。若一较高电压被作用在PMOS晶体管625之栅极，其会关闭；若作用在具有较低电压之PMOS晶体管624栅极，其会开启。所以一较高电压会出现在晶体管625之漏极，其高于晶体管624漏极之电压。在晶体管625漏极之较高电压会在正回馈NMOS放大器晶体管634之漏极造成较高电压，将晶体管634开启；而在晶体管624漏极之较低电压会在晶体管635之漏极造成较低电压，将其关闭。在晶体管635漏极之电压会升高，进而强化在晶体管625漏极之较高电压效果。在晶体管634则有相反之效果，该晶体管634开启，而在634漏极之电压会降低，进而强化将开启之输入晶体管624之效果。以输出末端之排列方式，电压不会被反转，但经过少于400微微秒之一段时间后，可通过一数值如20,000般大之因子被放大。所以，进入闩锁600之正差动电压输入被放大，并在闩锁之输出端632以一更大之开启信号出现。

重置晶体管628与输出端632横跨连接。重置NMOS晶体管之栅极与一来自ADC 100之归零控制及时序产生器模块102的高速时脉信号相连接。当重置晶体管628被时脉信号打开时，其会通过一起将输出都短路而将闩锁600之输出都重置为几乎相同之电压水平。所以，当该重置晶体管为开启或处于高阶时，在这一周期部份的期间，闩锁级之输出并不固定；反之，当该重置晶体管为关闭或处于低阶时，闩锁级之输出为固定。在这一时脉周期之部份的期间，依该输入电压信号之差动而定，该高速放大器将会输出一高阶信号(约0.7伏特)或一低阶信号(约0.1伏特)。

在整个ADC中，该差动时序模拟闩锁级应该识最基础之电路。由于一ADC可能有许多这些闩锁级，其功能及输出之可靠度是非常重要的，当考虑到关于亚稳度之问题时，这尤其是特别重要。当一闩锁输出信号并未适当地指出在其输出处之逻辑为高或低时，就会发生亚稳度之错误。若输入信号非常低(在数毫微伏特(nano-volts)之范围)而闩锁级之增益又未高到足以建构在其输出处相对于该逻辑高或低之电压水平时，错误便会发生，尤其很可能是发生在很短之时脉周期，特别是接近1十亿赫的。已经发现之确保该信号可靠度之方法是以串联方式输送数个这样的闩锁。

该差动信号输入到第一差动时脉模拟闩锁级为一前级放大器之输出，路径经由一水平变换器，而其它闩锁之输入为来自前一闩锁之输出信号。该相接管线之闩锁结构的总增益相等于每一闩锁级之增益的相乘倍数。若每一级之增益为20,000，一管线中4个级之增益则为20,000乘以20,000乘以20,000乘以20,000等于1.6×10¹⁷。若要更高之可靠度，则可使用更多个闩锁；若在模拟信号转为数字输出电压之转换中，较低之可靠性为可接受，尤其是在亚稳度状态下时，也可使用少于4个闩锁。

在模拟信号通过一或多个模拟闩锁之级后，欲将该信号设定路径到一更稳定状态之闩锁，以传送到ADC的其它部份.图7描述RS闩锁700。该RS闩锁700具有一输入部分710及一输出部分720。该输入部分710最佳者包括一电压供应702，其具有一正电压线路704及一回复或负电压线路706。输入晶体管714在输入端712，713及输入晶体管714，715之栅极处，接收一差动电压信号。该输出部分包括一PMOS正回馈放大器722及一NMOS正回馈放大器726。放大器722具有PMOS晶体管724，725，其与一晶体管之漏极连接，而该晶体管相连于其它作为正回馈放大器之栅极。放大器726具有NMOS晶体管728，729，其与一晶体管之漏极连接，而该晶体管相连于其它也作为正回馈放大器之栅极。该输出部分也包括输出端730，732。

若一高电压作用于该末端712及晶体管714之栅极，该晶体管714之漏极会被开启，而该晶体管714之漏极以及晶体管735，729之栅极都会被降低。晶体管735被开启，晶体管729被关闭，而高阶信号出现在末端730。若低阶信号同时作用在末端713，则在末端730以在及晶体管724，728之栅极处有高阶信号之输入晶体管715会被关闭。晶体管724被关闭，晶体管728被开启，而低阶信号出现在末端732。因此，配合输入高低信号，在末端732之信号就会低或高。然而，跟图6中之模拟闩锁相同，图7中之RS闩锁并未定时序，所以RS闩锁目前更为稳定，已准备好以一数字信号输出。由于前一级之差动输出接近于零，在前一闩锁级被强迫进入重新设定级之后，RS闩锁仍维持。

图8描述一简易时序产生器之实施例，该ADC模拟闩锁具有一四级管线闩锁及上述之两个前级放大器。时序产生器800接收来自一震荡器，例如结晶震荡器(图中未显示)之一时脉信号输入802。最佳者，该信号为在速度效能上之一时变信号，以进行高速时脉运作。在一实施例中，一输入时序速度为100百万赫(Hz)到数十亿赫。其它之实施方式也可使用。特别注意，由于其输入为稳定的该RS闩锁并不接收时脉信号。此设计确保，在前一级进入一重新设定操作之前，闩锁级之每一级都开始其放大操作(在每一时脉时段的一半期间)。

该时脉信号输入被放大或以想要之方式处理，例如通过第一放大器810反转。来自第一放大器810之信号输出作为一输入信号传到第四闩锁级843及一第二反转器820，第二反转器处理该信号并将之传送到第三闩锁级833及第三反转器830，第三反转器830处理该信号并将之传送到第三闩锁级823及第四反转器840。第四反转器840处理该信号并将之传送到第一闩锁级813及第五反转器850。第五反转器将时脉信号传送到第一及第二时脉前级放大器803，808。

虽然只有本发明之数个实施例被讨论，其它实施例也有可被实行。例如：在其它许多种需要一数字信号之可靠指示的构造或电路中，也可能需要模拟闩锁。因此，前述之说明描述而非限制本发明，而是以下列之权利要求，包括所有同义物来界定本发明。当然，可理解上述之实施例可进行一广泛之改变或修饰，因此，本案得由熟悉技艺之人任施匠思而为诸般修饰，然皆不脱如附申请范围所欲保护者。

Claims (24)

1.一种模拟闩锁，其包括：

一第一前级放大器及一第二前级放大器，所述第一及第二前级放大器串联相接，并皆非为积分前级放大器，且皆接收一差动电压信号，并放大所述信号并输出该经放大的信号，且所述信号被放大之倍率大于15；

至少一差动时脉模拟闩锁级，接收来自所述第一及第二前级放大器之信号，并依所述接收到之信号产生一高阶或低阶信号；

一RS闩锁，与所述至少一差动模拟闩锁级串联相接，接收并维持来自所述至少一模拟闩锁级之高阶或低阶信号；以及

一时序产生器，产生所述第一前级放大器、第二前级放大器、及至少一模拟闩锁级之控制信号，其中所述控制信号包含下列至少一者：

归零信号，被送至所述第一及第二前级放大器的归零部份，

重置信号，被加至所述第一及第二前级放大器及所述至少一模拟闩锁级的输出部份；以及

一参考致能信号及一输入致能信号，被加至所述第一前级放大器之一参考部份。

2.如权利要求第1项之模拟闩锁，其中所述至少一差动时脉模拟闩锁级包括一输入部份，一输出部份及一放大部份，

所述输入部份包括一差动放大器，其通过一尾部电源流晶体管与一正电压供应串联相接，

所述输出部份与所述输入部份串联相接，并具有所述模拟闩锁级的输出端及一与所述等输出端并接的重置晶体管，其中所述重置晶体管因应一时脉重置信号而重置所述输出部份，且

所述放大部份与所述输出部份串联相接，并具有一正回馈放大器，并在所述模拟闩锁级之输出端与所述差动放大器串联相接。

3.如权利要求第2项之模拟闩锁，其中所述差动放大器包括两个PMOS晶体管，所述二PMOS晶体管互相行设置，且位于所述尾部电流晶体管及所述输出部份之间，并用以接收一差动电压信号。

4.如权利要求第3项之模拟闩锁，更包括至少一额外之差动时脉模拟闩锁级，其连接于所述至少一差动时脉模拟闩锁级与所述RS闩锁之间，所述至少一额外之差动时脉模拟闩锁级接收来自所述至少一差动时脉模拟闩锁级之一高阶信号或一低阶信号，并产生所述RS闩锁之一高阶信号或一低阶信号，以及其中所述时序产生器也为每一额外差动时脉模拟闩锁级产生一控制信号。

5.如权利要求第1项之模拟闩锁，更包括一水平变换器，其连接于所述第二前级放大器与所述至少一差动时脉模拟闩锁级之间，所述水平变换器变换来自所述第二前级放大器之信号的绝对电压水平。

6.如权利要求第1项之模拟闩锁，其中所述RS闩锁包括一输入部份及一输出部份，

所述输入部份包括两个互相平行的输入晶体管，及位于一电压供应的一负电压线路及输出部份的输入之间，及

所述输出部份包括与来自所述输入晶体管之输出连接的第一及第二正回馈放大器，所述第一正回馈放大器具有两个互相平行的PMOS晶体管，所述两个PMOS晶体管并位于所述输出部份的输入及所述电压供应的一正电压线路之间，而所述第二正回馈放大器具有两个互相平行的NMOS晶体管，所述两个NMOS晶体管位于所述输出部份的输入及所述电压供应的负电压线路间，

一RS闩锁之输出，其在与所述输出部份之输入相连之输出端取得，所述输出信号因应来自一差动时脉模拟闩锁级之所述输入信号。

7.如权利要求第6项之模拟闩锁，其中所述输入部份的输入晶体管的栅极接收来自所述至少一差动时脉模拟闩锁级之信号；以及

所述输出部份的第一PMOS晶体管之一栅极与所述第二PMOS晶体管之一漏极相连，以及所述输出部份的第二PMOS晶体管之一栅极与所述第一PMOS晶体管之一漏极相连，以及所述输出部份的第一NMOS晶体管之一栅极与所述第二NMOS晶体管之一漏极相连，以及第二NMOS晶体管之一栅极与所述第一NMOS晶体管之一漏极相连。

8.如权利要求第1项之模拟闩锁，其中所述第一放大器包括一输入部份，一输出部份，一参考部份，以及一归零部份，

其中所述输入部份具有

一第一晶体管以及互相平行之第二晶体管，所述第一及第二晶体管皆连接至一正电压供应；

一尾部电流源晶体管，其与一负电压供应相连；

第一及第二输入晶体管，互相平行设置，并与所述尾部电流源晶体管串联相接；

第一及第二层迭晶体管，互相平行设置，并与所述第一与第二输入晶体管及所述第一与第二晶体管串联相接，所述第一层迭晶体管及所述第一晶体管间的连接及所述第二层迭晶体管及所述第二晶体管间的连接皆包含连接点，所述等连接点与一重置晶体管的源极及漏极相接，且所述连接点为所述前级放大器之输出端，

其中所述输出部份具有一共享模式回馈回路，所述回路具有两个互相平行相接并与所述输出部份之一电流源相接之晶体管及一第二尾部电流源，在所述输出端的输出信号被加至所述回馈回路晶体管之栅极，所述第二尾部电流源晶体管介于所述回馈回路晶体管及所述电流源间，构成所述回馈回路，所述第二尾部电流源晶体管与所述第一尾部电流源晶体管相连作为一电流镜，以及所述第二尾部源晶体管之一栅极与所述第二尾部源晶体管之一漏极相连，其中一回馈到所述第一尾部源晶体管之一栅极的共享模式电压依据所述回馈晶体管与所述第二尾部源晶体管之栅极与源极间相对电压而定，其中所述重置晶体管因应一经由所述第一放大器的一重置端加至所述重置晶体管之一栅极的一控制信号而操作；且

其中所述归零部份具有与所述第一及第二输入晶体管串联相接之第一及第二归零晶体管，以及与所述第一及第二归零晶体管相连之第一及第二电容器，所述归零晶体管之漏极与所述第一前级放大器的输出端相连，所述归零晶体管因应一作用于所述归零晶体管之一栅极的一控制信号；以及

其中所述参考部份具有互相平行相接的第一及第二输入电压晶体管，以及互相平行相接之第一及第二参考电压晶体管，所述第一及第二参考电压晶体管并与所述输入电压晶体管平行，并与所述第一及第二电容器串联相接，所述输入电压晶体管之闸级与所述第一前级放大器的一输入致能端相连，所述参考电压晶体管之栅极与所述第一前级放大器的一参考致能端相连，所述输入电压晶体管因应一输入致能信号，而所述参考电压晶体管因应加至所述参考致能端的一参考致能信号而操作，

其中一被加至所述输入电压晶体管的一差动电压被放大，所述被放大信号为被加至所述第一前级放大器的输出端的所述第一前级放大器的输出信号。

9.如权利要求第8项之模拟闩锁，其中所述第二前级放大器接收来自所述第一前级放大器之输入信号，且所述第二前级放大器产生一被放大输出至所述模拟闩锁级之输入部份。

10.如权利要求第9项之模拟闩锁，其中所述第二前级放大器包括一前级放大器输入部份，一具有一共享模式回馈回路并与所述前级放大器输入部份相接之前级放大器输出部份，以及一与所述前级放大器输入部份相接的前级放大器归零部份。

11.如权利要求第10项之模拟闩锁，其中所述第一前级放大器及第二前级放大器之结合增益为15至50。

12.如权利要求第8项之模拟闩锁，其中与所述正电压供应相连接之所述第一晶体管及第二晶体管为PMOS。

13.如权利要求第10项之模拟闩锁，其中所述第二前级放大器的输入部份包括一第一PMOS晶体管以及与一正电压供应相连接之一第二PMOS晶体管。

14.一种模拟闩锁电路，其包括：

多个互相串联相接的前级放大器；

多个互相串联相接的时脉模拟闩锁级，接收来自所述多个前级放大器的信号，因应一输入信号而产生一输出高阶或低阶信号；

一RS闩锁，接收来自所述多个时脉模拟闩锁级之高阶或低阶信号；以及

一时序产生器，其中所述时序产生器产生所述多个时脉模拟闩锁级之控制信号，且其中所述控制信号包含用以重置所述至少一模拟闩锁级之各输出至接近相等电压水平的重置信号。

15.如权利要求第14项之模拟闩锁，其中所述多个互相串联相接的前级放大器包括一第一前级放大器，所述前级放大器接收并放大一输入信号，并产生所述至少一差动时脉模拟闩锁级之一输出信号，且其中所述时序产生器产生所述第一前级放大器之控制信号。

16.如权利要求第15项之模拟闩锁，其中所述多个互相串联相接的前级放大器包括一第二前级放大器，其相连于所述第一前级放大器与所述至少一差动时脉模拟闩锁级之间，所述第二前级放大器接收来自所述第一前级放大器之一信号，并产生所述至少一模拟闩锁级之一输出信号，且其中所述时序产生器产生所述第二前级放大器之控制信号。

17.如权利要求第16项之模拟闩锁，其中所述第一前级放大器与所述第二前级放大器均各有一具有一共享模式回馈回路之输出部份，其中所述共享模式回馈回路分别连接至所述第一前级放大器的输出端及所述第二前级放大器。

18.如权利要求第16项之模拟闩锁，其中所述第一前级放大器及第二前级放大器之结合增益为15至50。

19.如权利要求第16项之模拟闩锁，更包括一水平变换器，其位于所述第二前级放大器与所述至少一差动时脉模拟闩锁级之间，所述水平变换器变换来自所述第二前级放大器之信号的绝对电压水平，并传递信号到所述至少一模拟闩锁级。

20.如权利要求第19项之模拟闩锁，其中所述至少一差动时脉模拟闩锁级包括一输入部份，一输出部份，以及一放大部份，所述输入部份包括至少一尾部电流源晶体管及两个互导晶体管，其中所述尾部电流源晶体管与所述两个互导晶体管串联相接，且所述两个互导晶体管互相平行相接。

21.如权利要求第16项之模拟闩锁，其中所述时序产生器产生加至所述第一前级放大器及第二前级放大器之一归零信号，一参考致能信号以及一加至所述第一前级放大器的一参考部份的输入致能信号。

22.如权利要求第16项之模拟闩锁，其中所述时序产生器产生加至所述第一及第二放大器之一重置信号。

23.如权利要求第20项之模拟闩锁，其中所述电路包括四个差动时脉模拟闩锁级于一管线中，每一闩锁级具有一输出部份，且所述输出部份接收来自所述时序产生器之连续重置信号。

24.如权利要求第23项之模拟闩锁，其中所述四个差动时脉模拟闩锁级的每一个具有一输入部份，且所述输入部份与所述输出部份串联相接，并皆具有一尾部电流源晶体管。

Images