CN100470682C - 移位暂存器及使用其的平面显示装置 - Google Patents
移位暂存器及使用其的平面显示装置 Download PDFInfo
- Publication number
- CN100470682C CN100470682C CNB2006100019323A CN200610001932A CN100470682C CN 100470682 C CN100470682 C CN 100470682C CN B2006100019323 A CNB2006100019323 A CN B2006100019323A CN 200610001932 A CN200610001932 A CN 200610001932A CN 100470682 C CN100470682 C CN 100470682C
- Authority
- CN
- China
- Prior art keywords
- signal
- output terminal
- clock signal
- coupled
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种移位暂存器及使用其的平面显示装置。此移位暂存器包括延迟控制单元与推升单元。延迟控制单元根据第一控制信号以决定是否接收并储存输入信号,并根据第二控制信号以决定从延迟控制单元的输出端所输出的电位。推升单元则耦接至延迟控制单元的输出端,并根据前述的第一控制信号决定是否将第一预定电位导通至延迟控制单元的输出端。
Description
技术领域
本发明是有关于一种移位暂存器及使用其的移位暂存器电路,且特别是有关于一种不需后级回授控制的移位暂存器及使用其的移位暂存器电路。
背景技术
请参阅图1A所示,其绘示应用于现有习知技术中的移位暂存器电路。此移位暂存器是由P型晶体管100、102与104所组成,并受两个时脉信号C1与C2所控制。其操作时序绘示于图1B中。然而,此种移位暂存器电路虽然具有晶体管数目少的特点,但正如图1B所示,在周期D之后,节点VX会处在浮接状态(图中由Floating所标示出的状况),此时若外界有信号对此电路造成影响,则很容易使节点VX的电位产生变化,进而造成整个电路都无法正常工作。
此外,亦不断地有新的设计电路方式提出,请参阅图2所示,其绘示现有习知技术中的另一种移位暂存器电路,此移位暂存器电路同样是串接多级的移位暂存器单元所组成,如图示中所示,此移位暂存器电路中,其中一级移位暂存器单元的内部电路图,而此移位暂存器单元只需四个MOS晶体管与一组反相器即可以进行工作。
其中,MOS晶体管Q1的闸极端接收一反相时脉信号C1,第一源/汲极端耦接前一级移位暂存器单元的输出端(N-1)OUT。而MOS晶体管Q2的第一源/汲极端接收时脉信号C2,第二源/汲端是此移位暂存器单元的输出端(N)OUT,用以输出自身所必需输出的输出信号。另外,MOS晶体管Q4的闸极端则是耦接至下一级移位暂存器单元的输出端(N+1)OUT。
当反相时脉信号C1为高电位准位时,晶体管Q1为导通状态,若此时前一级的输出信号为高电位准位,则此高电位准位会通过晶体管Q1传送至晶体管Q2的闸极端,因此,此时输出端(N)OUT会输出时脉信号C2的准位至下一级的移位暂存器单元。此外,晶体管Q4可以通过下一级移位暂存器单元的输出信号来决定导通与否,当晶体管Q4为导通的状态下,输出端(N)OUT则会输出低电位准位。此外,反相器201的输入端耦接至前一级移位暂存器单元的输出端(N-1)OUT,当输出端(N-1)OUT为低电位准位时,反相器201的输出端会输出高电位准位以导通晶体管Q3,以使输出端(N)OUT可以保持在低电位准位的状态。
请参阅图3所示,其绘示图2的移位暂存器单元内的信号的工作时脉图。其中,图示中的OUT1~OUT3分别表示输出端(N-1)OUT、(N)OUT,以及(N+1)OUT的信号变化。当晶体管Q1导通时,端点A与输出信号OUT1会几乎相同(因为端点A的电位还必需再扣除晶体管Q1的Vth),而当反相时脉信号C1为低电位准位时,晶体管Q1为关闭的状态,此时端点A的电位为一浮接的高电位准位状态,而经由电容C回授时脉信号C2的信号,端点A的电位会持续的增加,亦使得(N)OUT所输出的电位信号OUT2会持续推持在高电位准位。
由以上的叙述可知,此种设计方式的移位暂存器电路,其每一级移位暂存器单元可以将输入信号延迟一个时脉后,再将信号传送至下一级移位暂存器单元之中,以达到信号传送的功能,而每一级移位暂存器单元只需6个晶体管(反相器201需两个晶体管组成),虽然已经比图1的现有习知技术中少用了4个晶体管,但如果此移位暂存器电路必需要串接多级移位暂存器单元时,每一级移位暂存器单元仍需要6个晶体管才能组成,仍然有点过多,再加上以此种方式设计电路时,每一级移位暂存器单元亦必需要再回授下一级移位暂存器单元的输出端(N+1)OUT信号,才能够正常的动作,这对于电路的布局设计,亦会增加不少的麻烦。
发明内容
本发明的目的就是在提供一种移位暂存器与使用其的平面显示装置。此移位暂存器可以利用少量的晶体管来达成移位暂存的目的,且其可利用少量的晶体管进行正确的信号传递,降低电路的复杂性。
本发明提出一种移位暂存器,其接收时脉信号与反相时脉信号。此移位暂存器的特征在于包括第一/第二开关单元、推升单元、储存单元与降压电容。其中,第一开关单元接收输入信号,并根据时脉信号以决定是否将此输入信号导通至第一开关单元的输出端;第二开关单元耦接至第一开关单元的输出端,并根据第一开关单元的输出端的电位决定是否将反相时脉信号导通至第二开关单元的输出端。推升单元耦接至第二开关单元的输出端,并根据时脉信号决定是否将第一预定电位导通至第二开关单元的输出端。储存单元一端耦接至第一开关单元的输出端,另一端耦接至第二预定电位,藉此以储存通过第一开关单元的电荷。降压电容一端耦接至反相时脉信号,另一端则耦接至第一开关单元的输出端。
在本发明的实施例中,前述的第二预定电位可以是直流电位、时脉信号所提供的电位或延迟单元的输出端所提供的电位。
本发明提供一种平面显示装置,其包括显示平面、驱动信号源、资料驱动电路与扫描驱动电路。显示平面包含多个像素,而驱动信号源则提供资料驱动信号与扫描驱动信号。资料驱动电路包括叠接的多个移位暂存器,而资料驱动电路则耦接至驱动信号源以接收资料驱动信号,并以这些移位暂存器传送资料驱动信号。而扫描驱动电路同样包括多个叠接的移位暂存器,且扫描驱动电路耦接至驱动信号源以接收扫描驱动信号,并以这些移位暂存器传送扫描驱动信号。其中,此处的各移位暂存器中至少其一使用的是如上所述的移位暂存器。
相对于先前提到的现有习知技术而言,本发明所提供的移位暂位器仅使用了数量更少的晶体管,因此当必须叠接(cascade connect)多个移位暂存器时,将可以有效的减少整体晶体管的数目。此外,非必须以回授电路进行控制的设计方式也将进一步的简化整体的电路布局。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1A为现有习知技术的移位暂存器的内部电路图。
图1B为图1A的移位暂存器的操作时序图。
图2为另一种现有习知技术的移位暂存器电路的内部电路图。
图3为图2中的移位暂存器电路内的信号的操作时序图。
图4为依照本发明一实施例的平面显示装置的电路方块图。
图5为依照本发明一实施例的移位暂存器的详细电路图。
图6绘示将两个移位暂存器叠接而成的移位暂存器电路图。
图7绘示图6的移位暂存器电路的操作时序图。
图8绘示依照本发明另一实施例的移位暂存器的详细电路图。
图9绘示依照本发明另一实施例的移位暂存器的详细电路图。
图10绘示依照本发明另一实施例的移位暂存器的详细电路图。
40:平面显示装置
50、442~448、452~458、600、610:移位暂存器
101:栓锁电路
103:逻辑电路
OUT-1、(N-1)OUT、(N)OUT、(N+1)OUT:输出端
502、504:开关单元
506:储存单元
508:降压电容
510:推升单元
502a~510a、502b~510b:信号进/出端
502c~510c:控制端
P1~P6、Q1~Q4、MN1~MN3、MP1~MP3:晶体管
A、OUT、VX1、VX2、VY1、VY2、OUTPUT-1、OUTPUT-2:端点电位
VX:节点
CK、XCK、C1、C2:时脉信号(控制信号)
IN、INPUT:输入信号
OUT1-OUT4:输出信号
具体实施方式
请参阅图4所示,其为依照本发明一实施例所提出的平面显示装置的电路方块图。如图所示,平面显示装置40包括驱动信号源(在本实施例中包括印刷电路板410、连接缆线420与终端部430)、资料驱动电路440、扫描驱动电路450与显示平面460。其中,显示平面460包含多个像素,而驱动信号源则提供资料驱动信号与扫描驱动信号。资料驱动电路440包括多个叠接的资料移位暂存器442、444~448,其耦接至驱动信号源以接收资料驱动信号,并以资料移位暂存器442~448传送此资料驱动信号。扫描驱动电路450包括多个叠接的扫描移位暂存器452、454~458,其同样耦接至驱动信号源以接收扫描驱动信号,并以这些扫描移位暂存器452~458来传送扫描驱动信号。
其中,本发明的精神在于资料移位暂存器442~448或扫描移位暂存器452~458的设计方式,其一实施例绘制于图5中。请参阅图5所示,其绘示依照本发明一实施例的移位暂存器的详细电路图。在本实施例中,开关单元502根据控制信号C1来决定是否使输入信号IN能导通至节点(开关单元502的输出端)VX;开关单元504则根据节点VX的电位决定是否将控制信号C2导通至其输出端OUT-1。再者,储存单元506耦接于节点VX与预定电位Ref之间,藉此可将通过开关单元502的电荷储存于其中。降压电容508则耦接于控制信号C2与节点VX之间,如此则控制信号C2的变化将能经由降压电容508的耦合效应(Feed-Through Effect)来改变节点VX上的电位,进而影响到开关单元504的操作。推升单元510耦接于预定电位VDD与输出端OUT-1之间,并根据控制信号C1来决定是否将预定电位VDD导通至输出端OUT-1。
在本实施例中,开关单元502包括一个P型金氧半导体(Metal 0xideSemiconductor,MOS)P1。PMOS P1的一个信号进/出端502a接收输入信号IN,并根据控制端502c所耦接的控制信号C1来决定是否将输入信号IN传递至另一个信号进/出端502b(即为节点VX)。开关单元504使用了一个PMOSP2。PMOS P2的一个信号进/出端504a接收前述的控制信号C2,并根据其控制端504c(即节点VX)的电位来决定是否将控制信号C2传递至另一个信号进/出端504b(即输出端OUT-1)。再者,推升单元510中包括了一个PMOS P3。PMOS P3的一个信号进/出端510a耦接至输出端OUT-1,另一个信号进/出端510b耦接至预定电位VDD,并根据控制端510c所接收的控制信号C1的电位来决定是否导通信号进/出端510a至信号进/出端510b的导电路径。
值得注意的是,降压电容508可以是一个外加的电容,也可以是在PMOSP2的控制端504c与信号进/出端504a之间的寄生电容。
请参阅图6所示,其绘示将两个移位暂存器600与610叠接而成的移位暂存器电路。如图所示,用以做为降压电容的电容CB1与CB2分别是晶体管P2与P5的寄生电容。其操作关系将搭配图7以做更详细的介绍。请一并参阅图7所示,其绘示图6的移位暂存器电路的操作时序图。在此实施例中,控制信号C1与控制信号C2是两个互为反相的时脉信号。以下分为三个周期详细说明信号的变化过程。
在周期A中,反相时脉信号C1为低电位准位(1ow),时脉信号C2为高电位准位(high),而输入信号INPUT则为低电位准位。此时,由于晶体管P1为导通状态,输入信号INPUT的低电位准位会由晶体管P1的第一源/汲极端传送至第二源/汲极端,因此第二源/汲极端的电位VX1会被拉至一相对低电位准位(1ow+Vth),使得晶体管P2也为导通状态。此时,时脉信号C2的高电位准位会由晶体管P2的第一源/汲极端传送至第二源/汲极端。在此同时,晶体管P3的闸极端受反相时脉信号C1的控制而成为低电位准位,因此晶体管P3同样也是处于开启的状态。据此,输出端OUTPUT-1所输出的信号将会是高电位准位。
在周期B中,输入信号INPUT回复到正常的高电位准位。此时,由于晶体管P1与P3之闸极端所接收的反相时脉信号C1也同时转态,使得晶体管P1与P3截止。此外,时脉信号C2通过降压电容CB1所产生的耦合效应使得晶体管P2的闸极电位VX1被拉至更低的低电位准位(1ow+Vth-ΔV),其中Ceq为VX1所看到的所有电容值,即Ceq=Cgs1+Cgd1+Cgs2+Cboost+Cs。换句话说,晶体管P2的闸极端仍为低电位准位。这使得在周期B中,晶体管P2仍维持在导通状态,所以时脉信号C2的低电位准位会由晶体管P2的第一源/汲极端传送至第二源/汲极端(OUTPUT-1)。因此,在此周期B间,输出端OUTPUT-1将输出低电位准位1ow。
在周期C中,时脉信号C2与反相时脉信号C1因为是重复的周期变化,所以在周期C的状态与周期A相同,但此时的输入信号INPUT已经是高电位准位,所以输入信号INPUT的高电位准位会由晶体管P1的第一源/汲极端传送至第二源/汲极端(VX1),也使得晶体管P2的闸极端同时转态成高电位准位,形成关闭的状态。此外,晶体管P3为导通状态,因此移位暂存器单元的输出端OUTPUT-1会输出高电位准位high。
接下来,在周期D中,输入信号INPUT与时脉信号C1为高电位准位,使得晶体管P1、P3截止,而反相时脉信号C2则为低电位准位。此时,电位VX1可表示成下式:
VX1=high-ΔVfloating
根据晶体管P2的特性(Vth)与寄生电容CB1的值,以调整电容CS1的电容值,就可以使得ΔV<|Vth|。而一旦ΔV<|Vth|成立,则VX1的电位就会被维持在相对的高准位上(亦即,VX1≥high-|Vth|)。如此一来则晶体管P2会截止,OUTPUT-1的电位就可以维持在理想的高准位而不影响电路的正常操作。其中,电容CS1的值更可根据各晶体管的特性(如Vth)加以设计,以解决先前技术中晶体管因为floating导致输出信号不稳定的问题。
应注意的是,参考电位Ref为电容的参考端所接的电位,而参考电位Ref可以是任何一个直流电位、反相时脉信号C1所提供的电位或是OUTPUT-1的电位。
在第2阶的移位暂存器610中,反相时脉信号C1与时脉信号C2所耦接的点与其在移位暂存器600中所耦接的点互换。通过控制信号的转换,电位VX2与OUTPUT-2的波形将如图7所示般产生变化。由于其操作原理与移位暂存器600相同,在此不再赘述。
必须注意的是,虽然前述实施例中皆以PMOS为各开关单元及推升单元的组成元件,但实际上PMOS可以由NMOS或其他晶体管来替换,而在替换之后,所需改变的也仅是各信号的配合变化而已。举例而言,如熟悉此技术者所知,若以NMOS取代PMOS,则可借交换控制信号C1与C2达到控制NMOS开启的功效;此外,输入信号INPUT与预定电位VDD等也可以做相应的改变以达到原本的要求。该些电路中一部份的详细设计可见于图8、图9与图10之中。其中,图8所示的为以NMOS取代PMOS所形成的移位暂存器,而图9、图10则是以混合PMOS与NMOS的方式所形成的移位暂存器。由于该些电路的操作关系极类似于图5~7所述的操作方式,且为此技术领域的一般技术人员得能根据图5~7而推知,故此不再做详细的介绍以免流于赘述。
综上所述,在本发明的移位暂存器电路可解决先前技术中晶体管因为floating导致输出信号不稳定的问题。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视前述的申请专利技术方案所界定的为准。
Claims (19)
1、一种移位暂存器,接收一第一时脉信号与一第二时脉信号,并输出一输出信号,其特征在于其包括:
一第一开关单元,接收一输入信号,并根据该第一时脉信号以控制该第一开关单元,当该第一开关单元导通,则将该输入信号传送至该第一开关单元的输出端;
一第二开关单元,耦接至该第一开关单元的输出端,根据该第一开关单元的输出端的电位以控制该第二开关单元,当该第二开关单元导通,则将该第二时脉信号传送至该第二开关单元的输出端;
一推升单元,耦接至该第二开关单元的输出端,并根据该第一时脉信号以控制该推升单元,当该推升单元导通,则将一第一预定电位传送至该第二开关单元的输出端;
一储存单元,耦接于该第一开关单元的输出端与一第二预定电位之间;以及
一降压电容,耦接该第二时脉信号与该第一开关单元的输出端之间;
其中,该储存单元的电位值是根据该第二开关单元的特性与该降压电容所决定。
2、根据权利要求1所述的移位暂存器,其特征在于其中所述的储存单元包括电容。
3、根据权利要求1所述的移位暂存器,其特征在于其中所述的第二预定电位为直流电位。
4、根据权利要求1所述的移位暂存器,其特征在于其中所述的第二预定电位为该第一时脉信号所提供的电位。
5、根据权利要求1所述的移位暂存器,其特征在于其中所述的第一开关单元包括一晶体管,该晶体管具有一第一信号进/出端,一第二信号进/出端与一控制端,该控制端耦接至该第一时脉信号,该第一信号进/出端接收该输入信号,该第二信号进/出端为该第一开关单元的输出端。
6、根据权利要求1所述的移位暂存器,其特征在于其中所述的第二开关单元包括一晶体管,该晶体管具有一第一信号进/出端,一第二信号进/出端与一控制端,该控制端耦接至该第一开关单元的输出端,该第一信号进/出端接收该第二时脉信号,该第二信号进/出端为该第二开关单元的输出端。
7、根据权利要求6所述的移位暂存器,其特征在于其中所述的降压电容包括该控制端与该第一信号进/出端之间的寄生电容。
8、根据权利要求6所述的移位暂存器,其特征在于其中所述的降压电容包括耦接在该控制端与该第一信号进/出端之间的的电容。
9、根据权利要求1所述的移位暂存器,其特征在于其中所述的推升单元包括一晶体管,该晶体管具有一第一信号进/出端,一第二信号进/出端与一控制端,该控制端耦接至该第一时脉信号,该第一信号进/出端耦接该第二开关单元的输出端,该第二信号进/出端接收该第一预定电位。
10、一种移位暂存器,接收一第一时脉信号与一第二时脉信号,并输出一输出信号,其特征在于其包括:
一第一金氧半导体,其第一源/汲极接收一输入信号,闸极耦接该第一时脉信号,当该第一金氧半导体导通,则将该输入信号传送至该第一金氧半导体的第二源/汲极;
一第二金氧半导体,其闸极耦接至该第一金氧半导体的第二源/汲极,第一源/汲极接收该第二时脉信号,当该第二金氧半导体导通时,将该第二时脉信号传送至该第二金氧半导体的第二源/汲极;
一第三金氧半导体,其第一源/汲极耦接至该第二金氧半导体的第二源/汲极,闸极耦接该第一时脉信号,当该第三金氧半导体导通时,则将耦接于该第三金氧半导体的第一源/汲极上的一第一预定电位传送至该第三金氧半导体的第一源/汲极;
一储存单元,耦接该第一金氧半导体的第二源/汲极与一第二预定电位之间;以及
一降压电容,耦接该第二时脉信号与该第二金氧半导体的闸极之间;
其中,该储存单元的电位值是根据该第二金氧半导体的特性与该降压电容所决定。
11、根据权利要求10所述的移位暂存器,其特征在于其中所述的储存单元包括电容。
12、根据权利要求10所述的移位暂存器,其特征在于其中所述的第二预定电位为直流电位。
13、根据权利要求10所述的移位暂存器,其特征在于其中所述的第二预定电位为该第一时脉信号所提供的电位。
14、一种平面显示装置,其特征在于其包括:
一显示平面,包含多个像素;
一驱动信号源,提供一资料驱动信号与一扫描驱动信号;
一资料驱动电路,包括多个叠接的资料移位暂存器,该资料驱动电路耦接至该驱动信号源以接收该资料驱动信号,并以该些资料移位暂存器传送该资料驱动信号;以及
一扫描驱动电路,包括多个叠接的扫描移位暂存器,该扫描驱动电路耦接至该驱动信号源以接收该扫描驱动信号,并以该些扫描移位暂存器传送该扫描驱动信号;
其特征在于,该些资料移位暂存器及扫描移位暂存器中至少一者是由一第一时脉信号与一第二时脉信号所控制,且包括:
一第一开关单元,接收一输入信号,并根据该第一时脉信号以控制该第一开关单元,当该第一开关单元导通,则将该输入信号传送至该第一开关单元的输出端;
一第二开关单元,耦接至该第一开关单元的输出端,根据该第一开关单元的输出端的电位以控制该第二开关单元,当该第二开关单元导通,则将该第二时脉信号传送至该第二开关单元的输出端;
一推升单元,耦接至该第二开关单元的输出端,并根据该第一时脉信号以控制该推升单元,当该推升单元导通,则将一第一预定电位传送至该第二开关单元的输出端;
一储存单元,耦接该第一开关单元的输出端,与一第二预定电位之间;以及
一降压电容,耦接该第二时脉信号与该第一开关单元的输出端之间;
其中,该储存单元的电位值是根据该第二开关单元的特性与该降压电容所决定。
15、根据权利要求14所述的平面显示装置,其特征在于其中所述的第一开关单元包括一晶体管,该晶体管具有一第一信号进/出端,一第二信号进/出端与一控制端,该控制端耦接至该第一时脉信号,该第一信号进/出端接收该输入信号,该第二信号进/出端为该第一开关单元的输出端。
16、根据权利要求14所述的移位暂存器,其特征在于其中所述的第二开关单元包括一晶体管,该晶体管具有一第一信号进/出端,一第二信号进/出端与一控制端,该控制端耦接至该第一开关单元的输出端,该第一信号进/出端接收该第二时脉信号,该第二信号进/出端为该第二开关单元的输出端。
17、根据权利要求16所述的移位暂存器,其特征在于其中所述的降压电容包括该控制端与该第一信号进/出端之间的寄生电容。
18、根据权利要求16所述的移位暂存器,其特征在于其中所述的降压电容包括耦接在该控制端与该第一信号进/出端之间的的电容。
19、根据权利要求14所述的移位暂存器,其特征在于其中所述的推升单元包括一晶体管,该晶体管具有一第一信号进/出端,一第二信号进/出端与一控制端,该控制端耦接至该第一时脉信号,该第一信号进/出端耦接该第二开关单元的输出端,该第二信号进/出端接收该第一预定电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100019323A CN100470682C (zh) | 2006-01-19 | 2006-01-19 | 移位暂存器及使用其的平面显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100019323A CN100470682C (zh) | 2006-01-19 | 2006-01-19 | 移位暂存器及使用其的平面显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101004952A CN101004952A (zh) | 2007-07-25 |
CN100470682C true CN100470682C (zh) | 2009-03-18 |
Family
ID=38704025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100019323A Active CN100470682C (zh) | 2006-01-19 | 2006-01-19 | 移位暂存器及使用其的平面显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100470682C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106683632B (zh) * | 2017-03-08 | 2019-04-12 | 合肥鑫晟光电科技有限公司 | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 |
-
2006
- 2006-01-19 CN CNB2006100019323A patent/CN100470682C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101004952A (zh) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100514400C (zh) | 触发器、移位寄存器、及有源矩阵型显示装置 | |
CN106448540B (zh) | 显示面板、移位寄存器电路以及驱动方法 | |
JP3554497B2 (ja) | チャージポンプ回路 | |
CN103280200B (zh) | 移位寄存器单元、栅极驱动电路与显示器件 | |
KR100243004B1 (ko) | 부트스트랩 챠지 펌프회로 | |
CN100580814C (zh) | 移位寄存器 | |
CN101221818B (zh) | 多级移位寄存器电路以及包括该电路的图像显示装置 | |
US6339631B1 (en) | Shift register | |
CN101868833B (zh) | 移位寄存器和显示装置 | |
CN106057143A (zh) | 移位寄存器及其操作方法、栅极驱动电路和显示装置 | |
CN102479476B (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
CN100505104C (zh) | 移位寄存器电路 | |
CN105118414A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
CN102132356A (zh) | 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法 | |
EP2544186A1 (en) | Bidirectional shifter register and method of driving same | |
CN104008738B (zh) | 显示面板与栅极驱动器 | |
CN108492763B (zh) | 一种移位寄存器、驱动电路及驱动方法、显示装置 | |
CN101355299B (zh) | 多级电荷泵电路及其方法 | |
CN101753012B (zh) | 电荷泵电路 | |
CN101821929A (zh) | 电源电路及具备电源电路的显示装置 | |
CN103151076A (zh) | 移位寄存器 | |
US20070153967A1 (en) | Dynamic shift register with built-in disable circuit | |
CN110189681B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
CN106026637A (zh) | 一种电荷泵电路及其单级电路 | |
CN101114525B (zh) | 移位寄存器阵列 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |