CN100452231C - 使用源极偏压执行非挥发性内存单元写入动作的方法 - Google Patents

使用源极偏压执行非挥发性内存单元写入动作的方法 Download PDF

Info

Publication number
CN100452231C
CN100452231C CNB011104821A CN01110482A CN100452231C CN 100452231 C CN100452231 C CN 100452231C CN B011104821 A CNB011104821 A CN B011104821A CN 01110482 A CN01110482 A CN 01110482A CN 100452231 C CN100452231 C CN 100452231C
Authority
CN
China
Prior art keywords
voltage
matrix
value
source electrode
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011104821A
Other languages
English (en)
Other versions
CN1380658A (zh
Inventor
陈益民
陈炳动
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CNB011104821A priority Critical patent/CN100452231C/zh
Publication of CN1380658A publication Critical patent/CN1380658A/zh
Application granted granted Critical
Publication of CN100452231C publication Critical patent/CN100452231C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种使用源极偏压执行非挥发性内存单元写入动作的方法，其中该非挥发性内存单元至少包括一基底、一浮置栅极、一控制栅极、一漏极、一源极，以及一基体，该方法包括以下步骤：在写入模式时：在该基体上施加一基体写入电压；在该控制栅极上施加一栅极写入电压；在该漏极上施加一漏极写入电压；在该源极上加上一源极写入电压；以及在读取模式时：在该基体上施加一基体读取电压值；其中该基体读取电压与该基体写入电压的值大致相同。

Description

使用源极偏压执行非挥发性内存单元写入动作的方法
本发明是关于一种使用源极偏压执行非挥发性内存单元写入动作的方法，可将记忆单元中寄生电容所产生的不良效应去除，且简化偏压电路、增加组件可靠度及减少干扰。
过去十年来，非挥发性闪存技术有着长足的进步。许多能够做出更快速及更高密度闪存装置的数组结构及写入/抹去技术不断地被提出。近年来，Chisel(Channel Initiated Secondary Electron)写入技术因具有数项显著的优点而倍受重视。其中一个优点是，Chisel写入法具有控制Vth的功能，且在快速写入后自行关闭并在极短时间到达饱和状态Vth，使得其能够校正过度抹除之位，且不需写入检查(programming verify)的动作，亦适用于多层闪存。另一优点为其需要较小的电流/功率即可达到所需的写入速度，所以适用于低功率的应用中。再者，其使用了一非门极偏压(back gate bias)，因而解决了在体积缩小时会造成的击穿(punch through)及源极耦合激活的问题。
图1是一使用Chisel写入法的非挥发性内存单元结构的示意图。其包括一P型基底PSUB、一深N型井区DNW、一P型井区PW、一浮置栅极FG、一控制栅极CG、一做为漏极用的N+掺杂区D、一做为源极用的N+掺杂区S、一做为基体用的P+掺杂区B及四个偏压端点Vg、Vd、Vb、Vs。另外，表1列出了一传统上使用Chisel写入法的非挥发性记忆单元的各项偏压值。其中，Vdp、Vgp、Vsp、Vbp分别代表漏极写入电压值、栅极写入电压值、源极写入电压值及基体写入电压值，而Vdr、Vgr、Vsr、Vbr分别代表的漏极读取电压值、栅极读取电压值、源极读取电压值及基体读取电压值。特别的是，在表1中可以看出在进行写入时需要一back-gate偏压，即Vbp-Vsp＝-2~-3V，且Vbp亦小于零。而在读取时，Vbr为零。
表1
  漏极偏压  栅极偏压   源极偏压   基体偏压
  写入   Vdp＝3.3V  Vgp＝5V   Vsp＝0V   Vbp＝-2~-3V
  读取   Vdr＝1.2~1.5V  Vgr＝3.3V   Vsr＝0V   Vbr＝0V
虽然Chisel写入法具有上述的优点，但在表1所列的传统偏压方式中依然存在下列问题。如图1所示，由于在一使用Chisel写入法的非挥发性记忆装置中，Vbp与Vbr间有2~3V的电压差，所以造成在进行写入与读取偏压切换而需改变P井区PW的电位时，必需对源极S与P井区PW间的寄生电容C1以及P井区PW与P型基底PSUB间的寄生电容C2充电，更严重的是，P井区PW与P型基底PSUB间的寄生电容C2相当大且一般所使用的充电泵电路的功率有限，导致需要很长的充电时间。如此使得写入与读取偏压间切换的速度非常慢。另外，如前述，虽然使用Chisel写入法的非挥发性内存不需执行写入检查的动作，但由于写入检查的动作可以提高内存的写入速度，所以在使用Chisel写入法的非挥发性内存中加入写入检查的动作有利于写入速度的提升，但是因为在使用传统偏压方式时，其写入与读取切换速度非常慢，所以不易实行。再者，也因为使用传统偏压方式而造成其源极干扰现象会随组件的增加而增大且热载子会破坏隧穿氧化层使组件可靠度降低。
因此，为了解决上述问题，本发明提供了一种使用源极偏压执行非挥发性内存单元写入动作的方法，可将记忆单元中寄生电容所产生的不良效应去除，且简化偏压电路、增加组件可靠度及减少干扰。
本发明的目的可以通过以下措施来达到：
本发明提供一种使用源极偏压执行非挥发性内存单元写入动作的方法，其中该非挥发性内存单元至少包括一基底、一浮置栅极、一控制栅极、一漏极、一源极，以及一基体，该方法包括以下步骤：在写入模式时：在该基体上施加一基体写入电压；在该控制栅极上施加一栅极写入电压；在该漏极上施加一漏极写入电压；在该源极上加上一源极写入电压；以及在读取模式时：在该基体上施加一基体读取电压值；其中该基体读取电压与该基体写入电压的值大致相同。
其中，改变后的该基体写入电压值与该基体读取电压值间的差值可以为零，即两者相等。
因此，本发明利用改变内存单元的偏压方式，将基体在进行写入时所需的偏压值改变，使基体在写入及读取时所需的偏压值拉近，以减缓在记忆单元中因寄生电容而产生的不良效应，且增加组件可靠度及减少干扰。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1是一使用Chisel写入法的非挥发性内存单元结构的示意图；
图2A显示了以本发明的偏压方式在写入干扰发生时的偏压情形；
图2B显示了使用传统偏压方式在写入干扰发生时的偏压情形。
符号说明
PSUB~P型基底；FG~浮置栅极；
CG~控制栅极；
D~漏极区；
S~源极区；
B~基体；
PW~P型井区；
DNW~深N型井区；
Vg、Vd、Vb、Vs~栅极、漏极、基体、源极偏压端点；
C1、C2~寄生电容。
在本实施例中，使用Chisel写入法的非挥发性内存单元是与在传统偏压方中的相同。因此以下将使用图1并配合表2对本实施例做说明。
表2列出了本发明的一实施例所使用的各项偏压值。其中可以看出，与表1中传统偏压方式最大的不同在于进行写入时的偏压值均等量正向位移了2~3V，使得Vbp与Vbr相同而均为零。此外，读取时的偏压值并未改变。
表2
Figure C0111048200061
由于本实施例中的Vbp与Vbr相同，所以在进行写入与读取间的切换时，必需改变的是源极偏压Vsp而不需改变P井区PW的电位，所以仅需对源极D与P井区PW间的寄生电容C1充电，C1的电容值远较P井区PW与P型基底PSUB间的寄生电容C2小。并且，由于改变源极偏压通常是经过一可以提供较大功率的分压器(divider)执行，所以在这种情况下，仅需很短的充电时间而使写入与读取的切换速度大幅提升。
因为上述原因，使得在使用Chisel写入法的非挥发性内存中加入写入检查的动作是可行的，同时也不会有为了降低P井区PW与P型基底PSUB间的寄生电容C2而还需使用更多的P井区PW，造成电路面积浪费的情况发生。
再由于基体写入电压值Vbp为零，所以没有负偏压的需求，省去了一额外负偏压电路也简化了电路复杂度。
另外，图2A显示了以本发明的偏压方式在写入干扰发生时的偏压值。其中，Vg＝0V，而其余电压值均与原写入电压值相同。其等效的电压值可以是Vg＝-3V、Vs＝0V、Vb＝-3V、Vd＝3.3V，如图2A所示。
图2B则显示了使用传统偏压方式在写入干扰发生时的偏压值。其中，Vg＝0V，而其余电压值均与原写入电压值相同，即Vs＝0V、Vb＝-3V、Vd＝3.3V。比较图2A与2B可以得知，在使用本发明的偏压方式产生写入干扰时，与传统的偏压方式比较下，在栅极上会有一相对负向偏压(-3V)产生。这种情况有利于在组件压缩时，不会产生更大的干扰。同时也因为相对负向栅极偏压的产生，较传统偏压方式更能阻止热电子注入浮置栅极(floating gate)而对栅极下方氧化层产生保护作用，使其不受热电子的破坏，因而增加组件的可靠度。
虽然本发明已以上述的较佳实施例揭露如上，但其并非用以限制本发明。位移后的基体写入电压值Vbp亦可不等于基体读取电压值Vbr，只要位移后的基体写入电压值Vbp能够减小其与基体读取电压值Vbr间的差距即可有上述较佳实施例中部份的效果。因此，任何熟悉此技术的人均可在不脱离本发明的精神与范围的情况下，做少量的润饰与修改。本发明的保护范围当视权利要求书并结合说明书和附图为准。

Claims (4)

1.一种使用源极偏压执行非挥发性内存单元写入动作的方法，其中该非挥发性内存单元至少包括一基底、一浮置栅极、一控制栅极、一漏极、一源极，以及一基体，其特征是：该方法包括以下步骤：
在写入模式时：
在该基体上施加一基体写入电压；
在该控制栅极上施加一栅极写入电压；
在该漏极上施加一漏极写入电压；
在该源极上加上一源极写入电压；以及
在读取模式时：
在该基体上施加一基体读取电压值；其中
该基体读取电压与该基体写入电压的值相同。
2.如权利要求1所述的使用源极偏压执行非挥发性内存单元写入动作的方法，其特征是：
该基体写入电压的值为0V；
该栅极写入电压的值的范围在7V至8V之间；
该漏极写入电压的值的范围在5.3V至6.3V之间；以及
该源极写入电压的值的范围在2V至3V之间。
3.如权利要求1所述的使用源极偏压执行非挥发性内存单元写入动作的方法，其特征是：方法还包括：
在读取模式时：
在该控制栅极上施加一栅极读取电压；
在该漏极上施加一漏极读取电压；
在该源极上施加一源极读取电压；以及
侦测该漏极与该源极之间的电流，以此获得该非挥发性内存单元之中所存储的值。
4.如权利要求3所述的使用源极偏压执行非挥发性内存单元写入动作的方法，其特征是：
该基体读取电压的值为0V；
该栅极读取电压的值为3.3V；
该漏极读取电压的值的范围在1.2V至1.5V之间；以及
该源极读取电压的值的范围在0V。
CNB011104821A 2001-04-12 2001-04-12 使用源极偏压执行非挥发性内存单元写入动作的方法 Expired - Lifetime CN100452231C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011104821A CN100452231C (zh) 2001-04-12 2001-04-12 使用源极偏压执行非挥发性内存单元写入动作的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011104821A CN100452231C (zh) 2001-04-12 2001-04-12 使用源极偏压执行非挥发性内存单元写入动作的方法

Publications (2)

Publication Number Publication Date
CN1380658A CN1380658A (zh) 2002-11-20
CN100452231C true CN100452231C (zh) 2009-01-14

Family

ID=4658623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011104821A Expired - Lifetime CN100452231C (zh) 2001-04-12 2001-04-12 使用源极偏压执行非挥发性内存单元写入动作的方法

Country Status (1)

Country Link
CN (1) CN100452231C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9762245B1 (en) * 2016-06-14 2017-09-12 Globalfoundries Inc. Semiconductor structure with back-gate switching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JPH08190510A (ja) * 1995-01-12 1996-07-23 Hitachi Ltd 不良部分を含む半導体メモリを搭載可能な情報処理装置
CN1170934A (zh) * 1996-07-12 1998-01-21 Lg半导体株式会社 对非易失性存贮器编程的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JPH08190510A (ja) * 1995-01-12 1996-07-23 Hitachi Ltd 不良部分を含む半導体メモリを搭載可能な情報処理装置
CN1170934A (zh) * 1996-07-12 1998-01-21 Lg半导体株式会社 对非易失性存贮器编程的方法

Also Published As

Publication number Publication date
CN1380658A (zh) 2002-11-20

Similar Documents

Publication Publication Date Title
US4228527A (en) Electrically reprogrammable non volatile memory
KR0184024B1 (ko) 불휘발성 반도체기억장치 및 그 동작방법
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
JPS62276878A (ja) 半導体記憶装置
US9214465B2 (en) Structures and operational methods of non-volatile dynamic random access memory devices
US3893085A (en) Read mostly memory cell having bipolar and FAMOS transistor
JPH09213094A (ja) 半導体記憶装置および半導体記憶装置の情報読出方法
KR100418718B1 (ko) 플래쉬 메모리 셀의 소거 방법
JP2002270706A (ja) フラッシュメモリセルの構造、その製造方法、及び操作方法
KR20010060559A (ko) 멀티 비트 플래쉬 메모리 셀 및 이를 이용한 프로그램 방법
JPH04105368A (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
CN100452231C (zh) 使用源极偏压执行非挥发性内存单元写入动作的方法
JP2002026154A (ja) 半導体メモリおよび半導体装置
JPS61131484A (ja) 半導体不揮発性メモリ
US20070264766A1 (en) Nos non-volatile memory cell and method of operating the same
JPS5878468A (ja) 浮遊ゲ−トメモリセル
CN101826531B (zh) 半导体存储器单元、驱动其的方法及半导体存储器
JP4071120B2 (ja) フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造
CN107658301B (zh) 闪存单元、闪存阵列及其操作方法
JP2003168747A (ja) 単一双晶ケイ素埋め込み式消去型プログラマブル・ロム
TW473724B (en) Method using source bias for executing a write operation to the nonvolatile memory cell
CN107994019A (zh) P型沟道sonos闪存单元的操作方法
JP6232200B2 (ja) 不揮発性半導体記憶装置
JPH02114674A (ja) 半導体不揮発性メモリの動作方法
JP2003124360A (ja) 半導体メモリ

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090114