CN100449718C - 用于安装半导体芯片的方法和装置 - Google Patents

用于安装半导体芯片的方法和装置 Download PDF

Info

Publication number
CN100449718C
CN100449718C CNB2005100823014A CN200510082301A CN100449718C CN 100449718 C CN100449718 C CN 100449718C CN B2005100823014 A CNB2005100823014 A CN B2005100823014A CN 200510082301 A CN200510082301 A CN 200510082301A CN 100449718 C CN100449718 C CN 100449718C
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
chip
displacer
pick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100823014A
Other languages
English (en)
Other versions
CN1725461A (zh
Inventor
迪特尔·菲舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unaxis Shi Weiss Co.,Ltd.
Besi Switzerland AG
Original Assignee
Unaxis International Trading AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unaxis International Trading AG filed Critical Unaxis International Trading AG
Publication of CN1725461A publication Critical patent/CN1725461A/zh
Application granted granted Critical
Publication of CN100449718C publication Critical patent/CN100449718C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种将半导体芯片(5)安装在衬底(2)上的方法，其中衬底位置(21)设置在列(22；23；24)中，其中粘附在箔(20)的半导体芯片(5)被放置在晶片台(4)上，其中利用芯片排出器(6)支持半导体芯片(5)从箔(20)中分离并且其中抓放装置(7)拾起放置在芯片排出器(6)上方的半导体芯片(5)并且将它放置在衬底上(2)，其特征在于：沿着表示为x方向的传输方向向前进给衬底(2);根据下面步骤将半导体芯片(5)装备到预定数目的列(22；23；24)中;沿传输方向将抓放装置(7)移动到相应要被装备列的x位置;移动芯片排出器(6)到该x位置;和装备该列的衬底位置(21)。

Description

用于安装半导体芯片的方法和装置
技术领域
本发明涉及一种将半导体芯片安装到衬底上的方法和装置。
背景技术
用于将半导体芯片安装到衬底上的不同种类的自动装配机是众所周知的。在各式各样的装置的一端，可以发现所谓的用于高速、高精确度地将半导体芯片安装到衬底上的芯片焊接机(Die Bonder)。这样的芯片焊接机众所周知，诸如中国专利ZL98123078.4和专利申请EP991110，CN1574256及CN1574259。半导体芯片呈现在晶片台上。装配的衬底相继地循环供应，其中每次都有一个衬底固定在衬底台上，以装配半导体芯片。半导体芯片的安装通过抓放装置驱动的焊接机完成。申请者可购买到的包括具有抓放装置，其具有能使半导体芯片高速地从芯片台传输到衬底的第一固定轴，和具有垂直于第一轴并且允许半导体芯片在几十微米的范围内移动的第二轴，以纠正实际位置偏离预定位置的任何偏差。这个概念能够提供简单、有利的构成方法，但是将焊接机限定在这种效果，即每次只有一个特定的半导体芯片可被安装在衬底上。在各式各样的装置的另一端，可以发现所谓的自动放置器，其具有两个彼此垂直的固定轴，固定轴覆盖大的工作区域。这个概念的优点是几种不同类型的半导体以及其他部件可相继地安装在同一衬底上。其缺点是装配时间大于利用焊接机的时间。
利用焊接机，衬底被传输装置向前循环推动，衬底具有在列中相继排列的几个衬底的位置，衬底一列接着一列地处理。仅当列完全装配好半导体芯片时，衬底向前推动。也有的应用是几个列结合成块。由于多种原因，块的装配期间利用传输装置向前进给是经常不希望的。芯片焊接机经过改进后，衬底台可与固定在衬底台的衬底沿传输方向偏移，使得必须释放固定到衬底台的衬底才能够装块的各列。
从EP1049140中已知一种半导体安装装置，其中在半导体芯片拾起之前通过照相机测量在晶片台上放置的半导体芯片的位置，并且从它的设定位置校正半导体芯片的任何定位偏差，其中利用真空通过芯片排出器保持箔并且然后芯片排出器的至少对着箔的上表面转移到与箔的下面平行连续的平面中。该芯片排出器的移动区域相当小，因为它必须能进行很小的校正移动。
从US6149047中已知一种半导体安装装置，其中晶片台，抓放装置和芯片排出器能够沿两个水平方向移动，所以不管晶片尺寸的增加该半导体安装装置具有最小可能的空间的位置。缺点是明显减慢的装配过程。
发明内容
本发明的目的是以下面的方式改进焊接机，在处理每列后不必向前推动衬底的情况下和在衬底台不必是沿传输方向可移动的情况下几个相邻列的衬底位置被处理。
本发明基于下面知识，原理上可以设有具有两个固定轴的抓放装置，其中该两个轴覆盖几厘米的工作区域，但是当两个轴必须移动用来装备每个半导体芯片时这样的结构变得非常复杂。因此一方面，本发明计划对抓放装置装备具有平行于衬底传输方向的轴，其覆盖几个厘米的工作区域，另一方面，也装备支持半导体芯片从箔分离的芯片排出器，具有平行于衬底传输方向的机动轴，覆盖相同的工作区域。一旦一列已经完全装备好半导体芯片并且下一列将要装备半导体芯片，该结构能够平行于衬底传输方向移动抓放装置以及芯片排出器，所以几列能够在不必移动衬底的情况下被装备并且在属于相同列的衬底位置的装备期间，仅焊接头必须沿着衬底传输方向进行可能的校正移动，此移动与在相邻列之间的距离相比是小的，所以省略了焊接头平行于衬底传输方向相当大距离的永久的前后移动。
利用该解决方案，本发明接收放大的半导体安装装置，因为抓放装置具有两维工作范围。晶片台沿衬底的传输方向的移动区域必须由芯片排出器的工作区域扩大，以便在芯片排出器的每个可能的位置中，位于晶片边缘的半导体芯片能够定位于芯片排出器的上方并且通过抓放装置的焊接头拾起。
因此本发明涉及一种将半导体芯片安装在衬底上的方法，其中衬底在列中具有至少两个一个接一个设置的用于接收半导体芯片的衬底位置，从而粘附在箔的半导体芯片被放置在晶片台上，其中利用芯片排出器支持半导体芯片从箔中分离并且其中抓放装置拾起放置在芯片排出器上方的半导体芯片并且将它放置在衬底位置上用来装备。该方法特征在于下列步骤：
-沿着表示为x方向的传输方向向前进给衬底，
-根据下面步骤将半导体芯片装备到预定数目的列中，
-沿传输方向将抓放装置移动到相应要被装备列的x位置，
-移动芯片排出器到该x位置，
-用半导体芯片装备该列的衬底位置，其中
a)为了将下一个半导体芯片出现在芯片排出器上移动晶片台，和
b)抓放装置拾起放在芯片排出器上的半导体芯片并且将它放置在衬底位置上用来装备，
其中重复步骤a和b直到该列所有衬底位置都被装备了。
一种适合于执行该方法的安装半导体芯片的装置，该装置包括用于支撑衬底的支撑表面并刚性设置的衬底台，用于沿着预定传输方向传输衬底的传输装置，用于放置半导体芯片的晶片台，用于支持半导体芯片从晶片台分离的芯片排出器，具有能够拾起放在芯片排出器上方的半导体芯片并且将它放置在衬底上的焊接头的抓放装置。利用驱动器芯片排出器在平行于衬底传输方向可移动预定距离d0中并且晶片台在平行于传输方向可移动预定距离DW＝P+d0中，其中数量P表示被设计的晶片台(和装置)所容纳的最大晶片的直径。
附图说明
附图并入并组成说明书的一部分，示出本发明的一个或多个实施例，附上详细说明，用来解释本发明的原则和实施。图片不是按规定比例的。在附图中：
图1示出半导体安装装置的示意平面图。
图2-4示出用成列设置于衬底位置的半导体芯片装备衬底期间的不同瞬态图。
具体实施方式
本发明涉及一种在行业中称为芯片半导体安装装置。图1示出这种半导体安装装置的示意平面图。半导体安装装置包括具有用于衬底2的支撑表面并刚性设置的衬底台1，用于沿着表示为x轴方向的预定传输方向传输衬底2的传输装置3，具有要安装的半导体芯片5的晶片台4，用于支持从晶片台4分离要安装的下一个半导体芯片5的芯片排出器6，具有能够拾起放置在芯片排出器6上方的半导体芯片并且将它放置在衬底2上的焊接头(bondhead)8的抓放装置7，和控制装置9。抓放装置7能够沿着表示为x和y互相垂直的两个方向移动焊接头8。抓放装置7包括第一、静止设置的导轨10，其上负担可沿x方向往复移动的第一滑块11。第一滑块11包含第二轨道12，其上负担可沿y方向往复移动的第二滑块13。焊接头8位于第二滑块13上。两个滑块11和13的每一个由驱动器14和15驱动。因此两个滑块11和13能够沿x和y移动焊接头8。芯片排出器6负担于第三导轨16上并且通过另外的驱动器17可沿x方向、即平行于衬底2的传输方向移动。从表示为x0的中间位置开始，第一滑块11以及芯片排出器6能够在预定的工作区域[x0-d，x0+d]中沿x方向前后移动。距离d的数量例如为40毫米。传输装置3包括例如用于引导至少一个可移动夹具19的导轨18。传输装置3相继传输衬底2到焊接位置，在这里抓放装置7放置每个半导体芯片到各个衬底位置上。在附图中，四个导轨10、12、16和18象征性地用箭头示出，这些箭头示出滑块11和13、芯片排出器6以及夹具19的移动区域。
半导体芯片5粘附于夹在框架中的箔20(在本行业中称为蓝带)。晶片台4容纳框架。利用根据现有技术的半导体安装装置，芯片排出器6静止设置。晶片台4可平行并垂直于衬底2传输方向移动，即沿x方向和沿y方向移动，以便一个半导体芯片5接着另外一个定位于芯片排出器6上方，从这里半导体芯片能够被焊接头8拾起并且安装在现有的衬底2上。晶片台4沿x方向的移动区域DW必须被扩大为距离d0＝2d，其中如上所述距离d表示芯片排出器6的工作区域[x0-d，x0+d]，所以在芯片排出器6的每个可能的x位置中，位于晶片边缘的半导体芯片5能够定位于芯片排出器6的上方并且通过抓放装置7的焊接头8拾起。因此晶片台4沿x方向的移动区域DW数量为P+d0，其中P表示设计或指定晶片台4所接收的最大晶片的直径。
设置控制装置9用来同步地平行于衬底2传输方向移动抓放装置7和的芯片排出器6，以便除了相对小的校正运动外无需焊接头平行于衬底2传输方向移动的情况下，衬底能够被一列接着一列安装半导体芯片，其中与衬底一起的接受半导体芯片的至少两个衬底位置一个跟一个地排列成列。
为了能够将半导体芯片5以高位置精度放置在衬底位置上，放置在芯片排出器6上的半导体芯片的位置和衬底位置通过合适的照相机测量并且转换成用于抓放装置的运动信号。
图2至4给出用于安装半导体芯片到衬底上的这种方法的典型附图，用次方法用于接收半导体芯片的四个衬底位置21并排设置在列中并且其中三个互相连续的列22、23和24形成块25。根据下列过程步骤进行这种块25的衬底位置的装备：
-通过传输装置3沿x方向推动衬底2直到中间列23位于x0的x位置。第一列22的x位置表示为x1，第三列24的x位置表示为x2。位置x1和x2对应于块25的相邻列之间的距离D的从位置x0产生。
-使得抓放装置7位于x1的x位置，其中它的y轴位于第一列22上的中心。
-使得芯片排出器6位于x1的x位置。
在图2中示出的该情况。
-现在相继地装备第一列22的衬底位置21，其中
a)为了将下一个半导体芯片5放在芯片排出器6上移动晶片台4，和
b)抓放装置7拾起在芯片排出器6上放置的半导体芯片5并且将它放置在衬底位置21上用来装备。利用该过程，抓放装置7的焊接头8(图1)覆盖沿y方向相当大的距离。但是为了消除半导体芯片的任何错误定位焊接头8沿x方向仅进行相当小的校正运动Δx。“小”校正运动意味着Δx与在相邻列之间的距离D相比非常小。
重复步骤a和b直到第一列22的所有衬底位置21都被装备了。
然后给中间列23装备半导体芯片。因此，为了装备第二、中间列23，
-使得抓放装置7位于x0的x位置，其中它的y轴位于中间列23上的中心。
-使得芯片排出器6位于x0的x位置。
在图3中示出的该情况。
-现在相继地装备中间列23的衬底位置21，其中
c)为了将下一个半导体芯片5放在芯片排出器6上移动晶片台4，和
d)抓放装置7拾起在芯片排出器6上放置的半导体芯片5并且将它放置在衬底位置上用来装备，因此焊接头8仅仅沿x轴进行相对小的校正运动。
重复步骤a和b直到中间列23的所有衬底位置21都被装备了。
然后给第三列24装备半导体芯片。因此，为了装备第三列24，
-使得抓放装置7位于x2的x位置，其中它的y轴位于第三列24上的中心。
-使得芯片排出器6位于x2的x位置。
在图4中示出的该情况。
-现在相继地装备第三列24的衬底位置21，其中
e)为了将下一个半导体芯片5放在芯片排出器6上移动晶片台4，和
f)抓放装置7拾起在芯片排出器6上放置的半导体芯片5并且将它放置在衬底位置上用来装备，因此焊接头8仅仅沿x轴进行相对小的校正运动。
重复步骤a和b直到第三列24的所有衬底位置21都被装备了。
现在装备相同块25的所有三个列22、23和24。为了装备下一个块，通过传输装置3相对地向前推动衬底2直到下一个块的中间列位于位置x0。接着该三个列如上所述用半导体芯片5装备。
虽然本发明的实施例和应用已经示出和描述了，但是对本领域的一般技术人员来说在不脱离本发明的概念的情况下显而易见能够从公开中得到比上述更多的修改。因此，本发明除了权利要求和它们的同等物之外不受限制。

Claims (2)

1.一种将半导体芯片(5)安装在衬底(2)上的方法，其中衬底具有至少两个一个接一个设置在列(22；23；24)中的用于接收半导体芯片(5)的衬底位置(21)，其中粘附于箔(20)的半导体芯片(5)被放在晶片台(4)上，其中利用芯片排出器(6)支持半导体芯片(5)从箔(20)中分离并且其中抓放装置(7)拾起放置在芯片排出器(6)上方的半导体芯片(5)并且将它放置在衬底位置(21)上用来装备，其特征在于下列步骤：
-沿着表示为x方向的传输方向向前进给衬底(2)，
-根据下面步骤将半导体芯片(5)装备到预定数目的列(22；23；24)中，
-沿传输方向将抓放装置(7)移动到相应要被装备列的x位置，
-移动芯片排出器(6)到该x位置，
-用半导体芯片(5)装备该列的衬底位置(21)，其中
a)为了将下一个半导体芯片(5)放在芯片排出器(6)上移动晶片台(4)，和
b)抓放装置(7)拾起放在芯片排出器(6)上的半导体芯片(5)并且将它放置在衬底位置上用来装备，
其中重复步骤a和b直到该列所有衬底位置(21)都被装备。
2.一种用于安装半导体芯片到衬底上的装置，该装置包括：
带有用于支撑衬底(2)的支撑表面并刚性设置的衬底台(1)，
用于沿着预定传输方向传输衬底(2)的传输装置(3)，
用于放置半导体芯片(5)的晶片台(4)，
用于支持半导体芯片(5)从晶片台(4)中分离的芯片排出器(6)，具有能够拾起放在芯片排出器(6)上方的半导体芯片(5)并且将拾起的半导体芯片放置在衬底(2)上的焊接头(8)的抓放装置(7)，其中芯片排出器(6)利用驱动器在平行于衬底(2)传输方向能移动预定距离d0，并且其中晶片台(4)在平行于传输方向可移动预定距离DW＝P+d0，其中数量P表示被设计的晶片台(4)所容纳的最大晶片的直径。
CNB2005100823014A 2004-07-02 2005-06-29 用于安装半导体芯片的方法和装置 Expired - Fee Related CN100449718C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04103158.4 2004-07-02
EP04103158A EP1612843A1 (de) 2004-07-02 2004-07-02 Verfahren und Einrichtung fuer die Montage von Halbleiterchips

Publications (2)

Publication Number Publication Date
CN1725461A CN1725461A (zh) 2006-01-25
CN100449718C true CN100449718C (zh) 2009-01-07

Family

ID=34929289

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100823014A Expired - Fee Related CN100449718C (zh) 2004-07-02 2005-06-29 用于安装半导体芯片的方法和装置

Country Status (7)

Country Link
US (2) US7415759B2 (zh)
EP (1) EP1612843A1 (zh)
KR (1) KR20060049659A (zh)
CN (1) CN100449718C (zh)
CH (1) CH695199A5 (zh)
DE (1) DE102005029136B4 (zh)
TW (1) TWI287841B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7860600B2 (en) * 2006-02-09 2010-12-28 Panasonic Corporation Method of determining pickup order of components
KR100867107B1 (ko) * 2006-09-06 2008-11-06 한미반도체 주식회사 반도체 제조장비용 픽앤플레이스장치의 패키지 보정방법
WO2008067362A2 (en) * 2006-11-28 2008-06-05 Medrad, Inc. Multiple lumen diffusion catheter
WO2009047214A2 (en) * 2007-10-09 2009-04-16 Oerlikon Assembly Equipment Ag, Steinhausen Method for picking up semiconductor chips from a wafer table and mounting the removed semiconductor chips on a substrate
CH698334B1 (de) 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof
WO2012162810A1 (en) 2011-05-30 2012-12-06 Magna Closures Inc. Vehicle door and door module
JP5936847B2 (ja) * 2011-11-18 2016-06-22 富士機械製造株式会社 ウエハ関連データ管理方法及びウエハ関連データ作成装置
CN103801787B (zh) * 2014-02-28 2016-05-25 成都先进功率半导体股份有限公司 一种焊片机装置及其焊片方法
DE102014117026B3 (de) * 2014-11-20 2015-12-03 Strothmann Machines & Handling GmbH Transfervorrichtung
US10290118B2 (en) * 2015-08-06 2019-05-14 Cognex Corporation System and method for tying together machine vision coordinate spaces in a guided assembly environment
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法
DE102016123362B3 (de) * 2016-12-02 2018-03-08 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine mit einer Verschiebevorrichtung zum Verschieben einer Aufnahmevorrichtung für einen Träger mit Bestückmedium und ein Verfahren zum Bestücken

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US614907A (en) * 1898-11-29 Vehicle-propeller
EP0991110A1 (de) * 1998-10-01 2000-04-05 ESEC Management SA Halbleiter-Montageeinrichtung mit einem Chipgreifer
EP1049140A1 (de) * 1999-04-30 2000-11-02 Esec SA Einrichtung und Verfahren zur Montage von Halbleiterchips auf einem Substrat

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984731A (en) * 1989-10-05 1991-01-15 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic component parts using a eutectic die bonder
JPH1065392A (ja) * 1996-08-19 1998-03-06 Matsushita Electric Ind Co Ltd 電子部品供給装置及び電子部品実装方法
DE59813989D1 (de) * 1997-12-07 2007-06-14 Oerlikon Assembly Equipment Ag Halbleiter-Montageeinrichtung mit einem hin und her geführten Chipgreifer
JP3971848B2 (ja) * 1998-06-23 2007-09-05 キヤノンマシナリー株式会社 ダイボンダ
AT6424U1 (de) * 1998-10-21 2003-10-27 Hoerbiger Ventilwerke Gmbh Explosions-entlastungsventil
EP1030349B2 (de) * 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
SG83785A1 (en) 1999-04-30 2001-10-16 Esec Trading Sa Apparatus and method for mounting semiconductor chips on a substrate
EP1255285B1 (en) * 1999-08-27 2007-04-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for handling arranged part
JP2003059955A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP3610941B2 (ja) * 2001-10-05 2005-01-19 松下電器産業株式会社 電子部品実装装置
JP3861710B2 (ja) * 2002-02-15 2006-12-20 松下電器産業株式会社 電子部品供給装置および電子部品実装装置
DE50304286D1 (de) * 2003-05-21 2006-08-31 Unaxis Int Trading Ltd Halbleiter-Montageeinrichtung
TWI231561B (en) 2003-05-21 2005-04-21 Esec Trading Sa Apparatus for mounting semiconductors
CH696103A5 (de) * 2003-06-06 2006-12-15 Esec Trading Sa Halbleiter-Montageeinrichtung.
US20050011057A1 (en) * 2003-07-16 2005-01-20 Dominssini David L. Two-dimensional tether retainer with accompanying tooling assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US614907A (en) * 1898-11-29 Vehicle-propeller
EP0991110A1 (de) * 1998-10-01 2000-04-05 ESEC Management SA Halbleiter-Montageeinrichtung mit einem Chipgreifer
EP1049140A1 (de) * 1999-04-30 2000-11-02 Esec SA Einrichtung und Verfahren zur Montage von Halbleiterchips auf einem Substrat

Also Published As

Publication number Publication date
KR20060049659A (ko) 2006-05-19
US20080301931A1 (en) 2008-12-11
DE102005029136B4 (de) 2008-03-27
TWI287841B (en) 2007-10-01
EP1612843A1 (de) 2006-01-04
US20060000082A1 (en) 2006-01-05
DE102005029136A1 (de) 2006-01-26
US7415759B2 (en) 2008-08-26
CN1725461A (zh) 2006-01-25
CH695199A5 (de) 2006-01-13
TW200612502A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
CN100449718C (zh) 用于安装半导体芯片的方法和装置
CN107359131B (zh) 芯片接合机以及接合方法
US9603294B2 (en) Apparatus for mounting semiconductor chips
CN108701620B (zh) 电子零件处理单元
KR20190053259A (ko) 칩 본딩 장치 및 본딩 방법
KR101886923B1 (ko) 다이본더 및 반도체 장치의 제조 방법
CN1875455A (zh) 传送电子元件的定位设备和方法
KR20010062479A (ko) 멀티칩 본딩 방법 및 장치
JP2023169199A (ja) ダイ取り付けシステム、およびダイを基板に取り付ける方法
KR20150022453A (ko) 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
TWI459516B (zh) 封裝裝置與封裝方法
JP2019530248A (ja) ユニバーサルチップバッチボンディング装置及び方法
JPH10163274A (ja) チップの実装装置
CN114999984A (zh) 键合装置及键合方法
JPH06268050A (ja) ダイスボンディング装置
US8633089B2 (en) Die bonding method utilizing rotary wafer table
KR102150528B1 (ko) 주상 부재 탑재 장치 및 주상 부재 탑재 방법
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
CN116031182B (zh) 一种硅片插补装置及其使用方法
KR20190043730A (ko) 다이 본딩 장치 및 방법
CN110970322B (zh) 一种芯片贴片设备及芯片贴片方法
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
CN217452608U (zh) 切割设备
JPH09283543A (ja) ダイボンド装置
KR200375302Y1 (ko) 반도체 패키지용 다중 정렬장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: UNAXIS SCHWEITZER LIMITED

Free format text: FORMER OWNER: YOU LI XUN INTERNATIONAL TRADE CO., LTD.

Effective date: 20090424

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: OERLIKON SEAL EQUIPMENT CO., LTD., STEINHAUSEN

Free format text: FORMER NAME: UNAXIS SCHWEITZER LIMITED

CP01 Change in the name or title of a patent holder

Address after: Swiss Camden

Patentee after: ESEC Trading S.A.

Address before: Swiss Camden

Patentee before: Unaxis Shi Weiss Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20090424

Address after: Swiss Camden

Patentee after: Unaxis Shi Weiss Co.,Ltd.

Address before: Swiss Camden

Patentee before: Unaxis International Trading Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20100629